JP2588368Y2 - 非標準信号検出装置 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は非標準信号検出装置に係
り、特に、ＮＴＳＣカラーテレビ信号について信号規格
の守られた標準信号と規格の守られていない非標準信号
の判別が可能で、ＥＤＴＶに用いて好適な非標準信号検
出装置の改良に関する。

【０００２】

【従来の技術】ＮＴＳＣカラーテレビ信号において標準
と非標準の判別基準として重要な項目は、各フレーム毎
の色副搬送（ｆｓｃ）の位相関係すなわち４フレームシ
ーケンスが成立するが否か、ライン毎に反転相関がある
か否か、と言った点がある。そして、例えば輝度（Ｙ）
信号と色（Ｃ）信号の分離について、標準カラーテレビ
信号は３次元Ｙ／Ｃ分離が可能であるが、ライン反転相
関はあるが４フレームシーケンスが成立しない非標準カ
ラーテレビ信号はせいぜい２次元Ｙ／Ｃ分離が可能であ
り、ライン反転相関および４フレームシーケンスも成立
しない非標準カラーテレビ信号は１次元Ｙ／Ｃ分離しか
採用困難である。

【０００３】このように、ＮＴＳＣカラーテレビ信号に
ついて標準か非標準かの判別は極めて重要であり、放送
局からのカラーテレビ信号が標準であるのに対してレー
ザディスク再生装置（ＬＤ）やビデ才テープレコーダ
（ＶＴＲ）からの再生信号は非標準である場合が多い。
従来、この種の非標準信号検出装置としては、種々の構
成が提案されているが、例えば、カラーテレビ信号の色
副搬送波（バースト）周波数、水平周波数およびフレー
ム周波数を各々ｆｓｃ、ｆＨ、ｆＦとしたとき、次の式
が成立するか否かを検出する構成がある。 ４ｆｓｃ＝９１０ｆＨ＝９１０×５２５ｆＦ これを分解すると、 ４ｆｓｃ＝９１０ｆＨ （１） ４ｆｓｃ＝９１０×５２５ｆＦ （２） ２ｆＨ＝５２５×２×ｆＦ （３） となる。

【０００４】これらの式（１）〜式（３）を実行する非
標準信号検出装置としては、図５に示すような構成が提
案されている。すなわち、入力端Ｐ１からカラーテレビ
信号をラインメモリ（図５では符号Ｈで示す。以下同
じ。）１、３の直列回路に加え、１ライン分および２ラ
イン分遅延された各カラーテレビ信号からローパスフィ
ルタ（図５ではＬＰＦと略す。以下同じ。）５、７でカ
ラー成分を除去し、同期分離回路（図５では同期分離と
略す。以下同じ。）９、１１で水平同期信号を分離して
判定回路１３にて２つの水平同期信号の位相差をカウン
トするとともに１フィールド分加算し、その加算結果が
基準レベル以上となったときに非標準である旨の信号を
ＯＲ回路（以下図ではＯＲと略す。）１５へ出力する。
判定回路１３は式（１）を実行するものである。

【０００５】また、ラインメモリ３からのカラーテレビ
信号をフレームメモリ１７、１９およびラインメモリ２
１で２フレーム分および１ライン分遅延させ、ローパス
フィルタ２３でカラー成分を除去し、同期分離回路２５
で分離された水平同期信号と同期分離回路９からの水平
同期信号の位相差を判定回路２７でカウントするととも
に１フィールド分加算し、その加算結果が基準レベル以
上となったとき非標準である旨の信号をＯＲ回路１５へ
出力する。判定回路２７は式（２）を実行するものであ
る。さらに、判定回路２９で２借の水平同期信号と垂直
同期信号から１フィールド期間中に２倍の水平同期信号
が何個存在するかを測定して加算し、その加算結果が基
準レベル以上となったとき非標準である旨の信号をＯＲ
回路１５へ出力し、ＯＲ回路１５では判別回路１３、２
７、２９からの各信号があったときワンショット回路３
１から非標準信号を示す検出信号を出力端Ｐ２へ出力す
る。判定回路２９は式（３）を実行するものである。

【０００６】

【考案が解決しようとする課題】しかしながら、上述し
た非標準信号検出装置は回路構成がかなり複雑となり易
く、たとえラインメモリ１、３、２１やフレームメモリ
１７、１９をＹ／Ｃ分離回路の構成を共用したとして
も、複雑化を避けられない難点があった。そこで、本出
願入は、カラーテレビ信号について鋭意観察および検討
を行なった結果、本出願人の出願に係る特開平１−２７
８１７９号公報に示されているように、同期信号から種
々のタイミング信号を得る回路構成において、同期はず
れ信号を検出して正確なタイミング信号を生成する構成
に着目し、本考案を完成させた。本考案はこのような状
況の下になされたもので、新規な構成によってＮＴＳＣ
カラーテレビ信号の標準／非標準の判別が可能で構成の
簡単な非標準信号検出装置の提供を目的とするものであ
る。

【０００７】

【課題を解決するための手段】このような課題を解決す
るために本考案は、水平同期はずれ信号を検出する第１
の検出回路と、垂直同期はずれ信号を検出する第２の検
出回路と、その第１の検出回路からの水平同期はずれ信
号を垂直方向に時間軸伸張する第１の伸張回路と、その
第２の検出回路からの垂直同期はずれ信号をフィールド
方向に時間軸伸張する第２の伸張回路と、第１と第２の
伸張回路からの時間伸張信号の論理和を非標準信号とし
て出力する論理和回路とを有して構成されている。そし
て、上記第１の検出回路は、ＮＴＳＣ信号の色信号副搬
送波信号（ｆｓｃ）に位相同期した周波数４ｆｓｃのク
ロック信号を、前記ＮＴＳＣ信号の水平同期信号から得
られた水平同期検出信号に同期して前記水平同期はずれ
信号の出力時に自走カウント開始し、前記水平同期検出
信号に同期すべき水平比較パルス信号および水平同期ク
ロック信号を出力するとともに、この水平比較パルス信
号と前記水平同期検出信号のずれ量を積算し、該積算値
が所定のしきい値を越えたときに水平同期はずれ信号を
出力するものである。また、第２の検出回路は、垂直同
期はずれ信号を検出する第２の検出回路であって、前記
第１の検出回路からの前記水平同期クロック信号を、前
記ＮＴＳＣ信号の垂直同期信号から得られた垂直同期検
出信号に同朝して前記垂直同期はずれ信号の出力時に自
走カウント開始し、前記垂直同期検出信号に同期すべき
垂直比較パルス信号を出力するとともに、この垂直比較
パルス信号と前記垂直同期検出信号のずれ量を積算し、
該積算値が所定のしきい値を越えたときに垂直同期はず
れ信号を出力するものである。

【０００８】

【作用】このような手段を備えた本考案においては、第
１の検出回路が周波数４ｆｓｃのクロック信号を自走カ
ウントして水平比較パルス信号および水平同期クロック
信号を出力し、この水平比較パルス信号と水平同期検出
信号のずれ量を積算し、該積算値が所定のしきい値を越
えたときに水平同期はずれ信号を出力する一方、第２の
検出回路が第１の検出回路からの水平同期クロック信号
を自走カウントし、垂直同期検出信号と垂直比較パルス
信号のずれ量を積算し、該積算値が所定のしきい値を越
えたときに垂直同期はずれ信号を出力する。そのため、
第１の伸張回路が第１の検出回路からの水平同期はずれ
信号を垂直方向に時問軸伸張し、第２の伸張回路が第２
の検出回路からの垂直同期はずれ信号をフィールド方向
に時間軸伸張し、論理和回路が第１と第２の伸張回路の
時間伸張信号の論理和を非標準信号として出力する。す
なわち、上下ラインおよびフレーム間の周波数インター
リーブ関係が判断され、非標準信号が検出される。

【０００９】

【実施例】以下本考案の実施例を図面を参照して説明す
る。図１は本考案の非標準信号検出装置の一実施例を示
すブロック図である。図１において、第１の検出回路３
３は、ＮＴＳＣ信号の水平同期信号から得られた水平同
期検出信号（ＨＤ）および色信号副搬送波信号に位相同
期した周波数４ｆｓｃのクロック信号を入力端Ｐ３、Ｐ
４から入力し、水平同期検出信号に同期した水平同期ク
ロック信号ＨＣＫを第２の検出回路３５へ出力し、水平
同期検出信号の同期がずれたとき水平同期はずれ信号を
Ｒ−Ｓ型のフリップフロップ回路（図１ではＦ／Ｆと略
す。以下同じ。）３７のセット端子Ｓへ出力するもので
ある。

【００１０】第２の検出回路３５は、ＮＴＳＣ信号の垂
直同期信号から得られた垂直同期検出信号（フレームパ
ルス）ＶＤおよび第１の検出回路３３からの水平同期ク
ロック信号ＨＣＫを入力し、垂直同期検出信号に同期し
た垂直同期クロック信号ＶＣＫをフリップフロップ回路
３７のリセット端子Ｒ、後述するフィールドメモリ（図
１ではＤと略す。以下同じ。）３９、４１へ出力し、垂
直同期検出信号の同期がずれたときに垂直同期はずれ信
号をフィールドメモリ４１へ出力するものである。符号
Ｐ５は垂直同期検出信号ＶＤの入力端である。これら第
１および第２の検出回路３５、３７は、上述した特開平
１−２７８１７９号公報にも水平および垂直同期保護回
路として記載されているが、概略は後述する。

【００１１】フリップフロップ回路３７は、第１の検出
回路３３からの水平同期はずれ信号が入力されたとき、
垂直同期クロック信号ＶＣＫの途中から残り周期分ラッ
チしてフィールドメモリ３９へ出力するものであり、フ
ィールドメモリ３９は更に垂直同期クロック信号ＶＣＫ
の１周期分ラッチしてＯＲ回路４３の一方の入力側へ出
力するものである。フィールドメモリ４１は、第２の検
出回路３５からの垂直同期はずれ信号が入力されたと
き、垂直同期クロック信号ＶＣＫの途中から残り周期分
ラッチしてＯＲ回路４３の他方の入力側へ出力するもの
である。

【００１２】ＯＲ回路４３は、それらフィールドメモリ
３９、４１のいずれかからの出力信号を伸張回路４５へ
出力するものであり、この伸張回路４５は数フィールド
分のラッチ回路であり、例えば１フィールド分のシフト
レシジスタを複数個直列接続するとともに各シフトレシ
ジスタをＯＲ回路に接続してなり、いずれかのフィール
ドメモリ３９、４１からの出力信号を数フィールド分ラ
ッチして非標準検出信号として出力端Ｐ６へ出力するも
のである。第１の検出回路３３は、図２に示すように、
インバータ（図ではＩと略す。）４７、ＡＮＤ回路４
９、５９、ＯＲ回路５１、ドットカウンタ５３、デコー
ダ５５、フリップフロップ回路５７、積分器６１および
二値回路６３とから形成されている。

【００１３】すなわち、図示しない前段において、ＮＴ
ＳＣテレビ信号の水平同期信号に同期してその立ち下が
るとともに４ｆｓｃのクロック信号幅を有する水平同期
検出信号が、インバータ４７で反転されてＡＮＤ回路４
９、５９の一方の入力側に供給される。ドットカウンタ
５３は、ＯＲ回路５１からのリセット信号によってクリ
アされながら、４ｆｓｃのクロック信号をカウントし、
デコーダ５５はドットカウンタ５３のカウント値をデコ
ードして各種のタイミング信号を生成する。

【００１４】このデコーダ５５からのタイミング信号の
１つは９１０デコード信号であり、ＯＲ回路５１を介し
てドットカウンタ５３に加えられ、ドットカウンタ５３
が最大９１０までカウントする。そのため、ドットカウ
ンタ５３は１ライン周期でクリアされる。デコーダ５５
から出力される各タイミング信号は４ｆｓｃのクロック
信号に同期してフリップフロップ回路５７に保持され、
水平同期クロック信号ＨＣＫその他が出力される。

【００１５】また、タイミング信号の１つはウインドウ
パルスＷとしてＡＮＤ回路５９の他方の入力側に供給さ
れる。このウインドウパルスＷの幅は、水平同期検出信
号の変動を吸収するために水平同期検出信号の約２〜５
倍程度に設定されている。そのため、１ライン周期でフ
リップフロップ回路５７から出力されるウインドウパル
スＷとはほぼ同時に水平同期検出信号が出現すると、Ａ
ＮＤ回路５９の出力側が「Ｈ」となり、ダイオードＤ、
抵抗ＲおよびコンデンサＣからなる積分器６１に供給さ
れ、積分電圧を上昇させる。

【００１６】二値回路６３は、積分器６１の積分電圧が
所定の基準値より低いとき出力を「Ｈ」にしてＡＮＤ回
路４９の他方の入力側に供給する。この二値回路６３の
出力「Ｈ」が水平同期はずれ信号である。二値回路６３
の出力が「Ｈ」になると、ＡＮＤ回路４９から水平同期
検出信号がＯＲ回路５１を介してドットカウンタ５３へ
加えられてドットカウンタ５３のカウントをクリアす
る。そのため、ドットカウンタ５３のカウント動作に伴
ってフリップフロップ回路５７から出力されるウインド
ウパルスＷと水平同期検出信号は位相が揃うことにな
り、ＡＮＤ回路５９が「Ｈ」となって積分器６１の積分
電圧を上昇させて二値回路６３の出力を「Ｌ」にし、Ａ
ＮＤ回路４９からの水平同期検出信号がドットカウンタ
５３に供給されなくなり、ドットカウンタ５３がデコー
ダ５５からの９１０デコード信号によってクリアされな
がら自走カウントする。

【００１７】従って、フリップフロップ回路５７から出
力されるウインドウパルスＷは水平同期検出信号との位
相比較に用いる水平比較パルスである。なお、ＡＮＤ回
路４９に加えられる垂直ブランキングパルス信号ＶＢＬ
Ｋは、後述するように第２の検出回路３５で生成された
もので、垂直帰線期間に「Ｌ」となって垂直帰線期間に
水平同期検出信号がドットカウンタ５３へ供給されるの
を抑え、垂直帰線期間中に水平同期検出信号の誤検出を
防ぐものである。

【００１８】第２の検出回路３５は、図３に示すよう
に、インバータ６５、ＡＮＤ回路６７、７７、ＯＲ回路
６９、ラインカウンタ７１、デコーダ７３、フリップフ
ロップ回路７５、積分器７９および二値回路８１とから
形成されている。同様に図示しない前段において、ＮＴ
ＳＣテレビ信号の垂直同期信号に同期した垂直同期検出
信号（フレームパルス）ＶＤがインバータ６５で反転さ
れてＡＮＤ回路６７、７７の一方の入力側に供給され
る。ラインカウンタ７１は、ＯＲ回路６９からのリセッ
ト信号によってクリアされながら、水平同期クロック信
号ＨＣＫをカウントし、デコーダ７３はラインカウンタ
７１のカウント値をデコードして各種のタイミング信号
を生成する。

【００１９】このデコーダ７３からのタイミング信号の
１つは５２５デコード信号であり、ＯＲ回路６９を介し
てラインカウンタ７１に加えられ、ラインカウンタ７１
は最大５２５までカウントする。そのため、ラインカウ
ンタ７１はフレーム周期でクリアされる。デコーダ７３
から出力されるタイミング信号はクロック信号ＨＣＫに
同期してフリップフロップ回路７５に保持され、垂直同
期クロック信号ＶＢＬＫその他が出力される。タイミン
グ信号のうちの１つは内部フレームパルスＦＰとしてＡ
ＮＤ回路７７の他方の入力側に供給されており、内部フ
レームパルスＦＰと垂直同期検出信号の位相が揃うと、
ＡＮＤ回路７７の出力が「Ｈ」となり、ダイオードＤ、
抵抗ＲおよびコンデンサＣからなる積分器７９に供給さ
れて積分電圧を上昇させる。

【００２０】二値回路８１は、積分器７９の積分電圧が
所定の基準値より低いとき出力を「Ｈ」にしてＡＮＤ回
路６７の他方の入力側に供給する。この二値回路８１の
出力「Ｈ」が垂直同期はずれ信号である。二値回路８１
の出力が「Ｈ」になると、ＡＮＤ回路６７から水平同期
検出信号がＯＲ回路６９を介してラインカウンタ７１へ
加えられてそのカウントをクリアする。そのため、ライ
ンカウンタ７１のカウント動作に伴ってフリップフロッ
プ回路７５から出力される内部フレームパルスＦＰと垂
直同期検出信号の位相が揃うことになり、ＡＮＤ回路７
７が「Ｈ」となって積分器７９の積分電圧を上昇させて
二値回路８１の出力を「Ｌ」にし、ＡＮＤ回路６７から
の垂直同期検出信号ラインカウンタ７１に供給されなく
なり、ラインカウンタ７１がデコーダ７３からの５２５
デコード信号によってクリアされながら自走カウントす
る。従って、フリップフロップ回路７５から出力される
内部フレームパルスＦＰは垂直同期検出信号との位相比
較に用いる垂直比較パルスである。

【００２１】次に、本考案の非標準信号検出装置の動作
を説明する。なお、第１および第２の検出回路３３、３
５は公知であるので、上述した説明に止めてその動作の
説明を省略する。図１の第１の検出回路３３が図４Ｅの
ような水平同期はずれ信号を出力すると、図１のフリッ
プフロップ回路３７が垂直同期クロック信号ＶＣＫの途
中から同期はずれ信号を残り周期分ラッチ（図４Ｆ）し
てフィールドメモリ３９へ出力し、更にフィールドメモ
リ３９が図４Ｇのように垂直同期クロック信号ＶＣＫの
１周期分ラッチしてＯＲ回路４３の一方の入力側へ出力
する。すなわち、フリップフロップ回路３７およびフィ
ールドメモリ３９が伸張回路として機能する。なお、図
４Ａはカラーテレビ信号の垂直同期信号を示し、同図Ｂ
は垂直同期クロック信号ＶＣＫである。

【００２２】他方、第２の検出回路３５が図４Ｃのよう
な垂直同期はずれ信号を出力すると、フィールドメモリ
４１が図４Ｄのように垂直同期クロック信号ＶＣＫの１
周期分ラッチし、ＯＲ回路４３の他方の入力側へ出力す
る。すなわち、フィールドメモリ４１も伸張回路として
機能する。ＯＲ回路４３は、それらフィールドメモリ３
９、４１のいずれかからの図４Ｈのような出力信号を伸
張回路４５へ出力し、伸張回路４５では図４１のように
数フィールド分ラッチして非標準検出信号として出力す
る。ＯＲ回路４３が論理和回路として機能する。

【００２３】このように、上記非標準信号検出装置は、
第１および第２の検出回路３３、３５からの水平および
垂直同期はずれ信号を垂直方向およびフィールド方向に
時間軸伸張して双方の論理和を形成することにより、上
下のラインおよびフレーム間の周波数インターリーブ関
係を判断し、非標準信号を検出することができる。しか
も、従来のように複雑な回路構成とすることなく、同期
用タイミング信号生成回路からの水平および垂直同期は
ずれ信号を用いるだけで、標準／非標準信号の検出が可
能となるから、同期用タイミング信号生成回路を含む同
期分離回路に簡単な回路を付加するだけで構成できる利
点がある。

【００２４】

【考案の効果】以上説明したように、本考案の非標準信
号検出装置によれば、第１の検出回路からの水平同期は
ずれ信号を垂直方向に時間軸伸張するとともに、第２の
検出回路からの垂直同期はずれ信号をフィールド方向に
時間軸伸張し、双方の論理和を形成して非標準信号を検
出する構成としたから、上下ラインおよびフレーム間の
周波数インターリーブ関係を判断して非標準信号を検出
することができ、しかも第１の検出回路が出力する水平
同期はずれ検出信号と第２の検出回路が出力する垂直同
期はずれ信号を時間軸伸張することで、標準／非標準信
号の検出が可能で あるから、従来の同期分離回路に簡単
な時間軸伸張回路を付加するだけでよく、これにより回
路構成を徒に複雑化することなく、非標準信号である場
合の多いＬＤ再生出力やＶＴＲの特殊再生出力等を良好
に再生することができる等の優れた効果を奏する。

【図面の簡単な説明】

【図１】本考案に係る非標準信号検出装置の一実施例を
示すブロック図である。

【図２】図１の第１の検出回路を示すブロック図であ
る。

【図３】図１の第２の検出回路を示すブロック図であ
る。

【図４】図１における非標準信号検出装置の動作を説明
する波形図である。

【図５】従来の非標準信号検出装置の一例を示すブロッ
ク図である。

【符号の説明】

１、３、２１ ラインメモリ（Ｈ） ５、７、２３ ローパスフィルタ（ＬＰＦ） ９、１１、２５ 同期分離回路（同期分離） １３、２７、２９ 判定回路 １５、６９ ＯＲ回路（ＯＲ） １７、１９ フレームメモリ（Ｆ） ３１ ワンショット回路 ３３ 第１の検出回路 ３５ 第２の検出回路 ３７ 第１の伸張回路（フリップフロップ回路：Ｆ／
Ｆ） ３９ 第１の伸張回路（フィールドメモリ：Ｄ） ４１ 第２の伸張回路（フィールドメモリ：Ｄ） ４３ 論理和回路（ＯＲ回路） ４５ 伸張回路 ４７、６５ インバータ（Ｉ） ４９、５９、６７、７７ ＡＮＤ回路 ５３ ドットカウンタ ５５、７３ デコーダ ５７、７５ フリップフロップ回路（Ｆ／Ｆ） ６１、７９ 積分器 ６３、８１ 二値回路 ７１ ラインカウンタ Ｐ１、Ｐ３、Ｐ４、Ｐ５ 入力端 Ｐ２、Ｐ６ 出力端

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 水平同期はずれ信号を検出する第１の検
   出回路であって、ＮＴＳＣ信号の色信号副搬送波信号
   （ｆｓｃ）に位相同期した周波数４ｆｓｃのクロック信
   号を、前記ＮＴＳＣ信号の水平同期信号から得られた水
   平同期検出信号に同期して前記水平同期はずれ信号の出
   力時に自走カウント開始し、前記水平同期検出信号に同
   期すべき水平比較パルス信号および水平同期クロック信
   号を出力するとともに、この水平比較パルス信号と前記
   水平同期検出信号のずれ量を積算し、該積算値が所定の
   しきい値を越えたときに前記水平同期はずれ信号を出力
   する第１の検出回路と、垂直同期はずれ信号を検出する
   第２の検出回路であって、前記第１の検出回路からの前
   記水平同期クロック信号を、前記ＮＴＳＣ信号の垂直同
   期信号から得られた垂直同期検出信号に同朝して前記垂
   直同期はずれ信号の出力時に自走カウント開始し、前記
   垂直同期検出信号に同期すべき垂直比較パルス信号を出
   力するとともに、この垂直比較パルス信号と前記垂直同
   期検出信号のずれ量を積算し、該積算値が所定のしきい
   値を越えたときに前記垂直同期はずれ信号を出力する第
   ２の検出回路と、前記水平同期はずれ信号をその発生か
   ら所属フィールド期間の終端まで保持して時間軸伸張す
   る第１の伸張回路と、前記垂直同期はずれ信号をその発
   生から所属フィールド期間の終端まで保持して時間軸伸
   張する第２の伸張回路と、前記第１の伸張回路と第２の
   伸張回路が出力する時間軸伸張信号の論理和を非標準信
   号として出力する論理和回路と、を具備することを特徴
   とする非標準信号検出装置。