KR0186137B1 - 영상신호처리기의 휘도/색신호 분리회로 - Google Patents

영상신호처리기의 휘도/색신호 분리회로 Download PDF

Info

Publication number
KR0186137B1
KR0186137B1 KR1019950054979A KR19950054979A KR0186137B1 KR 0186137 B1 KR0186137 B1 KR 0186137B1 KR 1019950054979 A KR1019950054979 A KR 1019950054979A KR 19950054979 A KR19950054979 A KR 19950054979A KR 0186137 B1 KR0186137 B1 KR 0186137B1
Authority
KR
South Korea
Prior art keywords
signal
variable delay
color
output
luminance
Prior art date
Application number
KR1019950054979A
Other languages
English (en)
Other versions
KR970057477A (ko
Inventor
홍문환
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950054979A priority Critical patent/KR0186137B1/ko
Publication of KR970057477A publication Critical patent/KR970057477A/ko
Application granted granted Critical
Publication of KR0186137B1 publication Critical patent/KR0186137B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

본 발명은 디지탈 텔레비젼수상기와 같은 영상신호 처리기의 비표준신호 대응 디코더에서 복합영상신호로 부터 휘도신호와 색신호를 분래해내는 기술에 관한 것으로, 종래의 휘도신호와 색신호 분리회로를 실제로 구현함에 있어서, 비표준신호를 표준신호로 재구성하고, 이로 부터 분리된 휘도신호와 색신호를 처리하기 위하여 3개나 되는 라인메모리를 사용하게 되어 비용이 상승되는 결함이 있었는 바, 본 발명은 이를 해결하기 위하여, 가변형 지연 제어부(27)로 부터 공급되는 가변형지연제어신호(VDC)와 리드제어부(26)에서 출력되는 리드리세트신호(RRST)를 이용하여 라인메모리(22)에서 출력되는 영상신호로 부터 2차원 휘도/색신호를 분리해 내는 디코더(23)와, 샘플갯수가 표준갯수보다 많을때 그 표준갯수를 초과한 샘플의 갯수를 소정값으로 나눈 나머지를 나타내는 가변형지연제어신호(VDC)를 출력하는 가변형 지연 제어부(27)를 포함한 구성의 비표준신호 대응 취도/색신호 분리회로를 구현함으로써 저가격 고화질의 비표준신호 대응 텔레비젼수상기를 구현하는데 이바지할 수 있다.

Description

영상신호처리기의 휘도/색신호 분리회로
제1도는 일반적인 영상신호 처리기의 휘도/색신호 분리 블록도.
제2도는 본 발명 영상신호처리기의 휘도/색신호 분리회로에 대한 블록도.
제3도는 제2도에서 디코더의 일실시 예시 상세 블록도.
제4도는 제2도에서 가변형 지연기의 일실시 매시 상세 블록도.
제5도는 제3도에서 대역필터의 일실시 예시 상세 블록도.
제6도는 제3도에서 적응형 2H콤필터의 일실시 예시 상세 블록도.
제7도는 제2도에서 가변형 지연 제어부의 일실시 예시 상세 블록도.
* 도면의 주요부분에 대한 부호의 설명
21 : A/D변환기 22 : 라인메모리
23 : 디코더 24 : 버스트록 클럭 및 동기분리부
25 : 라이트 제어부 26 : 리드 제어부
27 : 가변형 지연 제어부
본 발명은 디지탈 텔레비젼수상기와 같은 영상신호 처리기의 비표준신호 대응 디코더에서 복합영상신호로 부터 휘도신호와 색신호를 분래해내는 기술에 관한 것으로, 특히 버스트-록(Burst Locked) 클럭신호만을 사용하여 브이씨알에서 재생출력되는 신호와 같은 비표준 복합영상신호로 부터 휘도신호와 색신호을 정확하게 분리해내는데 적당하도록한 영상신호처리기의 휘도/색신호 분리회로에 관한 것이다.
통상적으로 칼라티브이신호는 복합영상신호의 형태로 이루어져 있으며, 여기에는 수평,수직동기신호와 휘도신호 그리고 색부반송파(Color Subcarrie)로 직교변조된 I/Q색차신호의 합으로 이루어진다. 이러한 신호를 디지탈로 처리하기 위해서는 클럭신호를 필요로하게 되는데, 이를 위해 통상적으로 사용되는 클럭신호 중 색부반송과에 피엘엘(PLL)을 건 클럭신호를 버스트-록 클럭신호(Burst-Lock Clock)라 하고, 수평동기신호에 PLL을 건 클럭신호를 라인-록 클럭신호(Line-Lock Clock)라 한다.
제1도는 버스트-록 클럭신호와 라인-록 클럭신호를 사용하여 디지탈처리된 복합영상신호로 부터 휘도신호와 색신호를 분리해내는 일반적인 영상신호 처리기의 휘도/색신호 분리 블록도로서 이에 도시한 바와 같이, 외부로 부터 입력되는 복합영상신호(CV)의 색부반송파에 PLL을 걸어 클럭신호(B-CLK),(W-CLK)를 생성하는 버스트록 클럭발생기(11)와, 상기 복합영상신호(CV)의 수평동기신호에 PLL을 걸어 리드클럭신호(R-CLK)를 생성하는 라인-록 클럭발생기(12)와, 상기 클럭신호(B-CLK)를 이용하여 상기 아날로그의 복합영상신호(CV)를 디지털 신호로 변환하는 아날로그(A)/디지탈(D)변환기(13)와, 상기 A/D변환기(13)에서 디지털 신호로 변환되어 출력되는 복합영상신호를 공급받아 휘도신호(Y)와 색차신호(U),(V)를 분리해 내는 디코더(14)와, 원하는 화소신호를 출력하기 위하여 상기 라이트클럭신호(W-CLK)의 제어를 받아 상기 휘도신호(Y)와 색차신호(U),(V)를 각각의 라인메모리에 저장한 후 상기 리드클럭신호(R-CLK)의 제어를 받아 외부로 출력하는 버퍼(15)와, 상기 라인-록 클럭발생기(12)의 출력신호를 공급받아 수평동기신호(Hsync)와 수직동기신호(Vsync)를 생성하는 동기신호 발생기(16)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
외부로부터 공급되는아날로그의 복합영상신호(CV)가 A/D변환기(13)를 통해 디지털 신호로 변환된 다음 Y/C분리기(14A)를 통해 휘도신호(Y)와 색신호(C)로 분리되고, 다시 그 색신호(C)는 색복조기(14B)를 통해 색차신호(U),(V)로 분리된다.
상기 복합영상신호(CV)가 표준신호인 경우, 버스트-록 클럭발생기(11)에서 출력되는 클럭신호(B-CLK)를 이용하여 상기 A/D변환기(13)에서 디지털 신호로 변환함으로써 수평라인 주기동안 정확하게 910개의 화소를 얻게 되고, 다시 색복조기(14B)에서 그 클럭신호(B-CLK)를 이용하여 색차신호(U),(V)를 분리함으로써 양호한 화질을 얻을 수 있게 되는데, 왜냐하면 표준신호가 입력되는 경우 수평주기가 항상 일정하기 때문이다.
그러나, 입력되는 복합영상신호(CV)가 표준신호가 아닌 경우, 예로써, 브이씨알의 재생출력과 같이 기계적인 특성에 따라 수평주기가 불규칙적으로 변환되는 비표준신호로부터 생성된 클럭신호(B-CLK)를사용하여 아날로그의 복합영상신호(CV)를 디지털 신호로 변환하게 되면, 수평라인당 정확하게 910개의 화소가 얻어지지 않고 그보다 많거나 적은 화소가 얻어지게 되며, 이것을 디스플레이하면 영상이 매우 흔들리게 될 뿐만 아니라 라인마다 주기가 다르기 때문에 프레임 메모리와 같은 대용량 메모리를 이용하여 처리하는데 어려움이 있다.
이를 감안하여 상기 색복조기(14B)의 후단에 3개의 라인메모리(15A),(15B)(15C)로 구성된 버퍼(15)를 두고, 그 색복조기(14B)에서 출력되는 휘도신호(Y) 및 색차신호(U),(V)를 상기 버스트-록 클럭발생기(11)에서 출력되는 색부반송파에 동기된 라이트클럭신호(W-CLK)를 이용하여 각각의 라인메모리(15A),(15B),(15C)에 라이트한 후 라인-록 클럭발생기(12)에서 출력되는 수평동기신호(Hsync)에 동기된 리트클럭신호(R-CLK)를 이용하여 그 휘도신호(Y) 및 색신차호(U),(V)를 읽어냄으로써 비표준 복합영상신호(CV)가 입력되는 경우에도 910개의 화소를 얻을 수 있게 된다.
왜냐하면, 상기 라이트 클럭신호(W-CLK)는 색부반송파에 PLL을 걸어 생성된 클럭신호이므로 라이트클럭신호(W-CLK)가 불규칙적이고, 이로 인하여 상기 버퍼(15)에 저장되는 화소수가 라인당 910개 보다 많거나 적을 수 있지만 리드클럭신호(R-CLK)는 입력 복합영상신호(CV)의 수평주기신호에 동기되어 있어 라인당 정확하게 910개의 화소(샘플갯수)가 출력되게 때문이다. 이로 인하여 라인당 910개의 화소를 읽어낼 수 있게 되므로 이를 디스플레이하거나 프레임메모리로 처리하는데 별다른 문제점이 발생되지 않는다.
그러나, 이와 같은 종래의 휘도신호와 색신호 분리회로를 실제로 구현함에 있어서, 비표준신호가 입력될 때 수평동기신호의 떨림현상이 많이 발생되므로 이에 동기된 라인-록 클럭신호에 지터가 많이 발생되고, 이로 인하여 선명한 화상을 얻을 수 없게 되는데, 이러한 지터를없애기 위해 복잡한 회로가 추가되어야 할뿐더러 비용이 많이 상승되는 문제점이 있고, 분히된 휘도신호와 색신호를 처리하기 위하여 3개나 되는 라인메모리를 사용하게 되어 비용이 상승하는 결함으로 대두되었다.
따라서, 본 발명의 목적은 버스트-록 클럭신호를 가지고 비표준신호를 표준신호화 하여 브이씨알에서 재생출력되는 신호와 같은 비표준 복합영상신호로부터 2차원 휘도신호와 색신호를 정확하게 분리해내는 휘도/색신호 분리회로를 제공함에 있다.
제2도는 상기의 목적을 달성하기 위한 본 발명 영상신호처리기의 휘도/색신호 분리회로에 대한 일실시 예시 블록도로서 이에 도시한 바와 같이, 클럭신호(4fsc)를 이용하여 아날로그의 입력 복합영상신호(CVin)를 디지탈신호로 변환하는 A/D변환기(21)와, 라이트제어부(25)의 제어하에 상기 A/D변환기(21)의 디지탈 영상신호를 대상으로 하여 수평라인 단위의 화소정보를 저장하고, 리드제어부(26)의 제어를 받아 표준화된 갯수의 화소데이타(DATA)를 출력하는 라인메모리(22)와, 가변형 지연 제어부(27)로 부터 공급되는 가변형지연제어신호(VDC)와 상기 리드제어부(26)에서 출력되는 리드리세트신호(RRST)를 이용하여 상기 라인메모리(22)에서 출력되는 영상신호로 부터 2차원 휘도/색신호를 분리해 내는 디코더(23)와, 상기 라인메모리(22)로 부터 공급되는 복합영상신호(CVin)를 공급받아 수평,수직동기신호(Hsync),(Vsync)를 분리해냄과 아울러, 컬러버스트신호에 동기된 클럭신호(4fsc)를 생성하는 버스트록 클럭 및 동기분리부(24)와, 상기 수평동기신호(Hsync)와 클럭신호(4fsc)를 이용하여 상기 라인메모리(22)에 표준 갯수의 화소신호가 저장되게 하는 라이트제어부(25)와, 상기 클럭신호(4fsc)를 이용하여 상기 라인메모리(22)에 저장된 표준 갯수의 화소정보를 읽어내기 위한 리드제어부(26)와, 샘플갯수가 표준갯수보다 많을때 그 표준갯수를 초과한 샘플의 갯수를 소정간으로 나눈 나머지를 나타내는 가변형지연제어신호(VDC)를 출력하는 가변형 지연 제어부(27)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제3도 내지 제7도를 참조하여 상세히 설명하면 다음과 같다.
입력되는 복합영상신호(CVin)가 한편으로는 A/D변환기(21)를 통해 디지탈신호로 변환되어 라인메모리(22)에 저장됨과 아울러, 다른 한편으로는 버스트클럭 및 동기분리부(24)에 공급되어 이로 부터 수평,수직동기신호(Hsync),(Vsync) 및 색부반송파신호의 클럭신호(4fsc)가 생성되며, 라이트 제어부(25)는 그 분리된 수평동기신호(Hsync)를 기준으로 상기 라인메모리(22)에 라이트 리세트신호(WRST)를 공급하게 된다.
또한, 상기 상기 라이트제어부(25)는 1라인주기 동안에 화소수가 910개가 넘을 경우 상기 라인메모리(22)에 라이트인에이블신호(WE)를 로우로 출력하여 그 라인메모리(22)가 라이트 디스에이블상태로 된다.
가변형 지연제어부(27)는 제7도에서와 같이 모듈로4(modulo4) 2bit다운터(71)로 구성되어 상기 라이트 제어부(25)에서 라이트인에이블신호(WE)가 로우로 출력될때 그 카운터(71)가 클리어되어 카운트를 시작한 후 라이트인에이블신호-(WE)가 하이로 출력될때 카운트동작을 중지하게 된다. 따라서, 이 가변형 지연 제어부(27에 서 출력되는 가변형지연제어신호(VDC)는 샘플갯수가 910보다 많을때 910을 초과한 샘플의 갯수를 4로 나눈 나머지를 나타낸다.
한편, 상기 가변헝 지연 제어부(27)에서 출력되는 가변형지연제어신호(VDC)는 휘도신호와 색신호를 분리하는 디코더(23)에 입럭되어서는 직접 가변형 지연기(32A)에 공급되고, D형 플립플롭(FF11)을 홍해서는 가변형 지연기(32B)에 입력되며, 그 D형 플립플롭(FF11)과 D형 플립플롭(FF22)을 통해서는 가번형 지연기(32C)에 입력된다.
이렇게 공급되는 가변형지연제어신호(VDC)에 의해 라인메모리(22)에서 출력되는 복합영상신호의 화소데이타(DATA)가 가변형 지연기(32A)를 통해 대역필터(33A)에 공급되고, 가변형 지연기(32A)→910라인메모리(31A)→가변형 지연기(32B)를 롱해 대역필터(33B)에 입력되며, 가변형 지연기(32A)→910라인메모리(31A)→가변형 지연기(32B)→91O라인메모리 (31B)→가변형 지연기(32C)를 롱해 대역필터(33C)에 입력되며, 이와 같은 각각의 전달경로를 통해 그 복합영상신호의 화소데이타(DATA)가 가변적으로 지연처리되어 전달되므로 상기 라이트 제어부(25)에 의해 버려진 화소데이타수를 4로 나눈만큼의 지연시간을 보상할 수 있게 된다.
이렇게 보상되어 출력되는 화소데이타 즉, 색부반송파 4fsc로 샘플링된 NTSC방식 데이타의 2차원 배열은 색신호의 위상이 수평방향으로는 2샘플마다, 수직방향으로는 매 라인마다 반전되는 특성을 갖는다. 즉, 다음과 같은 배열을 갖는다.
Y+I Y+Q Y-I Y-Q Y+l Y+Q Y-I Y+Q……
Y-I Y-Q Y+1 Y+Q Y-I Y-Q Y+I Y-Q……
Y+I Y+Q Y-I Y-Q Y+I Y+Q Y-I Y+Q……
이러한 특성을 이용하여 디코더(23)에서, 제5도와 같이 구성된 대역필터(33A-33C)를 롱해 화소데이타를 수평방향으로 필터링하고, 다시 제6도와 같이 구성된 적응형 2H콤필터(34A)를 통해 수칙방향으로 필터링하여 분리된 색신호는 4×1멀티플렉서(35)의 입력단자(D0)에 공급하고, 상기 대역필터(33B)에서 출력되는 색신호는 4×l멀티플렉서(35)의 입력단자(Dl)에 공급하며, 가변형 지연기(32A-32C)에서 출력되는 복합영상신호의 화소데이타를 적응형 2H콤필터(34B)를 통해서는 수직방향으로 필터링하여 분리된 색신호는 4×l멀티플렉서(35)의 입럭단자(D2)에 공급한다.
이때, 수평,수직제어신호 발생부(36)는 상기 가변형 지연기(32A-32C)로부터 입력되는 신호가 수평방향으로 변화가 많은 신호인지 수직방향으로 변화가 많은 신호인지를 파악하고 그 결과에 따라 상기 각각의 경로를 통해 4×l멀티플렉서(35)의 입력단자(D0-D3)에 공급되는 색신호 중에서 해당 색신호를 선택하도록 제어신호를 출력하게 된다. 즉, 수평방향으로 변화가 많으면 수직방향으로 필터링된 색신호를 선택하도록 제어신호를 출력하고, 반대로 수직방향으로 변화가 많으면 수평방향으로 필터링된 색신호를 선택하도록 제어신호를 출력한다.
결국, 비표준의 복합영상신호(CVin)가 입력되고 있는 상태에서, 상기의 설명에서와 같이 다이트 제어부(25)에 의해 한 라인에 910을 초과하는 화소데이타가 버려지지만 이 버려진 대이타의 수가 4의 배수인 경우에는 상기의 설명에서와 같이 라인과 라인 사이의 색신호 위상이 표준신호의 2차원 데이타 배열과 같아져 휘도신호(Y)와 색신호(C)를 분리하는데 별다른 문제점이 발생되지 않는다.
그러나, 상기 버려진 화소데이타의 수가 4의 배수가 아닌 경우에는 2차원 화소데이타 배열의 위상관계는 깨지게 된다. 따라서, 상기와 같이 배치된 가변형지연기(32A),(323),(32C)와 가변형지연제어신호(VDC)를 이용하여 매 라인간의 색신호 위상을 맞추어 수직필터링시에 정확한 회도색신호 분리가 이루어지도록 하였다.
또한, 상기 디코더(23)의 먹스콘트롤시프트신호(MCS)는 리드리세트신호(RRST)를 클럭신호로, 매라인마다 가변형지연제어신호(VDC)를 다음 라인으로 시프트시켜 매 라인간의 색신호의 위상이 표준신호에서와 같아지도록 하기 위해 사용된 것이다.
한편, 제4도는 제3도의 가변형 지연기(32A-32C)의 일실시 구현예를 보인 것으로, 복합영상긴호의 화소데이타(DATA)를 직접 4×l멀티플렉서(41)의 입력단자(D0)에 공급함과 아울러 직렬접속된 D형 플립플롭(FF21-FF23)을 롱해 순차적으로 지연시켜 그 4×l멀티플렉서(41)의 입력단자(D1-D3)에 각기 공급하고, 상기 가변형지연제어신호(VDC)를 이용하여 선택적으로 출력하도록 하였다.
이상에서 상세히 설명한 바와 같이, 본 발명은 브이씨알에서 재생출력되는 복합영상신호와 갈은 비표준 영상신호를 처리하여 디스플레이하는 텔레비전수상기에 있어서, 컬러버스트신호에 동기된 버스트 록 클럭신호만을 이용하여 비표준 신호를 표준신호로 재구성하고, 이를 이용하여 2차원 휘도/색신호를 분리할 수 있게 함으로써 저가격 고화질의 비표준신호 대응 텔레비젼수상기를 구현하는데 이바지할 수 있는 효과가 있다.

Claims (4)

  1. A/D변환기(21)를 통해 디지탈신호로 변환된 복합영상신호를 공급받고, 라이트제어부(25)의 재어하에 수펑라인 단위의 화소정보를 라인단위로 저장하고, 리드제어부(25)의 제어를 받아 표준화된 갯수의 화소테이타(DATA)를 출력하는 라인 메모리(22)와, 가변형 지연 제어부(27)로 부터 공급되는 가변형지연제어신호(VDC)와 상기 리드제어부(26)에서 출력되는 리드리세트신호(RRST)를 이용하여 상기 라인메모리(22)에서 출력되는 영상신호로 부터 2차원 휘도/색신호를 분리해 내는 디코더(23)와, 상기 라인메모리(22)로 부터 공급되는 복합영상신호(CVin)를 공급받아 수평, 수직동기신호(Hsync), (Vsync)를 분리해냄과 아울러, 컬러버스트신호에 동기된 클럭신호(4fsc)를 생성하는 버스트록 클럭 및 동기분리부(24)와, 상기 수평동기신호(Hsync)와 클럭신호(4fsc)를 이용하여 상기 라인메모리(22)에 표준 갯수의 화소신호가 저장되게 하는 라이트제어부(25)와, 상기 클럭신호(4fsc)를 이용하여 상기 라인매모리(22)에 저장된 표준 갯수의 화소정보를 읽어내기 위한 리드제어부(26)와, 샘플갯수가 표준갯수보다 많을때 그 표춘갯수를 초과한 샘플의 갯수를 소정값으로 나눈 나머지를 나타내는 가변형지연제어신호(VDC)를 출력하는 가변형 지언 재어부(27)로 구성한 것을 륵징으로 하는 영상신호처리기의 휘도/색신호 분리회로.
  2. 제1항에 있어서, 디코더(23)는 상기 리드제어부(26)에서 출력되는 리드리세트신호(RRST)에 동기하여 상기 가변형지연제어신호(VDC)를 순차적으로 지연출력하는 D형 플립플롭(FF11),(FF12)과, 가변형지연제어신호(VDC)에 따라 상기 라인 메모리(22)에서 출력되는 화소데이타(DATA)를 가변적으로 지연출력하는 가변형 지연기(32A)와, 상기 D형 플립플롭(FF11)의 출력신호에 따라 상기 가변형 지연기(32A), 라인메모리(31A)를 통해 입력되는 화소데이타를 가변적으로 지연출력하는 가변형 지연기(32B)와, 상기 D형 플립플롭(FF12)의 출력신호에 따라 상기 가변형 지연기(32B), 라인메모리(31B)를 통해 입력되는 화소데이타를 가변적으로 지연출력하는 가변형 지연기(32C)와, 상기 가변형 지연기(32A-32C)에서 각기 출력되는 화소데이타를 수평방향으로 필터링하여 휘도신호와 색신호를 분리하는 대역필더(33A-33C)와, 상기 대역필더(33A-33C)에서 출력되는 색신호를 수직방향으로 재차 필터링하여 색신호를 분리해내는 적응형 2H콤필터(34A)와, 상기 가변형 지연기(32A-32C)에서 출력되는 화소데이타를 수직방향으로 필터링하여 색신호를 분리해 내는 정응형 2H콤필터(34B)와, 상기 필터(34A),(33B),(34B)에서 출력되는 색신호와 기 설정된 색신호 중에서 수평수직제어신호 발생부(36)의 제어에 따라 하나의 색신호를 선택적으로 출력하는 4×1멀티플렉서(35)와, 상기 가변형 지연기(32A-32C)의 출력신호를 근거로 수평, 수직방향 중 어느 방향으로 변화가 많은 지를 판단하고 그 판단결과에 따라 대응하는 방향으로 필터링된 색신호를 출력하기 위해 그에 따른 선택제어신호를 상기 4×1멀테플렉서(35)측으로 출력하는 수평,수직제어신호 발생부(36)로 구성한 것을 특징으로 하는 영상신호처리기의 휘도/색신호 분리회로.
  3. 제2항에 있어서, 가변형 지연기(32A)는 직렬접속되어 복합영상신호의 화소데이타(DATA)를 순차적으로 지연출력하는 D형 플립플릅(FF2l-FF23)과, 가변형지연제어신호(VDC)에 따라 상기 화소테이타(DATA), 상기 D형 플립플롭(FF2l-FF23)의 출력데이타 중에서 어느 하나를 선택하여 출력하는 4×1멀티플렉서(41)로 구성한 것을 특징으로 하는 영상신호처리기의 휘도/색신호 분리회로.
  4. 제1항에 있어서, 가번형 지연 제어부(27)는 모듈로4, 2bit카운터로 구성되어 상기 라이트 제어부(25)에서 출력되는 라이트인에이블신호(WE)에 따라 카운트동작을 수행하여 그에 따른 가변형지연제어신호(VDC)를 생성하도록 구성한 것을 특징으로 하는 영상신호처리기의 휘도/색신호 분리회로.
KR1019950054979A 1995-12-22 1995-12-22 영상신호처리기의 휘도/색신호 분리회로 KR0186137B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950054979A KR0186137B1 (ko) 1995-12-22 1995-12-22 영상신호처리기의 휘도/색신호 분리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054979A KR0186137B1 (ko) 1995-12-22 1995-12-22 영상신호처리기의 휘도/색신호 분리회로

Publications (2)

Publication Number Publication Date
KR970057477A KR970057477A (ko) 1997-07-31
KR0186137B1 true KR0186137B1 (ko) 1999-05-01

Family

ID=19443484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054979A KR0186137B1 (ko) 1995-12-22 1995-12-22 영상신호처리기의 휘도/색신호 분리회로

Country Status (1)

Country Link
KR (1) KR0186137B1 (ko)

Also Published As

Publication number Publication date
KR970057477A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR940006625B1 (ko) 비디오 신호 처리 시스템
DK166978B1 (da) Taktkorrektion for et videosignalbehandlingsanlaeg
US4694338A (en) High-definition television transmission system
JP2852743B2 (ja) テレビジョン信号処理回路
EP0196826A1 (en) Filtering system for processing a reduced-resolution video image
US5070395A (en) Television signal system conversion apparatus
GB2153626A (en) Apparatus for providing from a television signal a signal of different aspect ratio
US5982453A (en) Reduction of visibility of spurious signals in video
US4717951A (en) Adaptive digital filter
JPH07110063B2 (ja) テレビジョン装置
US4722007A (en) TV receiver having zoom processing apparatus
US4794456A (en) High-definition television transmission system
KR0186137B1 (ko) 영상신호처리기의 휘도/색신호 분리회로
GB2248745A (en) Picture signal superposing circuit
JP2896901B2 (ja) 位相固定された副搬送波再生回路
US4953009A (en) Signal separator having function of subsampling digital composite video signal
KR100202542B1 (ko) 영상신호처리기의 휘도/색신호 분리회로
KR100469233B1 (ko) 티브이영상신호디코딩장치
US4703341A (en) Television having luma/chroma separation apparatus
KR0176785B1 (ko) 라인-록 피엘엘을 이용한 클럭신호 발생장치
JP2522193B2 (ja) 水平同期信号変換装置
KR100219581B1 (ko) 신호변환장치에있어서의색신호처리회로
JPH0759027A (ja) ピクチャー・イン・ピクチャー回路
JPH0822046B2 (ja) 映像信号読取装置
JPH01165288A (ja) Ｐａｌ／ｓｅｃａｍ方式のデジタル信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee