KR100469233B1

KR100469233B1 - 티브이영상신호디코딩장치

Info

Publication number: KR100469233B1
Application number: KR1019980010326A
Authority: KR
Inventors: 강경진
Original assignee: 엘지전자 주식회사
Priority date: 1998-03-25
Filing date: 1998-03-25
Publication date: 2005-06-16
Also published as: KR19990075856A

Abstract

티브이(TV) 영상 신호를 디지털 신호의 형태로 변환하는 영상 신호 디코딩 장치에 관한 것으로서, 특히 VCR의 고속 모드에서도 정상적인 영상 신호를 디지털 신호로 디코딩할 수 있도록 라인 록 클럭으로 복합 영상 신호를 A/D 변환하여 이로부터 휘도 신호를 분리하고, 버스트 록 클럭으로 복합 영상 신호를 A/D 변환한 후 이로부터 색 신호를 분리하여 색 복조에 이용한다. 따라서, VCR의 고속 모드와 같은 비표준 신호가 입력되는 경우에도 Y/C 분리시에 수직측으로 발생하는 지터를 줄일 수 있슴과 동시에 색 복조를 정확히 수행하여 화질을 향상시킬 수 있으며 또한, 움직임 검출과 같은 복잡한 부분을 사용하지 않으면서도 안정된 Y/C 분리를 수행할 수 있다.

Description

티브이 영상 신호 디코딩 장치{TV VIDEO SIGNAL DECODER}

본 발명은 티브이(TV) 영상 신호를 디지털 신호의 형태로 변환하는 디코더에 관한 것으로서, 특히 표준 신호뿐만 아니라 비디오 카셋트 레코더(Video Cassette Recorder ; VCR) 출력과 같은 비표준 신호에도 대응할 수 있도록 하는 TV 영상 신호 디코딩 장치에 관한 것이다.

통상, 방송국에서 송신하는 방송 신호를 표준 신호라 하고, VCR등에서 재생되는 신호 특히, 고속 재생(Fast Forward), 고속 역재생(Fast Backward) 모드가 수행되면서 재생되는 신호를 비표준 신호라 한다. 그러므로, TV는 방송 신호와 같은 표준 신호뿐만 아니라 VCR 출력과 같은 비표준 신호도 디코딩을 해주어야 한다.

세계적으로 쓰이는 TV 방송표준 방식은 주사선수·초당 화면수·변조방식·채널대역폭·영상신호대역폭·오디오채널변조 등에 따라 달라지는데 크게, NTSC, PAL(Phase Alternation Line), SECAM(Systemsequential Couleur a Memoire)으로 분리된다. 여기서, NTSC방식은 주사선수가 5백25개이고, PAL, SECAM 방식은 주사선수가 6백25개이며 신호 변조 방식은 서로 다르다.

도 1은 일반적인 디지털 처리 방식의 NTSC 디코더의 구성 블록도로서, 일반적인 VCR 재생 신호나 방송 신호는 복합 영상 신호 형태로 입력되나 S-비디오일때는 휘도 신호와 색 신호가 각각의 잭을 통해 분리되어 입력된다.

따라서, 아날로그 멀티플렉서(101)는 복합영상신호 또는 S-비디오일때 입력되는 휘도 신호를 선택하여 아날로그/디지털(Analog/Digital ; A/D) 변환기(102)로 출력하고, 상기 A/D 변환기(102)는 상기 아날로그 멀티플렉서(101)에서 선택된 아날로그 영상 신호를 디지털 신호로 변환한 후 변환된 신호가 디지털 휘도 신호이면 디지털 멀티플렉서(105)로 출력하고, 디지털 합성영상신호이면 움직임 검출부(103)와 Y/C 분리부(104)로 출력한다.

이때, 상기 움직임 검출부(103)는 상기 A/D 변환기(102)로부터 출력되는 디지털 합성 영상 신호에 실린 움직임 정보로 영상의 움직임을 검출하여 상기 Y/C 분리부(104)로 출력하고, 상기 Y/C 분리부(104)는 움직임 검출부(103)의 움직임 검출 결과에 따라 Y/C 분리를 1,2차원 또는 3차원으로 처리할 것인지를 선택하여 Y/C 분리를 수행한다. 즉, 움직임 검출부(103)는 Y/C 분리 결과로 나오는 크로스 휘도/크로스 칼라와 같은 크로스 토크 현상을 줄이는 목적으로 사용되므로 Y/C 분리의 보조 역할을 하고 있다.

여기서, 합성영상 신호의 필드 구조를 보면, y+c와 y-c 두 종류로 되어있는데, 수평쪽으로는 2샘플마다 c의 부호가 바뀌고 수직쪽으로는 라인마다 바뀐다. 여기서, c는 I 또는 Q가 된다. 즉, 수평쪽으로 또는 수직쪽으로 Y+I, Y+Q, Y-I, Y-Q가 주기적으로 반복되므로 같은 색 신호를 만나기 위해서는 수평쪽으로는 2샘플을 지나야 한다.

예를들어, 현재 필드의

첫 번째 라인이 y+c,y+c,y-c,y-c,y+c,y+c,y-c,y-c,...로 되어 있다면,

두 번째 라인은 y-c,y-c,y+c,y+c,y-c,y-c,y+c,y+c,...로 되어 있다.

그리고, 이전 또는 이후 필드의

첫 번째 라인은 y-c,y-c,y+c,y+c,y-c,y-c,y+c,y+c,...로 되어 있고,

두 번째 라인은 y+c,y+c,y-c,y-c,y+c,y+c,y-c,y-c,...로 되어 있다.

그러므로, Y/C 분리부(104)는 인접하는 두 수평 화소끼리 또는 상하 라인의 같은 위치의 두 화소끼리, 또는 앞 뒤 필드의 같은 위치의 화소끼리 두 신호를 더하면 합성 영상 신호로부터 Y를 분리하고, 두 신호를 서로 빼면 C를 분리할 수 있다. 즉, (y+c)+(y-c)=Y가 분리되고, (y+c)-(y-c)=C가 분리된다. 이때, 상기 움직임 검출부(103)는 영상의 움직임이 가장 유사한 쪽 예컨대, 움직임 차가 수평쪽이 가장 적다면 수평쪽으로, 수직쪽이 가장 적다면 수직쪽으로, 두 필드 사이가 가장 적다면 시간 방향으로 Y/C 분리를 하도록 Y/C 분리부(104)를 제어한다. 상기 Y/C 분리부(104)에서 분리된 휘도 신호(Y2)는 최종 휘도 신호를 선택 출력하는 디지털 멀티플렉서(105)로 출력되고, 색 신호(C2)는 최종 색 신호를 선택 출력하는 디지털 멀티플렉서(112)로 출력된다.

상기 디지털 멀티플렉서(105)는 입력되는 신호가 합성영상신호일때는 상기 Y/C 분리부(104)에서 분리된 휘도 신호(Y2)를 최종 휘도 신호(Y)로 선택하여 RGB 매트릭스(114)로 출력하고, S-비디오일때는 상기 A/D 변환부(102)에서 변환된 디지털 휘도 신호(Y1)를 최종 휘도 신호(Y)로 선택하여 RGB 매트릭스(114)로 출력한다.

한편, S-비디오일 때 A/D 변환기(111)는 입력되는 색도 신호를 디지털 신호로 변환하여 디지털 멀티플렉서(112)로 출력한다. 상기 디지털 멀티플렉서(112)는 입력되는 신호가 합성영상신호일때는 상기 Y/C 분리부(104)에서 분리된 색 신호(C2)를 최종 색 신호(C)로 선택하여 색 복조부(113)로 출력하고, S-비디오일때는 상기 A/D 변환부(111)에서 변환된 디지털 색 신호(C1)를 최종 색 신호(C)로 선택하여 색 복조부(113)로 출력한다.

상기 색 복조부(113)는 입력되는 색 신호(C)가 NTSC 신호인 경우 IQ 복조를 수행하여 U,V 신호를 RGB 매트릭스(114)로 출력하고, PAL이나 SECAM 신호인 경우 UV 복조를 수행하여 U,V 신호를 RGB 매트릭스(114)로 출력한다. 상기 RGB 매트릭스(114)는 정해진 수식에 따라 연산을 수행하여 디지털 R,G,B 신호를 출력한다.

또한, 입력되는 합성영상신호는 밴드패스필터(Band Pass Filter ; BPF)(106)로 입력되어 휘도 신호가 제거된 후 아날로그 멀티플렉서(107)로 출력되고, 상기 아날로그 멀티플렉서(107)는 BPF(106)의 출력 또는 S-비디오일 때 입력되는 색 신호를 선택하여 동기 분리부(108)로 출력한다.

상기 동기 분리부(108)는 아날로그 멀티플렉서(101,107)에서 선택된 합성 영상 신호 또는 휘도 신호 및 색도 신호를 입력받아 휘도 신호로부터 수평 동기 신호(Hsync)를 분리하고, 색 신호로부터 버스트(Burst) 신호를 분리하여 클럭 발생부(109)로 출력하고, 상기 클럭 발생부(109)는 상기 수평 동기 신호(Hsync)로부터 라인 록킹된 클럭(910fH)을 발생하고, 버스트 신호로부터 버스트 록킹된 클럭(4fsc)을 발생하여 멀티플렉서(110)로 출력한다. 상기 멀티플렉서(110)는 표준/비표준 선택 신호에 따라 라인 록킹된 신호(910fH) 또는 버스트 록킹된 신호(4fsc)를 선택하여 메인 클럭으로 각 부에 제공한다. 즉, A/D 변환기(102, 111)는 메인 클럭에 동기되어 아날로그 신호를 디지털 신호로 변환하고, Y/C 분리부(104)와 색 복조부(113)도 메인 클럭에 동기되어 Y/C 분리와 색 복조를 수행한다.

이때, 상기 클럭 발생부(109)에서 2가지 클럭을 발생시키는 이유는 영상 입력이 VCR와 같이 비표준인 경우에는 수평 동기가 흔들리므로 버스트 록킹된 클럭을 사용하면 매 라인(주사선)마다 수평 시작점이 일치하지 않아 Y/C 분리가 제대로 되지 않으며, 라인 록킹된 클럭을 사용하면 색복조가 제대로 되지 않기 때문에 입력되는 화면의 상태 및 요구되는 출력 상황에 따라 2가지 클럭 중 하나를 선택 사용하기 위해서이다. 특히, 고속 모드(Fast mode)와 같은 비표준 신호에 버스트 록킹된 클럭을 사용하면 수직쪽으로 지터가 생기고, 라인 록킹된 클럭을 사용하면 지터는 해결하나 색 복조가 제대로 이루어지지 않아 칼라가 열화된다. 또한, 버스트 록된 클럭을 사용하면 색 복조시 출력되는 클럭은 ±5클럭 차이가 나므로, 출력되는 화소수도 1H당 905∼915개 사이의 화소수가 출력된다. 이와같이, 화소 수가 고정되지 않으므로 메모리에 저장되는 데이터가 남거나 모자라는 경우가 발생하여 이미지 처리시 테두리등이 매끈하지 못한 경우가 발생한다. 여기서, 방송 신호와 같이 안정된 표준 신호는 매 라인마다 수평 시작점이 일치하므로 버스트 록킹된 클럭을 사용하여도 색 복조가 잘된다.

그러므로, 비표준 신호에는 Y/C 분리나 색 복조중 어느 하나의 성능을 희생하든지, 아니면 SRC(Sample rate conversion) 처리를 하거나 또는 버스트 록 클럭으로 처리한 후 D/A 변환을 해서 다시 라인 록 클럭으로 A/D 변환을 하는 번거로움을 거쳐야 한다. 물론 이러한 처리로도 일정한 화소의 디지털 영상 신호를 출력시킬 수 있으나 처리과정에서의 화질의 열화는 피할 수 없게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 Y/C 분리용 A/D 변환기와 색 복조용 A/D 변환기의 클럭을 서로 다르게 사용함으로써, 입력 영상 신호의 표준, 비표준 포맷에 상관없이 고정된 화소를 일정하게 출력하는 TV 영상 신호 디코딩 장치를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 TV 영상 신호 디코딩 장치의 특징은, 라인 록 클럭으로 합성 영상 신호를 A/D 변환한 후 Y/C 분리부로 출력하여 휘도 신호를 분리하고, 버스트 록 클럭으로 합성 영상 신호를 A/D 변환한 후 상기 Y/C 분리부로 출력하여 색 신호를 분리하고 분리된 색 신호를 색 복조에 이용하는데 있다.

상기 Y/C 분리부의 특징은, 버스트 록 클럭으로 디지털화된 합성 영상 신호를 1라인 지연시킨 후 현재 입력되는 신호와의 차를 구하여 색 신호를 분리하는 수직 콤 필터와, 버스트 록 클럭으로 디지털화된 합성 영상 신호를 2샘플 지연시킨 후 현재 입력되는 신호와의 차를 구하여 색 신호를 분리하는 수평 콤 필터와, 상기 합성 영상 신호로부터 검출된 수평 동기 신호와 수직 동기 신호를 이용하여 VCR의 고속 모드를 검출하는 고속 모드 검출부와, 상기 고속 모드 검출부에서 고속 모드가 검출되면 상기 수직 콤 필터에서 출력되는 색 신호를 선택하고 그 이외의 경우에는 상기 수평 콤 필터에서 출력되는 색 신호를 선택 출력하는 제 1 선택부와, 상기 제 1 선택부에서 출력되는 색 신호의 부호를 반전시키는 부호 반전부와, 버스트 신호를 선택 신호로 사용하여 상기 제 1 선택부에서 선택 출력되는 색 신호 또는 상기 부호 반전부에서 출력되는 색 신호를 최종 색 신호로 선택하여 색 복조부로 출력하는 제 2 선택부와, 상기 제 1 선택부에서 출력되는 색 신호를 버스트 록 클럭에 동기시켜 저장하고 저장된 데이터를 라인 록 클럭에 동기시켜 리드하는 라인 메모리와, 라인 록 클럭으로 디지털화된 합성 영상 신호를 상기 라인 메모리에서 지연되는 샘플 수만큼 지연시킨 후 상기 라인 메모리에서 리드되는 색 신호와의 차를 구하여 휘도 신호를 분리하는 휘도 신호 출력부로 구성되는데 있다.

상기 Y/C 분리부의 다른 특징은, 버스트 록 클럭으로 디지털화된 합성 영상 신호를 1라인 지연시킨 후 현재 입력되는 신호와의 차를 구하여 색 신호를 분리하는 제 1 수직 콤 필터와, 버스트 록 클럭으로 디지털화된 합성 영상 신호를 2샘플 지연시킨 후 현재 입력되는 신호와의 차를 구하여 색 신호를 분리하는 제 1 수평 콤 필터와, 상기 합성 영상 신호로부터 검출된 수평 동기 신호와 수직 동기 신호를 이용하여 VCR의 고속 모드를 검출하는 고속 모드 검출부와, 상기 고속 모드 검출부에서 고속 모드가 검출되면 상기 제 1 수직 콤 필터에서 출력되는 색 신호를 선택 출력하고 그 이외의 경우에는 제 1 수평 콤 필터에서 출력되는 색 신호를 선택 출력하는 제 1 선택부와, 상기 제 1 선택부에서 출력되는 색 신호의 부호를 반전시키는 부호 반전부와, 버스트 신호를 선택 신호로 사용하여 상기 제 1 선택부에서 출력되는 색 신호 또는 상기 부호 반전부에서 출력되는 색 신호를 최종 색 신호로 선택하여 색 복조부로 출력하는 제 2 선택부와, 라인 록 클럭으로 디지털화된 합성 영상 신호를 1라인 지연시킨 후 현재 입력되는 신호와의 차를 구하여 색 신호를 분리하는 제 2 수직 콤 필터와, 라인 록 클럭으로 디지털화된 합성 영상 신호를 2샘플 지연시킨 후 현재 입력되는 신호와의 차를 구하여 색 신호를 분리하는 제 2 수평 콤 필터와, 상기 고속 모드 검출부에서 고속 모드가 검출되면 상기 제 2 수직 콤 필터에서 출력되는 색 신호를 선택 출력하고 그 이외의 경우에는 상기 제 2 수평 콤 필터에서 출력되는 색 신호를 선택 출력하는 제 3 선택부와, 라인 록 클럭으로 디지털화된 합성 영상 신호와 상기 제 3 선택부에서 출력되는 색 신호와의 차를 구하여 휘도 신호를 분리하는 휘도 신호 출력부로 구성되는데 있다.

상기 고속 모드 검출부의 특징은, 수직 동기 신호를 로드 입력으로 받고 2체배한 수평 동기 신호를 클럭 입력으로 받아 카운트를 수행하는 카운터와, 상기 수직 동기 신호를 J 입력으로 받고 상기 카운터의 520 출력을 K 입력으로 받아 고속 재생 모드를 검출하는 제 1 JK 플립플롭과, 상기 카운터의 530 출력을 J 입력으로 받고 상기 수직 동기 신호를 K 입력으로 받아 고속 역재생 모드를 검출하는 제 2 JK 플립플롭과, D 입력단으로 논리합된 상기 제 1, 제 2 JK 플립플롭의 출력을 입력받고 클럭단으로 상기 수직 동기 신호를 클럭단으로 입력받아 고속 모드 검출 신호를 출력하는 출력부로 구성되는데 있다.

이러한 TV 영상 신호 디코더의 구조에 의해 영상 신호를 디지털 신호의 형태로 디코딩하면 표준 신호뿐만 아니라 VCR 출력과 같은 비표준 신호에도 대응할 수 있으며, 특히 VCR의 고속 모드에서도 정상적인 영상 신호를 디지털 신호로 디코딩할 수 있다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

도 2는 본 발명에 따른 TV 영상 신호 디코딩 장치의 구성 블록도로서, 합성영상신호 또는 S-비디오일때 입력되는 휘도 신호를 선택 출력하는 아날로그 멀티플렉서(201), 상기 아날로그 멀티플렉서(201)를 통해 출력되는 아날로그 신호를 라인 록 클럭(910fH)에 동기시켜 디지털 신호로 변환하는 A/D 변환기(202), 상기 아날로그 멀티플렉서(201)에서 선택 출력되는 합성 영상 신호 또는 S-비디오일 때 입력되는 색도 신호를 선택 출력하는 아날로그 멀티플렉서(203), 상기 아날로그 멀티플렉서(203)를 통해 출력되는 아날로그 신호를 버스트 록 클럭(4fsc)에 동기시켜 디지털 신호로 변환하는 A/D 변환기(204), 상기 A/D 변환기(202,204)에서 출력되는 신호가 디지털 합성 영상 신호이면 이를 입력받아 휘도 신호와 색 신호로 분리하는 Y/C 분리부(205), 상기 A/D 변환기(202)에서 출력되는 디지털 휘도 신호(Y1) 또는 상기 Y/C 분리부(205)에서 분리된 휘도 신호(Y2)를 선택 출력하는 디지털 멀티플렉서(206), 상기 A/D 변환기(204)에서 출력되는 디지털 색 신호(C1) 또는 상기 Y/C 분리부(205)에서 분리된 색 신호(C2)를 선택 출력하는 디지털 멀티플렉서(207), 상기 디지털 멀티플렉서(207)에서 출력되는 색 신호를 복조하여 U,V 신호로 출력하는 색 복조부(208), 상기 디지털 멀티플렉서(206)에서 출력되는 휘도 신호(Y)와 색 복조부(208)에서 출력되는 U,V 신호를 정해진 수식에 따라 연산을 수행하여 디지털 R,G,B 신호로 출력하는 RGB 매트릭스(209), 입력되는 아날로그 합성 영상 신호를 필터링하는 BPF(210), 상기 BPF(210)에서 필터링된 영상 신호 또는 S-비디오일때 입력되는 색 신호를 선택 출력하는 아날로그 멀티플렉서(211), 상기 아날로그 멀티플렉서(201,211)에서 선택된 합성 영상 신호 또는 휘도 신호 및 색 신호를 입력받아 휘도 신호로부터 수평 동기 신호(Hsync)를 분리하고 색 신호로부터 버스트(Burst) 신호를 분리하여 출력하는 동기 분리부(212), 및 상기 수평 동기 신호로부터 라인 록킹된 클럭(910fH)을 발생시켜 A/D 변환기(202)로 출력하고 버스트 신호로부터 버스트 록킹된 클럭(4fsc)을 발생시켜 A/D 변환기(204)로 출력하는 클럭 발생부(213)로 구성된다.

이와같이 구성된 본 발명에서 아날로그 멀티플렉서(201)는 합성영상신호 또는 S-비디오일때 입력되는 휘도 신호를 선택하여 A/D 변환기(202)로 출력하고, 상기 A/D 변환기(202)는 상기 아날로그 멀티플렉서(201)에서 선택된 아날로그 영상 신호를 클럭 발생부(213)에서 제공하는 라인 록 클럭(910fH)에 동기시켜 디지털 신호로 변환한 후 변환된 신호가 디지털 휘도 신호(Y1)이면 디지털 멀티플렉서(206)로 출력하고, 디지털 합성영상신호이면 Y/C 분리부(205)로 출력한다.

또한, 상기 아날로그 멀티플렉서(201)에서 선택된 아날로그 합성 영상 신호는 동기 분리부(212)와 아날로그 멀티플렉서(203)로 입력됨과 동시에 BPF(210)를 통해 필터링된 후 아날로그 멀티플렉서(211)로 입력된다.

상기 아날로그 멀티플렉서(203)는 상기 아날로그 멀티플렉서(201)를 통해 입력되는 합성영상신호 또는 S-비디오일때 입력되는 색도 신호를 선택하여 A/D 변환기(204)로 출력하고, 상기 A/D 변환기(204)는 상기 아날로그 멀티플렉서(203)에서 선택된 아날로그 신호를 클럭 발생부(213)에서 제공하는 버스트 록 클럭(4fsc)에 동기시켜 디지털 신호로 변환한 후 변환된 신호가 디지털 색 신호(C1)이면 디지털 멀티플렉서(207)로 출력하고, 디지털 합성영상신호이면 Y/C 분리부(205)로 출력한다.

즉, 합성 영상 신호가 입력되면 아날로그 멀티플렉서(201,203,211)의 각각 상위 입력이 선택되므로 A/D 변환기(202,204)에서는 모두 합성 영상 신호가 디지털 신호로 변환된다. 그러나, A/D 클럭은 클럭 발생부(213)에서 발생된 2가지 종류의 클럭 예컨대, 라인 록 클럭(910fH)과 버스트 록 클럭(4fsc)이 각각 따로 전달된다.

이를 위해 상기 A/D 변환기(204)는 S-비디오에 상관없이 항상 동작된다. 그러나, 종래에는 S-비디오일때만 A/D 변환기(204)가 동작하였다.

한편, 상기 디지털 멀티플렉서(206)는 입력되는 신호가 합성영상신호일때는 상기 Y/C 분리부(205)에서 분리된 휘도 신호(Y2)를 최종 휘도 신호(Y)로 선택하여 RGB 매트릭스(209)로 출력하고, S-비디오일때는 상기 A/D 변환부(202)에서 변환된 디지털 휘도 신호(Y1)를 최종 휘도 신호(Y)로 선택하여 RGB 매트릭스(209)로 출력한다. 그리고, 상기 디지털 멀티플렉서(207)는 입력되는 신호가 합성영상신호일때는 상기 Y/C 분리부(205)에서 분리된 색 신호(C2)를 최종 색 신호(C)로 선택하여 색 복조부(208)로 출력하고, S-비디오일때는 상기 A/D 변환부(204)에서 변환된 디지털 색 신호(C1)를 최종 색 신호(C)로 선택하여 색 복조부(208)로 출력한다.

상기 색 복조부(208)는 입력되는 색 신호(C)가 NTSC 신호인 경우 IQ 복조를 수행하여 발생된 U,V 신호를 RGB 매트릭스(209)로 출력하고, PAL이나 SECAM 신호인 경우 UV 복조를 수행하여 발생된 U,V 신호를 RGB 매트릭스(209)로 출력한다.

상기 RGB 매트릭스(209)는 디지털 멀티플렉서(206,207)를 통해 휘도 신호 및 U,V 신호가 입력되면 정해진 수식에 따라 연산을 수행하여 디지털 R,G,B 신호를 출력한다.

또한, 입력되는 합성영상신호는 BPF(210)에서 필터링에 의해 휘도 신호가 제거된 후 아날로그 멀티플렉서(211)로 출력되고, 상기 아날로그 멀티플렉서(211)는 BPF(210)의 출력 또는 S-비디오일 때 입력되는 색 신호를 선택하여 동기 분리부(212)로 출력한다.

상기 동기 분리부(212)는 아날로그 멀티플렉서(201,211)에서 선택된 합성 영상 신호 또는 휘도 신호 및 색 신호를 입력받아 휘도 신호로부터 수평 동기 신호(Hsync)를 분리하고, 색 신호로부터 버스트(Burst) 신호를 분리하여 클럭 발생부(213)로 출력하고, 상기 클럭 발생부(213)는 상기 수평 동기 신호(Hsync)로부터 라인 록킹된 클럭(910fH)을 발생하고, 버스트 신호로부터 버스트 록킹된 클럭(4fsc)을 각각 발생한 후 라인 록 클럭(910fH)은 상기 A/D 변환기(202)의 A/D 클럭으로 제공하고, 버스트 록 클럭(4fsc)는 상기 A/D 변환기(2040의 A/D 클럭으로 제공한다. 또한, 상기 클럭 발생부(213)에서 발생된 라인 록 클럭(910fH)과 버스트 록 클럭(4fsc)은 Y/C 분리부(205)와 색 복조부(208)에도 제공된다.

도 3은 상기 Y/C 분리부(205)의 상세 블록도로서, 버스트 록 클럭(4fsc)에 동기된 디지털 합성 영상 신호를 1라인 지연시키는 라인 메모리(301), 버스트 록 클럭(4fsc)에 동기된 디지털 합성 영상 신호로부터 라인 메모리(301)에서 1라인 지연된 합성 영상 신호를 빼 색 신호만을 출력하는 감산기(302), 상기 감산기(302)의 출력을 2로 나누는 증폭기(303), 버스트 록 클럭(4fsc)에 동기된 디지털 합성 영상 신호를 2샘플 지연시키는 2샘플 지연기(304), 버스트 록 클럭(4fsc)에 동기된 디지털 합성 영상 신호로부터 2샘플 지연기(304)에서 2샘플 지연된 합성 영상 신호를 빼 색 신호만을 출력하는 감산기(305), 상기 감산기(305)의 출력을 2로 나누는 증폭기(306), 상기 증폭기(303,306)의 출력 중 하나를 고속 모드 검출 신호에 따라 선택 출력하는 디지털 멀티플렉서(307), 수평 동기 신호(Hsync)와 수직 동기 신호(Vsync)를 이용하여 고속 모드를 검출한 후 고속 모드 검출 신호를 상기 디지털 멀티플렉서(307)로 출력하는 고속 모드 검출부(308), 상기 디지털 멀티플렉서(307)를 통해 출력되는 색 신호의 부호를 반전시키는 부호 반전기(309), 상기 디지털 멀티플렉서(307)를 통해 출력되는 색 신호 또는 부호 반전기(309)에서 부호 반전된 색 신호를 선택 신호에 따라 선택 출력하는 디지털 멀티플렉서(310), 버스트 록 클럭(4fsc)을 4분주하여 상기 디지털 멀티플렉서(310)에 선택 신호로 출력하는 분주기(311), 상기 디지털 멀티플렉서(307)를 통해 선택 출력되는 색 신호를 버스트 록 클럭(4fsc)으로 라이트하고 라인 록 클럭(910fH)으로 리드하는 라인 메모리(312), 상기 라인 메모리(312)에서 지연되는 샘플 수(N)만큼 라인 록 클럭(910fH)에 동기된 합성 영상 신호를 지연시키는 N 샘플 지연기(313), 및 상기 N 샘플 지연기(313)에서 N 샘플 지연된 합성 영상 신호로부터 라인 메모리(312)에서 리드되는 색 신호를 빼 휘도 신호(Y2)만을 출력하는 감산기(314)로 구성된다. 여기서, 라인 메모리(301), 감산기(302), 증폭기(303)는 수직 콤필터로서, 상하 라인의 같은 위치의 두 화소를 서로 빼주어 색 신호를 분리하는데 이용하고, 2샘플 지연기(304), 감산기(305), 증폭기(306)는 수평 콤필터로서, 수평 방향으로 이웃하는 두 화소를 서로 빼주어 색 신호를 분리하는데 이용한다. 즉, 고속 모드 검출부(308)에서 고속 재생 또는 고속 역재생 모드를 검출하여 고속 모드 검출 신호를 출력하면 디지털 멀티플렉서(307)는 증폭기(306)의 출력(C4)을 선택하고, 그 이외의 경우에는 증폭기(303)의 출력(C3)을 선택하여 출력한다. 이는 영상 신호가 비표준인 경우 특히, 고속 모드인 경우에는 수평 동기가 흔들려 매 라인(주사선)마다 수평 시작점이 일치하지 않으나 즉, 색 신호가 각 라인마다 (y+c),(y-c)가 번갈아가며 시작되는 규칙이 잘 지켜지지 않으나 수평적으로는 그것이 가능하기 때문이다.

이와같이 구성된 도 3은 설명의 편의상 NTSC 합성 영상 신호가 입력되는 경우를 실시예로 설명한다.

즉, A/D 변환기(204)에서 버스트 록 클럭(4fsc)으로 디지털화된 합성 영상 신호는 라인 메모리(301), 감산기(302), 2샘플 지연기(304), 및 감산기(305)로 입력되고, 동시에 A/D 변환기(202)에서 라인 록 클럭(910fH)으로 디지털화된 합성 영상 신호는 N 샘플 지연기(313)로 입력된다.

그러므로, 상기 감산기(302)에서는 4fsc로 A/D 변환되어 입력되는 합성 영상 신호로부터 상기 라인 메모리(301)에서 1라인 지연된 디지털 합성 영상 신호를 빼면 색 신호만이 분리 출력된다. 예를 들어, 현재 라인의 화소가 y+c이라면 라인 메모리(301)에서 출력되는 바로 상측 라인의 같은 위치의 화소는 y-c가 되므로, 감산기(302)에서 (y+c)-(y-c)를 하면 2c가 출력된다. 이를 증폭기(303)에서 1/2로 곱해주면 색 신호(C3)가 디지털 멀티플렉서(307)로 출력된다. 또한, 상기 감산기(305)에서는 4fsc로 A/D 변환되어 입력되는 합성 영상 신호로부터 상기 2샘플 지연기(304)에서 2샘플 지연된 디지털 합성 영상 신호를 빼면 색 신호만이 분리 출력된다. 예를 들어, 현재 화소가 y+c이라면 2샘플 지연기(304)에서 2샘플 지연된 화소는 y-c가 되므로, 감산기(305)에서 (y+c)-(y-c)를 하면 2c가 출력된다. 이를 증폭기(306)에서 1/2로 곱해주면 색 신호(C4)가 디지털 멀티플렉서(307)로 출력된다. 이는 전술한 바와 같이, 수평, 수직 콤 필터에서는 매 화소 및 매 라인이 지연될때마다 (y+c), (y-c)가 번갈아가며 입력되므로 어떤 방식이든지 1라인 또는 2화소(sample)만 지연시켜서 그 차를 구하면 C3 또는 C4를 얻을 수 있기 때문이다. 즉, 수평적으로는 Y+I, Y+Q, Y-I, Y-Q가 반복되므로 같은 색 신호를 만나기 위해서는 2샘플을 지나야 하기 때문이다.

이때, 고속 모드 검출부(308)에서 고속 재생 또는 고속 역재생 모드를 검출하여 고속 모드 검출 신호를 출력하면 상기 디지털 멀티플렉서(307)는 증폭기(306)에서 출력되는 색 신호(C4)를 선택하고, 고속 모드가 아닌 경우에는 증폭기(303)에서 출력되는 색 신호(C3)를 선택하여 부호 반전기(309), 디지털 멀티플렉서(310), 라인 메모리(312)로 출력한다.

즉, 상기 디지털 멀티플렉서(307)에서 출력되는 색 신호는 +C일수도 있고, -C일수도 있다. 왜냐하면, 현재의 합성 신호가 (y+c)인 경우에는 (y+c)-(y-c)×1/2 =+c가 출력되지만 (y-c)인 경우에는 (y-c)-(y+c)×1/2=-c가 출력되기 때문이다. 여기서, +c와 -c는 2샘플마다 반복된다. 여기서, c는 I 또는 Q가 된다.

그러므로, 버스트 록 클럭(4fsc)을 분주기(311)에서 4분주하면 2샘플마다 로우/하이를 반복하는 신호가 출력되고, 이 신호를 디지털 멀티플렉서(310)의 선택 신호로 사용하면 디지털 멀티플렉서(310)에서는 항상 +c가 출력된다. 즉, 분주기(311)에서 출력되는 선택 신호에 의해 상기 디지털 멀티플렉서(307)에서 +c가 출력되면 디지털 멀티플렉서(307)의 출력이 선택되고 -c가 출력되면 부호 반전기(309)에서 -1이 곱해진 +c가 선택 출력된다. 이때, 상기 디지털 멀티플렉서(307)의 선택 신호는 분주기(311)에서 버스트 록 클럭을 4분주하여 사용할 수도 있지만 동기 분리부(212)에서 분리된 버스트 신호를 바로 입력받아 사용할 수도 있다.

한편, 상기 디지털 멀티플렉서(307)에서 선택 출력되는 색 신호는 라인 메모리(312)에도 입력된다. 상기 라인 메모리(312)는 버스트 록 클럭(4fsc)으로 입력되는 색 신호를 저장하고, 라인 록 클럭(NTSC인 경우는 910fH, PAL인 경우는 1135fH임.)으로 저장된 색 신호를 리드하여 감산기(314)의 -단자로 출력한다. 이때, 라인 록 클럭(910fH)으로 A/D 변환된 합성 영상 신호가 N 샘플 지연기(313)에서 N 샘플 지연된 후 감산기(314)의 +단자로 입력되므로, 감산기(314)에서 이를 연산하면 휘도 신호(Y2)만이 출력된다. 여기서, 라인 록 클럭으로 A/D 변환된 합성 영상 신호를 N 샘플 지연기(313)를 통과시키는 것은 라인 메모리(212)에서 지연되는 샘플 수(N)만큼 지연시킴으로써, 감산기(314)의 +단자와 -단자와의 타이밍을 맞추기 위함이다. 또한, 라인 메모리(312)의 리드/라이트 클럭(RCK/WCK)이 다른 이유는 라인 메모리(312)로 입력되는 색 신호는 버스트 록 클럭(4fsc)에 동기된 신호이지만 N 샘플 지연기(313)를 통해 감산기(314)로 입력되는 신호는 라인 록 클럭에 동기된 신호이므로 감산기(314)에서 두 신호의 동기를 맞추기 위해서이다.

한편, 도 4는 상기 Y/C 분리부(205)의 다른 실시예로서, 색 복조를 위한 C 분리 회로(401∼411)는 도 3의 회로(301∼311)와 동일하고 단지 Y 신호를 분리하기 위한 회로만이 다르다. 이때, 도 4는 색 분리용 회로와 동일한 구성으로 합성 영상 신호로부터 Y 신호를 분리한다. 즉, Y/C 분리를 위해서는 라인 록된 클럭(910fH)만을 사용하고, 색 복조를 위해서는 버스트 록된 클럭(4fsc)만을 사용한다. 이는 라인 록 클럭으로 A/D 변환된 합성영상 신호로부터 얻은 색 신호는 색 복조용으로 사용하지 않음을 나타낸다.

따라서, Y신호 분리용 회로만을 보면, 라인 록 클럭으로 A/D 변환된 합성 영상 신호를 라인 메모리(412)에서 1라인 지연시키고 2샘플 메모리(415)에서 2샘플 지연시킨 후 각각의 감산기(413,416)에서 현재 입력되는 신호와의 차를 각각 구하고 각각의 증폭기(414,417)에서 1/2를 곱해주면 C5와 C6을 얻을 수 있다. 디지털 멀티플렉서(418)는 고속 모드 검출부(408)에서 출력되는 고속 모드 검출 신호에 따라 증폭기(414)에서 출력되는 색신호(C5) 또는 증폭기(417)에서 출력되는 색 신호(C6)를 선택하여 감산기(419)로 출력한다. 상기 감산기(419)는 라인 록 클럭으로 A/D 변환된 합성 영상 신호로부터 상기 디지털 멀티플렉서(419)에서 출력되는 색 신호를 빼 휘도 신호만을 분리 출력한다. 이때, 색 복조용 C 분리회로의 디지털 멀티플렉서(410)에서 출력되는 색 신호(C)는 색 복조부(113)로 입력된다.

이와같이, 도 4는 휘도 신호의 분리시 클럭을 바꾸지 않아도 되므로 휘도 신호가 정확히 분리되어 비표준일 때 유리하다.

도 5는 도 3과 도 4에서 이용되는 고속 모드 검출부의 상세 블록도로서, 수평 동기 신호(Hsync)를 2체배하는 체배기(501), 수직 동기 신호(Vsync)를 로드 신호로 사용하고 상기 2체배기(501)의 출력을 클럭으로 사용하는 10비트 카운터(502), 상기 수직 동기 신호(Vsync)를 J 입력으로 받고 카운터(502)의 제 1 출력(520 출력)을 K 입력으로 받는 JK 플립플롭(503), 상기 카운터(503)의 제 2 출력(530 출력)을 J 입력으로 받고 상기 수직 동기 신호(Vsync)를 K 입력으로 받는 JK 플립플롭(504), 상기 JK 플립플롭(503,504)의 출력을 논리 조합하는 오아 게이트(505), 및 상기 수직 동기 신호(Vsync)를 클럭으로 사용하여 상기 오아 게이트(505)의 출력을 D 입력으로 받아 고속 모드 신호로 출력하는 D 플립플롭(506)으로 구성된다.

이와같이 구성된 도 5에서, VCR의 고속 재생(Fast Forward), 고속 역재생(Fast Backward) 모드는 한 수직구간 동안에 발생하는 수평 동기가 표준일때와 다르다. 즉, 고속 감기인 경우에는 한 수직구간동안 262.5보다 적은 240∼255 정도의 라인이 발생하며, 고속 되감기인 경우에는 한 수직구간동안 262.5보다 많은 265∼275 정도의 라인이 발생한다. 그러므로 이를 검출하기 위하여 수직 동기 신호(Vsync)를 10비트 카운터(502)의 시작점으로 하는 로드 입력단으로 입력시키고, 카운터(502)의 클럭은 262.5의 소숫점을 없애기 위해서 2체배기(501)를 사용해 수평동기신호(Hsync)의 2배 주파수인 2fH를 사용한다. 따라서, 고속 재생인 경우에는 한 수직 구간동안 480∼510 정도의 클럭이 10비트 카운터(502)로 입력되고, 고속 역재생인 경우에는 한 수직구간동안 530∼550 정도의 클럭이 카운터(502)로 입력된다.

그러면, JK 플립플롭(503)에서는 수직 동기 신호(Vsync)가 입력되면 J 입력은 하이가 되고 K 입력은 로우가 되므로 하이를 출력하고 있다가 보통 재생 상태에서 520 클럭이 지나면 K 입력이 하이가 되어 JK 플립플롭(503)의 출력은 로우로 반전된다. 상기 JK 플립플롭(503)의 출력은 오아 게이트(505)를 통해 D 플립플롭(506)의 D 입력단으로 입력된다. 이때, D 플립플롭(506)은 수직 동기 신호(Vsync)를 클럭으로 사용하므로 D 플립플롭(506)으로 다음 수직 동기 신호(Vsync)가 입력될 때 D 플립플롭(506)의 D 입력은 로우 상태이다. 그러므로, D 플립플롭(506)은 보통 재생 상태에서는 항상 로우 상태를 유지한다.

그러다가, 고속 재생 모드가 되면 카운터(502)에서 520 출력은 나오지 않으므로 즉, 520 클럭이전에 수직 동기 신호(Vsync)가 발생하므로 JK 플립플롭(503)의 출력은 하이가 되고 다음 수직 동기 신호(Vsync)가 JK 플립플롭(503)과 D 플립플롭(506)으로 입력될 때에도 D 플립플롭(506)의 D 입력은 하이가 되어 결국 D 플립플롭(506)의 출력은 고속 재생 모드 상태에서 하이 상태를 유지한다.

이와 반대로, JK 플립플롭(504)에서는 수직 동기 신호(Vsync)가 K 입력으로 들어온 후 530 클럭이 지나기전에 다시 K 입력단으로 수직 동기 신호(Vsync)가 들어오므로 JK 플립플롭(504)의 출력은 로우가 되어 오아 게이트(505)를 통해 D 플립플롭(506)의 D 입력단으로 입력된다. 상기 D 플립플롭(506)은 수직 동기 신호(Vsync)를 클럭으로 사용하므로 수직 동기 신호(Vsync)가 입력될 때 D 플립플롭(506)의 D 입력은 로우 상태이다. 그러므로, D 플립플롭(506)은 보통 재생 상태에서 로우 상태를 유지한다.

그러다가, 고속 역재생 모드가 되어 530 출력이 나오면 JK 플립플롭(504)에서는 수직 동기 신호(Vsync)가 입력된 후 530 클럭이 지나면서 J 입력이 하이가 되므로, 다음 수직 동기 신호(Vsync)가 입력될 때에도 JK 플립플롭(504)의 출력은 하이가 된다. 즉, 다음 수직 동기 신호(Vsync)가 입력될 때 D 플립플롭(506)의 D 입력은 하이 상태에 있으므로 D 플립플롭(506)의 출력은 고속 역재생 모드 상태에서 하이를 유지한다.

이와같이, 상기 고속 모드 검출부의 D 플립플롭(506)은 고속 재생이나 고속 역재생 모드에서는 하이 상태를 유지하고, 보통 재생 모드에서는 로우 상태를 유지한다.

한편, 도 6은 상기 색 복조부(208)의 상세 블록도로서, 버스트 록 클럭(4fsc)을 입력받아 SIN, COS 파형을 발생시키는 롬(601), 상기 디지털 멀티플렉서(207)에서 선택 출력되는 디지털 색 신호를 필터링하는 크로마 BPF(602), 상기 롬(601)에서 발생한 Cos 신호와 상기 크로마 BPF(602)에서 필터링된 신호를 곱하는 곱셈기(603), 상기 곱셈기(603)의 출력을 필터링하여 휘도 성분을 제거하는 로우패스필터(Low Pass Filter ; LPF)(604), 상기 롬(601)에서 발생한 Sin 신호와 상기 크로마 BPF(602)에서 필터링된 신호를 곱하는 곱셈기(605), 상기 곱셈기(605)의 출력을 필터링하여 휘도 성분을 제거하는 LPF(606), 상기 LPF(604,606)의 출력중 하나를 선택 신호에 따라 선택 출력하는 디지털 멀티플렉서(608), 버스트 록 클럭(4fsc)을 2분주하여 상기 디지털 멀티플렉서(608)에 선택 신호로 출력하는 분주기(607), 및 상기 디지털 멀티플렉서(608)의 출력을 버스트 록 클럭(4fsc)으로 저장하고 저장된 데이터를 라인 록 클럭(910fH)으로 리드하여 다중화된 U/V 신호를 출력하는 라인 메모리(609)로 구성된다.

이와같이 구성된 도 6의 색 복조부는 항상 4fsc로 색 복조를 수행한다. 즉, Y/C 분리부(205)에서 버스트 록 클럭(4fsc)만을 사용하여 합성 영상 신호로부터 분리한 색 신호는 디지털 멀티플렉서(207)를 통해 크로마 BPF(602)로 입력되어 필터링된 후 곱셈기(603,605)로 입력된다. 상기 곱셈기(603)는 롬(601)에서 발생한 Sin 파형과 곱하여 LPF(604)로 출력하고, 곱셈기(605)는 롬(601)에서 발생한 Cos 파형과 곱하여 LPF(606)로 출력한다. 상기 LPF(604)는 상기 곱셈기(603)에서 발생한 U 신호를 필터링하여 휘도 신호를 제거한 후 디지털 멀티플렉서(608)로 출력하고, LPF(605)는 상기 곱셈기(605)에서 발생한 V 신호를 필터링하여 휘도 신호를 제거한 후 디지털 멀티플렉서(608)로 출력한다. 상기 디지털 멀티플렉서(608)는 버스트 록 클럭(4fsc)을 분주기(607)에서 2분주한 신호를 선택 신호로 사용하여 U,V 신호를 다중화한다.

이때, 라인 메모리(609)에는 상기 디지털 멀티플렉서(608)에서 다중화된 U,V 신호가 버스트 록 클럭(4fsc)에 동기되어 저장되고, 저장된 데이터는 라인 록 클럭(910fH)에 동기되어 리드된다. 그러므로, RGB 매트릭스(209)로 입력되는 Y,U,V 신호는 모두 라인 록 클럭(910fH)에 동기된 신호가 된다. 그러면, Y/C 분리부(205)에서 분리된 휘도 신호와 클럭이 같으므로 항상 일정한 개수(910개)의 색신호 데이터를 얻게된다.

이는 색 복조 후 항상 라인 록 클럭(910fH)에 동기되어 U,V 신호가 출력되기 때문이며, 이로인해 화소수는 1H당 910으로 항상 고정되므로, 메모리에 저장하여 이미지 처리하는 경우 예컨대, 줌인(Zoom In), PIP(Picture In Picture) 등을 수행하는 경우 화질을 향상시킬 수 있다.

이상에서와 같이 본 발명에 따른 TV 영상 신호 디코딩 장치에 의하면, TV 영상 신호를 디지털 신호의 형태로 디코딩하는데 있어서 표준 신호뿐만 아니라 VCR 출력과 같은 비표준 신호에도 대응할 수 있도록 하며, 특히 VCR의 고속 모드에서도 정상적인 영상 신호를 디지털 신호로 디코딩할 수 있도록 한다. 이를 위해 라인 록 클럭으로 합성 영상 신호를 A/D 변환하여 이로부터 휘도 신호를 분리하고, 버스트 록 클럭으로 합성 영상 신호를 A/D 변환한 후 이로부터 색 신호를 분리하고 분리된 색 신호를 색 복조에 이용한다. 따라서, 비표준 신호가 입력되는 경우에도 Y/C 분리시에 수직측으로 발생하는 지터를 줄임과 동시에 색 복조를 정확히 수행하여 화질을 향상시킬 수 있다. 또한, 움직임 검출과 같은 복잡한 부분을 사용하지 않으면서도 안정된 Y/C 분리를 수행할 수 있다.

도 1은 종래의 TV 영상 신호 디코딩 장치의 구성 블록도

도 2는 본 발명에 따른 TV 영상 신호 디코딩 장치의 구성 블록도

도 3은 도 2의 Y/C 분리부의 일실시예를 나타낸 상세 블록도

도 4는 도 2의 Y/C 분리부의 다른 실시예를 나타낸 상세 블록도

도 5는 도 3, 도 4의 고속 모드 검출부의 상세 블록도

도 6은 도 2의 색 복조부의 상세 블록도

도면의 주요부분에 대한 부호의 설명

201,203,211 : 아날로그 멀티플렉서

202,204 : A/D 변환기 205 : Y/C 분리부

206,207,307,310 : 디지털 멀티플렉서

208 : 색 복조부 209 : RGB 매트릭스

301 : 라인 메모리 302,305,314 : 감산기

303,306 : 증폭기 304 : 2샘플 지연기

308 : 고속 모드 검출부 309 : 부호 반전기

311 : 4분주기 312 : 라인 메모리

313 : N 샘플 지연기

Claims

티브이(TV) 영상 신호를 디지털 신호의 형태로 디코딩하는 장치에 있어서,

입력되는 합성 영상 신호로부터 수평 동기 신호와 버스트 신호를 분리하고, 분리된 수평 동기 신호를 이용하여 라인 룩 클럭을 발생하고 버스트 신호를 이용하여 버스트 록 클럭을 발생하는 클럭 발생 수단과;

입력되는 합성 영상 신호를 상기 클럭 발생 수단에서 제공되는 라인 록 클럭으로 디지털화하는 제 1 A/D 변환 수단과;

입력되는 합성 영상 신호를 상기 클럭 발생 수단에서 제공되는 버스트 록 클럭으로 디지털화하는 제 2 A/D 변환 수단과;

상기 제 1 A/D 변환 수단에서 출력되는 디지털 합성 영상 신호로부터 휘도 신호를 분리하고, 제 2 A/D 변환 수단에서 출력되는 디지털 합성 영상 신호로부터 색 신호를 분리하는 휘도/색 신호 분리수단과;

상기 휘도/색 신호 분리수단에서 분리된 색 신호를 복조하여 U,V 신호를 출력하는 색 복조수단과,

상기 휘도/색 신호 분리수단에서 분리된 휘도 신호와 상기 색 복조수단에서 복조된 U,V 신호를 입력받아 연산을 수행하여 디지털 R,G,B 신호로 출력하는 RGB 매트릭스를 포함하여 구성됨을 특징으로 하는 티브이 영상신호 디코딩 장치.
제 1 항에 있어서, 상기 휘도/색 신호 분리수단은

상기 제 2 A/D 변환 수단에서 버스트 록 클럭으로 디지털화된 합성 영상 신호를 1 라인 지연시킨 후 현재 상기 제 2 A/D 변환 수단으로부터 입력되는 합성 영상 신호와의 차를 구하여 색 신호를 분리해내는 수직 콤 필터와,

상기 제 2 A/D 변환 수단에서 버스트 록 클럭으로 디지털화된 합성 영상 신호를 2 샘플 지연시킨 후 현재 상기 제 2 A/D 변환 수단으로부터 입력되는 합성 영상 신호와의 차이를 구하여 색 신호를 분리해내는 수평 콤 필터와,

상기 합성 영상 신호로부터 검출된 수평 동기 신호와 수직 동기 신호를 이용하여 비디오 카세트 레코더의 고속 모드를 검출하는 고속 모드 검출부와,

상기 고속 모드 검출부의 검출 결과를 선택 신호로 사용하여 상기 수직 콤 필터에서 출력되는 색 신호 또는 수평 콤 필터에서 출력되는 색 신호를 선택 출력하는 제 1 선택부와,

상기 제 1 선택부에서 출력되는 색 신호의 부호를 반전시키는 부호 반전부와,

2샘플마다 로우/하이를 반복하는 선택 신호에 따라 상기 제 1 선택부에서 출력되는 색 신호 또는 상기 부호 반전부에서 출력되는 색 신호를 최종 색 신호로 선택하여 상기 색 복조부로 출력하는 제 2 선택부와,

상기 제 1 선택부에서 출력되는 색 신호를 버스트 록 클럭에 동기시켜 저장하고 저장된 데이터를 라인 룩 클럭에 동기시켜 리드하는 라인 메모리와,

상기 제 1 A/D 변환 수단에서 라인 룩 클럭으로 디지털화된 합성 영상 신호를 상기 라인 메모리에서 지연되는 샘플 수만큼 지연시킨 후 상기 라인 메모리에서 리드되는 색 신호를 빼 휘도 신호를 분리 출력하는 휘도 신호 출력부로 구성됨을 특징으로 하는 티브이 영상 신호 디코딩 장치.
제 1 항에 있어서, 상기 휘도/색 신호 분리수단은

상기 제 2 A/D 변환 수단에서 버스트 록 클럭으로 디지털화된 합성 영상 신호를 1라인 지연시킨 후 현재 상기 제 2 A/D 변환 수단으로부터 입력되는 합성영상 신호와의 차이를 구하여 색 신호를 분리해내는 제 1 수직 콤 필터와,

상기 제 2 A/D 변환 수단에서 버스트 록 클럭으로 디지털화된 합성 영상 신호를 2샘플 지연시킨 후 현재 상기 제 2 A/D 변환 수단으로부터 입력되는 합성영상 신호와의 차이를 구하여 색 신호를 분리해내는 제 1 수평 콤 필터와,

상기 합성 영상 신호로부터 검출된 수평 동기 신호와 수직 동기 신호를 이용하여 비디오 카세트 레코더의 고속 모드를 검출하는 고속 모드 검출부와,

상기 고속 모드 검출부의 검출 결과를 선택 신호로 사용하여 상기 제 1 수직 콤 필터에서 출력되는 색 신호 또는 제 1 수평 콤 필터에서 출력되는 색 신호를 선택 출력하는 제 1 선택부와,

상기 제 1 선택부에서 출력되는 색 신호의 부호를 반전시키는 부호 반전부와,

2샘플마다 로우/하이를 반복하는 선택 신호에 의해 상기 제 1 선택부에서 출력되는 색 신호 또는 상기 부호 반전부에서 출력되는 색 신호를 최종 색 신호로 선택하여 상기 색 복조부로 출력하는 제 2 선택부와,

상기 제 1 A/D 변환 수단에서 라인 록 클럭으로 디지털화된 합성 영상 신호를 1라인 지연시킨 후 현재 상기 제 1 A/D 변환 수단으로부터 입력되는 합성영상신호와의 차이를 구하여 색 신호를 분리해 내는 제 2 수직 콤 필터와,

상기 제 1 A/D 변환 수단에서 라인 룩 클럭으로 디지털화된 합성 영상 신호를 2샘플 지연시킨 후 현재 상기 제 1 A/D 변환 수단으로부터 입력되는 합성영상신호와의 차를 구하여 색 신호를 분리해내는 제 2 수평 콤 필터와,

상기 고속 모드 검출부의 검출 결과를 선택 신호로 사용하여 상기 제 2 수직 콤 필터에서 출력되는 색 신호 또는 제 2 수평 콤 필터에서 출력되는 색 신호를 선택 출력하는 제 3 선택부와,

상기 제 1 A/D 변환 수단에서 라인 룩 클럭으로 디지털화된 합성 영상 신호와 상기 제 3 선택부에서 출력되는 색 신호와의 차이를 구하여 휘도 신호를 분리 출력하는 휘도 신호 출력부로 구성됨을 특징으로 하는 티브이 영상신호 디코딩 장치.
제 1 항에 있어서, 상기 색 복조 수단은,

버스트 록 클럭을 입력받아 사인 신호와 코사인 신호를 발생하는 롬과,

상기 휘도/색 신호 분리 수단에서 출력되는 색 신호를 크로마 대역제거 필터링한 후 상기 롬에서 발생하는 코사인 신호와 곱하여 U 신호를 출력하는 U 신호 복조기와,

상기 휘도/색 신호 분리 수단에서 출력되는 색 신호를 크로마 대역제거 필터링한 후 상기 롬에서 발생하는 사인 신호와 곱하여 V 신호를 출력하는 V 신호 복조기와,

상기 U,V 신호 복조기에서 출력되는 U,V 신호를 각각 필터링하여 휘도 성분을 제거한 후 버스트 록 클럭을 2분주한 신호에 의해 다중화된 U,V 신호를 출력하는 U,V 신호 다중화부와,

상기 U,V 신호 다중화부에서 출력되는 U,V 신호를 버스트 록 클럭으로 저장하고 저장된 U,V 신호를 라인 록 클럭으로 리드하여 RGB 매트릭스로 출력하는 라인 메모리로 구성됨을 특징으로 하는 티브이 영상 신호 디코딩 장치.