JP3458957B2 - ビデオ信号処理装置 - Google Patents
ビデオ信号処理装置Info
- Publication number
- JP3458957B2 JP3458957B2 JP50178393A JP50178393A JP3458957B2 JP 3458957 B2 JP3458957 B2 JP 3458957B2 JP 50178393 A JP50178393 A JP 50178393A JP 50178393 A JP50178393 A JP 50178393A JP 3458957 B2 JP3458957 B2 JP 3458957B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- horizontal
- period
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、垂直帰線消去期間の間にビデオ信号内に存
在することがある情報の検出に関する。 発明の背景 ビデオ信号は、典型的には、複数の水平ライン期間、
例えば、NTSC方式の場合１垂直期間につき525本のライ
ンから成る垂直表示期間を含んでいる。各垂直期間の一
部は、通常、垂直帰線消去期間と呼ばれている。この垂
直帰線消去期間は複数の水平ライン期間、例えば、20水
平ライン期間を超える期間にわたっている。各垂直期間
と水平期間の始まりは、複合ビデオ信号中に含まれてい
るそれぞれの垂直同期パルスと水平同期パルスにより識
別される。 帰線消去期間の間に含まれているビデオ信号は、普
通、通常のビデオ画像の一部として画面に表示するため
のものではない。帰線消去期間の間には画像情報が無い
ので、補助情報、例えば、テレテキスト（teletext）お
よびクローズド・キャプション・データ（closed capt
ion data）を帰線消去期間の中に挿入することができ
る。各種の補助情報に関する標準により、垂直帰線消去
期間内における補助情報の位置が指定されている。例え
ば、現在のクローズド・キャプションの規格（47CFR§
§15.119および73.682参照）によれば、クローズド・キ
ャプションに使用するASC11文字に対応するディジタル
データは垂直帰線消去期間の21番目のライン内になけれ
ばならないとされている。補助情報を復元する１つの方
法は、水平同期パルスを計数することにより、垂直帰線
消去期間の間に補助情報を含んでいる特定のライン期
間、例えば、21番目のラインを正確に識別することであ
る。例えば、水平ライン計数器は垂直同期パルスにより
初期化することができ、そして水平同期パルスによりク
ロック制御することができる。理想的には、計数値がラ
イン番号を表わすことになる。しかしながら、理想的で
ない環境、例えば、テレビジョン受像機のシャーシで
は、ここで述べた余りにも単純なライン計数器の方法は
信頼できないであろう。一例として、画像表示装置、例
えば、陰極線管（CRT）に関連する偏向回路により導入
されるノイズおよび温度の影響により、水平ライン計数
器を制御するのに用いられる水平同期信号と垂直同期信
号のタイミング関係の変動、例えば、時間遅れすなわち
ジッタを生じることがある。ジッタは、水平同期信号と
垂直同期信号との間の遅れが組み合わされて垂直同期信
号による水平ライン計数器の初期化と水平同期信号によ
るライン計数器のクロック制御との間に臨界的な競合状
態を生じる。臨界的競合状態が生じると、ライン計数値
は不正確になり、かつ予測不可能となる。例えば、１つ
のフィールドにおいて、実際には21番目のラインが受信
されているのに、計数値は22になる。従って、ここに述
べた方法では、ビデオ信号から補助データを取り出すの
に望ましいような特定の水平ラインを確実に識別するこ
とができないことがある。 前述したライン計数値の誤りの可能性は、テレビジョ
ン受像機の内部に組み込まれている、“クローズド・キ
ャプション”デコーダに関しては特に重大である。セッ
トトップ（set−top）デコーダは、受像機シャーシの外
部にあり、先に述べたたノイズや温度に関わる問題を生
じない。例えば、オンスクリーン表示（OSD）のグラフ
ィックス（graphics）システムは、ライン番号の識別を
行う。しかしながら、先に述べた計数値１の誤りのよう
な、僅かなライン計数値の誤りは、OSD画像のほんのわ
ずかな変移を生じるだけで、重大なデータの損失とはな
らない。クローズド・キャプション・データは21番目の
ラインだけの間に現れるので、１なるライン計数値の誤
りが生じると、クローズド・キャプション・データは失
われる。ライン計数値の誤りが頻繁に生じると、クロー
ズド・キャプション・データの損失は許されない程度に
なる。 発明の概要 本発明の１つの特徴に従って、水平ライン計数器は、
垂直同期信号から得られるリセット信号により、垂直期
間の始まりを表示するためにクリアされる。水平ライン
計数器は、水平同期信号の高調波から得られる水平同期
周波数の信号によりクロック制御される。水平ライン計
数器に用いるリセット信号とクロック信号の相対的位相
変移が測定される。測定された位相変移は、水平ライン
計数器制御信号と元の同期信号との位相を調節するため
に、可変位相器への入力として使用される。この位相調
節は、有利なことに、水平同期信号と垂直同期信号との
間の不安定な位相変移、例えば、ジッタに対する水平ラ
イン計数器の感度を低下させる。 図面の簡単な説明 第１図は、本発明の実施例をブロック図で示す。 第２図は、第１図の実施例の動作を理解するのに役立
つ信号波形を示す。 第３図は、第１図の実施例の動作を理解するのに役立
つ流れ図を示す。 第４図は、第１図の実施例のディジタル回路による構
成を示す。 図面の詳細な説明 第１図において、垂直同期信号VERは、計数器115のク
リア入力に結合され、垂直同期パルスの発生に応答して
計数器115の値をクリアすなわちゼロにする。計数器115
は水平同期周波数FHの高調波N_FHによりクロック制御さ
れる。N_FHにおける接頭辞“N"は信号FHの特定の高調波
を示す。例えば、Ｎは16の値をとり、信号N_FHの周波数
は水平同期周波数FHの16倍であることを表わしている。
信号N_FHは受像機内に、他の機能（例えば、オンスクリ
ーン表示（OSD）信号またはクローズド・キャプション
信号処理機能）に関しても存在する。あるいは信号N_FH
は、水平周波数FHに固定される位相ロックループ（PL
L）を含んでいる水晶制御信号源から発生することもで
きる。カウンタ115の出力は計数値CNT1であり、垂直同
期信号VERの特定の遷移、例えば、論理“0"から論理
“1"への後生じる信号N_FHのサイクル数を表わす。 信号N_FHは除算器125においてＮで割られ、水平同期
信号に等しい周波数を有する信号HORを発生する。信号H
ORは、計数器120のクリア入力に結合されると共に、水
平ライン計数器100のクロック入力に結合される。計数
器120は信号HORによりリセットされ、信号N_FHによりク
ロック制御され、０からＮへ上方に計数し、計数値CNT2
を発生する。計数値CNT2は、信号HORに基づくパルスの
後に生じる信号N_FHのサイクル数を表わす。以下に更に
説明するように、計数値CNT2は、信号HORと信号VERDEL
（信号VERの遅延されたもの）との間の相対的遅延をも
表わす。 比較器110は、計数値CNT1と制御装置105からの遅延値
DELINとを比較する。比較器110の出力は信号VERDELであ
り、VERDELは計数値CNT1が遅延値DELINに等しくなる時
を示す。信号VERDELの発生は、指定された遅延DELINが
信号VERに基づくパルスの発生後に経過したことおよび
水平ラインの計数を開始すべきであることを示す。従っ
て、水平ライン計数器100は信号VERDELに応答して初期
化すなわちクリアされる。ライン計数器100は信号HORに
よりクロック制御される。 信号VERDELは垂直同期信号VERから得られる。信号VER
にジッタが生じると、それに対応して、信号HORのパル
スに対して信号VERDELのパルスが発生される時間が変動
する。信号HORとVERのパルスのエッジがほとんど整合し
ている（遅延がゼロに近い）ならば、ライン計数器100
のクロック入力とクリア入力（それぞれの信号HORとVER
DEL）との間に臨界的な競合状態が存在する。望ましく
ないことに、この臨界的な競合状態のために、信号VER
のジッタが原因となって、信号HORはライン計数器100を
不明確にクロック制御する。例えば、上述の臨界的な競
合状態の結果として、信号VERDELにより計数器100がク
リアされる直前または直後に、計数器100に供給される
クロックパルスが発生される。その結果、ライン計数器
は不正確となり、且つ予測不可能となる。 しかしながら、信号VERDELは、また、制御装置105が
計数値を計数器120から読み出すようにさせる。以下に
述べるように、制御装置105は計数値CNT2を使用して、
遅延値DELINを調節する。遅延値DELINを調節すると、信
号HOR上のパルスに対して信号VERDEL上のパルスは、垂
直同期信号VERのジッタに対する水平ライン計数器100の
感度を低下させるような位置に置かれる。その結果、ラ
イン計数器100の信頼性が著しく改善される。 遅延値DELINの望ましい値は、関連するビデオ信号フ
ォーマットに依り異なる。垂直同期信号と水平同期信号
との間の遅延がゼロに近いと、信号ジッタの可能性が最
大となり、水平ライン計数器の制御入力において信号VE
RDELと信号HORとの間に臨界的な競合を生じる。信号VER
DELを水平ライン期間の0.5倍だけ遅らせると、信号VERD
ELと信号HORのエッジ間に最大の時間間隔が置かれて、
臨界的な競合の可能性が最小限度になるように思われる
であろう。しかしながら、NTSC信号のようなビデオ信号
中にあるビデオ情報のフィールド間のタイミングでは、
水平ライン期間の0.5倍遅延を選択することは望ましく
ない。 更に明確に言うと、NTSCビデオ信号は各フレーム内に
２つのインタレースされたビデオ画像データのフィール
ドを含んでいる。各フィールドは垂直同期パルスで始ま
り、262.5本の水平ラインを含んでいる。第１フィール
ドのジッタに対する無感度を最小限度にするために、第
１フィールドの信号VERDELを信号HORに対して1/2ライン
期間だけずらすと、第２フィールドの信号VERDELは第２
フィールドの信号HORに対して遅延がほぼゼロになる。
その結果、１ライン期間の0.5倍の遅延により、臨界的
なタイミングの問題が防止されるよりもむしろ引き起さ
れる。 水平ライン計数器の入力における垂直同期信号と水平
同期信号との間の遅延は、水平ライン期間の値の0.25ま
たは0.75倍を選択することが望ましい。これらの値の何
れかを選択すると、第１フィールドと第２フィールドの
両方において信号VERDELと信号HORとの間に、１ライン
期間の0.25倍の間隔（NTSCでは16μＳ）が得られる。こ
のタイミング状態を第２図に示す。 第１図の実施例の動作の一例として、約64μＳの水平
ライン期間を有するNTSCビデオ信号の場合を考えてみ
る。Ｎの値は、第２図に示すように、16に選定され、そ
の結果、各水平ライン期間の間N_FHは16サイクル（各サ
イクルは４μＳの周期を有する）となる。Ｎの値として
16を選択すると、計数器115と120は普通の４ビットのデ
ィジタル計数器が選択されるので、有利である。Ｎが16
に等しい時、望ましい遅延値である水平ライン期間の0.
25倍または0.75倍の期間は、信号N_FHの４周期または12
周期に換算される。 第３図の流れ図は、更に、第１図の実施例の動作を説
明し、特に、制御装置105の動作を説明する。第３図の
ステップ200において、制御装置105は低い遅延値DELI
N、例えば４μＳ、を最初に設定する（計数値１）。次
に制御装置105は、計数値CNT1が遅延値DELINに等しいこ
とを示す信号VERDELにおける遷移、例えば、論理“0"か
ら論理“1"への遷移が発生するのを待つ（ステップ20
5）。計数値CNT1が遅延値DELINに等しくなると、遅延値
DELINのN_FH倍の期間に等しい遅延が、信号VER上にパル
スが発生し後に経過している。また、信号VERDEL上に遷
移が発生すると、水平ライン計数器100はクリアされ、
制御装置105は計数値CNT2を読み出す（ステップ210）。
計数値CNT2は信号HORとVERDEL上に生じるパルス間の相
対的遅延を示す。何故ならば、１）計数器115と120は両
方共、同じ信号N_FHでクロック制御され、２）計数値CN
T2は、信号HOR上においてパルスが発生すると初期化さ
れ、また、３）計数値CNT2は、信号VERDELにおいてパル
スが発生すると、制御装置105により検査される。計数
値CNT2により示される遅延は、計数器120が、信号HORの
パルスによりクリアされた後発生した信号N_FHのサイク
ル数で表わされる。 ステップ215において、制御装置105は、計数値CNT2に
より示される信号VERDELとHORとの間の相対的遅延と望
ましい遅延（例えば、信号16_FHの４または12サイク
ル）とを比較する。例えば、計数値CNT2は望ましい遅延
DELDESから引き算され、遅延誤差DELTA1を生じる。次
に、制御装置105は遅延値DELINを調節し（ステップ22
0）、信号HORとVERDEL間の望ましい遅延に更に近づけ
る。この調節を行うには、例えば、遅延誤差SELTA1を現
在の遅延値DELINに加算し、遅延DELINの新しい値を作
る。次に制御動作は、遅延値が再び検査されるまで待つ
（ステップ225）。この時今まで述べた動作が繰り返さ
れる。遅延値は、例えば、１フィールド毎にあるいはも
っと時間をおいて検査される。 第４図は、第１図のブロック図の一部の詳細なディジ
タル論理回路の実施例を示す。第１図に対応する第４図
の要素には同じ番号が付けてある。第４図には第１図の
制御装置105とライン計数器100は示されていないが、第
４図には、第１図の制御装置105はマイクロプロセッサ
またはマイクロコンピュータでもよいことが示されてい
る。また第４図は、第１図における計数器115と120およ
び除算器125の例示的実施例を示す。第４図は、また、
計数器および比較機能を制御するために可能なディジタ
ル信号の極性を示す。特に、インバータ430とレジスタ4
20は信号の極性を変更する。第１図には含まれていない
第４図の１つの特徴は、現在のフィールドが第１フィー
ルドであることを示す信号を発生するフィールド表示回
路405である。ラッチ回路410と415は、それぞれノアゲ
ート440と反転回路425からの信号により制御され、第１
図の制御装置105の機能を遂行しているマイクロプロセ
ッサとのインタフェースを支援する。回路435は、最大
計数値に達した時計数器115を停止し、計数器115の出力
における計数値が繰り返し循環するのを防止する。計数
器115が循環すると、信号VERのパルスの間に信号VERDEL
の多数の遷移が生じるので望ましくない。 本発明はビデオカセットレコーダ（VCR）に関しても
役に立つ。VCRは多数の読み取りヘッドを組み入れる。
周期的に、例えば、垂直帰線消去期間の間に、VCRは読
み取りヘッドを切り換える。この切り換え動作のため
に、過渡的なタイミング誤差が同期信号のタイミングに
生じる。この過渡的位相誤差は垂直帰線消去期間の終わ
りまで持続する。例えば、21番目のラインの付近で、こ
のタイミング誤差は10μＳに近付く。本発明は、先に述
べたように、同期のタイミングを調節し、VCRに関連す
る過渡的位相誤差を補償するためにも用いられ、これに
よってライン計数器の動作が著しく改善される。
在することがある情報の検出に関する。 発明の背景 ビデオ信号は、典型的には、複数の水平ライン期間、
例えば、NTSC方式の場合１垂直期間につき525本のライ
ンから成る垂直表示期間を含んでいる。各垂直期間の一
部は、通常、垂直帰線消去期間と呼ばれている。この垂
直帰線消去期間は複数の水平ライン期間、例えば、20水
平ライン期間を超える期間にわたっている。各垂直期間
と水平期間の始まりは、複合ビデオ信号中に含まれてい
るそれぞれの垂直同期パルスと水平同期パルスにより識
別される。 帰線消去期間の間に含まれているビデオ信号は、普
通、通常のビデオ画像の一部として画面に表示するため
のものではない。帰線消去期間の間には画像情報が無い
ので、補助情報、例えば、テレテキスト（teletext）お
よびクローズド・キャプション・データ（closed capt
ion data）を帰線消去期間の中に挿入することができ
る。各種の補助情報に関する標準により、垂直帰線消去
期間内における補助情報の位置が指定されている。例え
ば、現在のクローズド・キャプションの規格（47CFR§
§15.119および73.682参照）によれば、クローズド・キ
ャプションに使用するASC11文字に対応するディジタル
データは垂直帰線消去期間の21番目のライン内になけれ
ばならないとされている。補助情報を復元する１つの方
法は、水平同期パルスを計数することにより、垂直帰線
消去期間の間に補助情報を含んでいる特定のライン期
間、例えば、21番目のラインを正確に識別することであ
る。例えば、水平ライン計数器は垂直同期パルスにより
初期化することができ、そして水平同期パルスによりク
ロック制御することができる。理想的には、計数値がラ
イン番号を表わすことになる。しかしながら、理想的で
ない環境、例えば、テレビジョン受像機のシャーシで
は、ここで述べた余りにも単純なライン計数器の方法は
信頼できないであろう。一例として、画像表示装置、例
えば、陰極線管（CRT）に関連する偏向回路により導入
されるノイズおよび温度の影響により、水平ライン計数
器を制御するのに用いられる水平同期信号と垂直同期信
号のタイミング関係の変動、例えば、時間遅れすなわち
ジッタを生じることがある。ジッタは、水平同期信号と
垂直同期信号との間の遅れが組み合わされて垂直同期信
号による水平ライン計数器の初期化と水平同期信号によ
るライン計数器のクロック制御との間に臨界的な競合状
態を生じる。臨界的競合状態が生じると、ライン計数値
は不正確になり、かつ予測不可能となる。例えば、１つ
のフィールドにおいて、実際には21番目のラインが受信
されているのに、計数値は22になる。従って、ここに述
べた方法では、ビデオ信号から補助データを取り出すの
に望ましいような特定の水平ラインを確実に識別するこ
とができないことがある。 前述したライン計数値の誤りの可能性は、テレビジョ
ン受像機の内部に組み込まれている、“クローズド・キ
ャプション”デコーダに関しては特に重大である。セッ
トトップ（set−top）デコーダは、受像機シャーシの外
部にあり、先に述べたたノイズや温度に関わる問題を生
じない。例えば、オンスクリーン表示（OSD）のグラフ
ィックス（graphics）システムは、ライン番号の識別を
行う。しかしながら、先に述べた計数値１の誤りのよう
な、僅かなライン計数値の誤りは、OSD画像のほんのわ
ずかな変移を生じるだけで、重大なデータの損失とはな
らない。クローズド・キャプション・データは21番目の
ラインだけの間に現れるので、１なるライン計数値の誤
りが生じると、クローズド・キャプション・データは失
われる。ライン計数値の誤りが頻繁に生じると、クロー
ズド・キャプション・データの損失は許されない程度に
なる。 発明の概要 本発明の１つの特徴に従って、水平ライン計数器は、
垂直同期信号から得られるリセット信号により、垂直期
間の始まりを表示するためにクリアされる。水平ライン
計数器は、水平同期信号の高調波から得られる水平同期
周波数の信号によりクロック制御される。水平ライン計
数器に用いるリセット信号とクロック信号の相対的位相
変移が測定される。測定された位相変移は、水平ライン
計数器制御信号と元の同期信号との位相を調節するため
に、可変位相器への入力として使用される。この位相調
節は、有利なことに、水平同期信号と垂直同期信号との
間の不安定な位相変移、例えば、ジッタに対する水平ラ
イン計数器の感度を低下させる。 図面の簡単な説明 第１図は、本発明の実施例をブロック図で示す。 第２図は、第１図の実施例の動作を理解するのに役立
つ信号波形を示す。 第３図は、第１図の実施例の動作を理解するのに役立
つ流れ図を示す。 第４図は、第１図の実施例のディジタル回路による構
成を示す。 図面の詳細な説明 第１図において、垂直同期信号VERは、計数器115のク
リア入力に結合され、垂直同期パルスの発生に応答して
計数器115の値をクリアすなわちゼロにする。計数器115
は水平同期周波数FHの高調波N_FHによりクロック制御さ
れる。N_FHにおける接頭辞“N"は信号FHの特定の高調波
を示す。例えば、Ｎは16の値をとり、信号N_FHの周波数
は水平同期周波数FHの16倍であることを表わしている。
信号N_FHは受像機内に、他の機能（例えば、オンスクリ
ーン表示（OSD）信号またはクローズド・キャプション
信号処理機能）に関しても存在する。あるいは信号N_FH
は、水平周波数FHに固定される位相ロックループ（PL
L）を含んでいる水晶制御信号源から発生することもで
きる。カウンタ115の出力は計数値CNT1であり、垂直同
期信号VERの特定の遷移、例えば、論理“0"から論理
“1"への後生じる信号N_FHのサイクル数を表わす。 信号N_FHは除算器125においてＮで割られ、水平同期
信号に等しい周波数を有する信号HORを発生する。信号H
ORは、計数器120のクリア入力に結合されると共に、水
平ライン計数器100のクロック入力に結合される。計数
器120は信号HORによりリセットされ、信号N_FHによりク
ロック制御され、０からＮへ上方に計数し、計数値CNT2
を発生する。計数値CNT2は、信号HORに基づくパルスの
後に生じる信号N_FHのサイクル数を表わす。以下に更に
説明するように、計数値CNT2は、信号HORと信号VERDEL
（信号VERの遅延されたもの）との間の相対的遅延をも
表わす。 比較器110は、計数値CNT1と制御装置105からの遅延値
DELINとを比較する。比較器110の出力は信号VERDELであ
り、VERDELは計数値CNT1が遅延値DELINに等しくなる時
を示す。信号VERDELの発生は、指定された遅延DELINが
信号VERに基づくパルスの発生後に経過したことおよび
水平ラインの計数を開始すべきであることを示す。従っ
て、水平ライン計数器100は信号VERDELに応答して初期
化すなわちクリアされる。ライン計数器100は信号HORに
よりクロック制御される。 信号VERDELは垂直同期信号VERから得られる。信号VER
にジッタが生じると、それに対応して、信号HORのパル
スに対して信号VERDELのパルスが発生される時間が変動
する。信号HORとVERのパルスのエッジがほとんど整合し
ている（遅延がゼロに近い）ならば、ライン計数器100
のクロック入力とクリア入力（それぞれの信号HORとVER
DEL）との間に臨界的な競合状態が存在する。望ましく
ないことに、この臨界的な競合状態のために、信号VER
のジッタが原因となって、信号HORはライン計数器100を
不明確にクロック制御する。例えば、上述の臨界的な競
合状態の結果として、信号VERDELにより計数器100がク
リアされる直前または直後に、計数器100に供給される
クロックパルスが発生される。その結果、ライン計数器
は不正確となり、且つ予測不可能となる。 しかしながら、信号VERDELは、また、制御装置105が
計数値を計数器120から読み出すようにさせる。以下に
述べるように、制御装置105は計数値CNT2を使用して、
遅延値DELINを調節する。遅延値DELINを調節すると、信
号HOR上のパルスに対して信号VERDEL上のパルスは、垂
直同期信号VERのジッタに対する水平ライン計数器100の
感度を低下させるような位置に置かれる。その結果、ラ
イン計数器100の信頼性が著しく改善される。 遅延値DELINの望ましい値は、関連するビデオ信号フ
ォーマットに依り異なる。垂直同期信号と水平同期信号
との間の遅延がゼロに近いと、信号ジッタの可能性が最
大となり、水平ライン計数器の制御入力において信号VE
RDELと信号HORとの間に臨界的な競合を生じる。信号VER
DELを水平ライン期間の0.5倍だけ遅らせると、信号VERD
ELと信号HORのエッジ間に最大の時間間隔が置かれて、
臨界的な競合の可能性が最小限度になるように思われる
であろう。しかしながら、NTSC信号のようなビデオ信号
中にあるビデオ情報のフィールド間のタイミングでは、
水平ライン期間の0.5倍遅延を選択することは望ましく
ない。 更に明確に言うと、NTSCビデオ信号は各フレーム内に
２つのインタレースされたビデオ画像データのフィール
ドを含んでいる。各フィールドは垂直同期パルスで始ま
り、262.5本の水平ラインを含んでいる。第１フィール
ドのジッタに対する無感度を最小限度にするために、第
１フィールドの信号VERDELを信号HORに対して1/2ライン
期間だけずらすと、第２フィールドの信号VERDELは第２
フィールドの信号HORに対して遅延がほぼゼロになる。
その結果、１ライン期間の0.5倍の遅延により、臨界的
なタイミングの問題が防止されるよりもむしろ引き起さ
れる。 水平ライン計数器の入力における垂直同期信号と水平
同期信号との間の遅延は、水平ライン期間の値の0.25ま
たは0.75倍を選択することが望ましい。これらの値の何
れかを選択すると、第１フィールドと第２フィールドの
両方において信号VERDELと信号HORとの間に、１ライン
期間の0.25倍の間隔（NTSCでは16μＳ）が得られる。こ
のタイミング状態を第２図に示す。 第１図の実施例の動作の一例として、約64μＳの水平
ライン期間を有するNTSCビデオ信号の場合を考えてみ
る。Ｎの値は、第２図に示すように、16に選定され、そ
の結果、各水平ライン期間の間N_FHは16サイクル（各サ
イクルは４μＳの周期を有する）となる。Ｎの値として
16を選択すると、計数器115と120は普通の４ビットのデ
ィジタル計数器が選択されるので、有利である。Ｎが16
に等しい時、望ましい遅延値である水平ライン期間の0.
25倍または0.75倍の期間は、信号N_FHの４周期または12
周期に換算される。 第３図の流れ図は、更に、第１図の実施例の動作を説
明し、特に、制御装置105の動作を説明する。第３図の
ステップ200において、制御装置105は低い遅延値DELI
N、例えば４μＳ、を最初に設定する（計数値１）。次
に制御装置105は、計数値CNT1が遅延値DELINに等しいこ
とを示す信号VERDELにおける遷移、例えば、論理“0"か
ら論理“1"への遷移が発生するのを待つ（ステップ20
5）。計数値CNT1が遅延値DELINに等しくなると、遅延値
DELINのN_FH倍の期間に等しい遅延が、信号VER上にパル
スが発生し後に経過している。また、信号VERDEL上に遷
移が発生すると、水平ライン計数器100はクリアされ、
制御装置105は計数値CNT2を読み出す（ステップ210）。
計数値CNT2は信号HORとVERDEL上に生じるパルス間の相
対的遅延を示す。何故ならば、１）計数器115と120は両
方共、同じ信号N_FHでクロック制御され、２）計数値CN
T2は、信号HOR上においてパルスが発生すると初期化さ
れ、また、３）計数値CNT2は、信号VERDELにおいてパル
スが発生すると、制御装置105により検査される。計数
値CNT2により示される遅延は、計数器120が、信号HORの
パルスによりクリアされた後発生した信号N_FHのサイク
ル数で表わされる。 ステップ215において、制御装置105は、計数値CNT2に
より示される信号VERDELとHORとの間の相対的遅延と望
ましい遅延（例えば、信号16_FHの４または12サイク
ル）とを比較する。例えば、計数値CNT2は望ましい遅延
DELDESから引き算され、遅延誤差DELTA1を生じる。次
に、制御装置105は遅延値DELINを調節し（ステップ22
0）、信号HORとVERDEL間の望ましい遅延に更に近づけ
る。この調節を行うには、例えば、遅延誤差SELTA1を現
在の遅延値DELINに加算し、遅延DELINの新しい値を作
る。次に制御動作は、遅延値が再び検査されるまで待つ
（ステップ225）。この時今まで述べた動作が繰り返さ
れる。遅延値は、例えば、１フィールド毎にあるいはも
っと時間をおいて検査される。 第４図は、第１図のブロック図の一部の詳細なディジ
タル論理回路の実施例を示す。第１図に対応する第４図
の要素には同じ番号が付けてある。第４図には第１図の
制御装置105とライン計数器100は示されていないが、第
４図には、第１図の制御装置105はマイクロプロセッサ
またはマイクロコンピュータでもよいことが示されてい
る。また第４図は、第１図における計数器115と120およ
び除算器125の例示的実施例を示す。第４図は、また、
計数器および比較機能を制御するために可能なディジタ
ル信号の極性を示す。特に、インバータ430とレジスタ4
20は信号の極性を変更する。第１図には含まれていない
第４図の１つの特徴は、現在のフィールドが第１フィー
ルドであることを示す信号を発生するフィールド表示回
路405である。ラッチ回路410と415は、それぞれノアゲ
ート440と反転回路425からの信号により制御され、第１
図の制御装置105の機能を遂行しているマイクロプロセ
ッサとのインタフェースを支援する。回路435は、最大
計数値に達した時計数器115を停止し、計数器115の出力
における計数値が繰り返し循環するのを防止する。計数
器115が循環すると、信号VERのパルスの間に信号VERDEL
の多数の遷移が生じるので望ましくない。 本発明はビデオカセットレコーダ（VCR）に関しても
役に立つ。VCRは多数の読み取りヘッドを組み入れる。
周期的に、例えば、垂直帰線消去期間の間に、VCRは読
み取りヘッドを切り換える。この切り換え動作のため
に、過渡的なタイミング誤差が同期信号のタイミングに
生じる。この過渡的位相誤差は垂直帰線消去期間の終わ
りまで持続する。例えば、21番目のラインの付近で、こ
のタイミング誤差は10μＳに近付く。本発明は、先に述
べたように、同期のタイミングを調節し、VCRに関連す
る過渡的位相誤差を補償するためにも用いられ、これに
よってライン計数器の動作が著しく改善される。
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｎ 7/087
7/088
(72)発明者 タルツ、ジユリ
アメリカ合衆国 インデイアナ州 イン
デイアナポリス ホークス・ポイント・
ロード 5337
(56)参考文献 特開 昭53−141534（ＪＰ，Ａ)
特開 昭53−142117（ＪＰ，Ａ)
米国特許4160993（ＵＳ，Ａ)
米国特許4198651（ＵＳ，Ａ)
米国特許4170026（ＵＳ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 【請求項１】垂直表示期間と水平表示期間を有し、前記
垂直表示期間の各々が複数の前記水平表示期間を含んで
いるビデオ信号を処理するビデオ信号処理装置であっ
て、 前記垂直表示期間の各々の開始を示す第１の信号（CNT
1）であって、前記水平表示期間の発生を示す第２の信
号（HOR）に対して第１の遅延を呈する前記第１の信号
と、前記第２の信号を発生する信号発生手段（115、12
5）と、 制御信号（DELIN）により定められる可変遅延期間だけ
前記第１の信号を遅延させ、前記第２の信号に対して、
前記第１の遅延の変化に応じて変化し易い第２の遅延を
呈する遅延された信号（VERDEL）を発生する遅延手段
（110）と、 前記遅延された信号と前記第２の信号に応答して、前記
垂直表示期間の各々の間に生じる前記水平表示期間を計
数する手段であって、特定の範囲内にある前記第２の遅
延に応答して不正確に計数する傾向がある計数手段（10
0）と、 前記信号発生手段と前記遅延手段に結合され、前記第２
の信号、および前記第２の遅延を呈する遅延された信号
を用いて前記第２の遅延を評価すると共に前記制御信号
を発生し、前記第２の遅延を変えて、前記第１の遅延の
前記変化に起因して前記第２の遅延が前記特定の範囲内
に入るのを防止する制御手段（105、120）とから成る、
ビデオ信号処理装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9114248.9 | 1991-07-02 | ||
| GB919114248A GB9114248D0 (en) | 1991-07-02 | 1991-07-02 | Horizontal line counter stabilization in a video receiver |
| PCT/US1992/004826 WO1993001681A1 (en) | 1991-07-02 | 1992-06-15 | Horizontal line counter stabilization in a video receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06509451A JPH06509451A (ja) | 1994-10-20 |
| JP3458957B2 true JP3458957B2 (ja) | 2003-10-20 |
Family
ID=10697666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50178393A Expired - Fee Related JP3458957B2 (ja) | 1991-07-02 | 1992-06-15 | ビデオ信号処理装置 |
Country Status (12)
| Country | Link |
|---|---|
| EP (1) | EP0592533B1 (ja) |
| JP (1) | JP3458957B2 (ja) |
| KR (1) | KR100239980B1 (ja) |
| CN (1) | CN1033127C (ja) |
| BR (1) | BR9206213A (ja) |
| CA (1) | CA2110602C (ja) |
| DE (1) | DE69228243T2 (ja) |
| GB (1) | GB9114248D0 (ja) |
| IN (1) | IN177635B (ja) |
| MX (1) | MX9203915A (ja) |
| SG (1) | SG67925A1 (ja) |
| WO (1) | WO1993001681A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0170730B1 (ko) * | 1996-01-12 | 1999-03-20 | 김광호 | 필드 동기신호 검출회로 및 그 방법 |
| JP3840803B2 (ja) * | 1998-05-26 | 2006-11-01 | ソニー株式会社 | 信号処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU507872B2 (en) * | 1977-05-16 | 1980-02-28 | Matsushita Electric Industrial Co., Ltd. | Circuitry for lira recognition ofa television signal |
| US4160993A (en) * | 1977-12-12 | 1979-07-10 | Zenith Radio Corporation | VIR line recognition system |
| US4198651A (en) * | 1978-06-01 | 1980-04-15 | Fairchild Camera And Instrument Corporation | Television reference signal digital indentification system |
-
1991
- 1991-07-02 GB GB919114248A patent/GB9114248D0/en active Pending
-
1992
- 1992-06-15 EP EP92914478A patent/EP0592533B1/en not_active Expired - Lifetime
- 1992-06-15 BR BR9206213A patent/BR9206213A/pt not_active IP Right Cessation
- 1992-06-15 KR KR1019930704092A patent/KR100239980B1/ko not_active IP Right Cessation
- 1992-06-15 DE DE69228243T patent/DE69228243T2/de not_active Expired - Lifetime
- 1992-06-15 CA CA002110602A patent/CA2110602C/en not_active Expired - Fee Related
- 1992-06-15 SG SG1996007781A patent/SG67925A1/en unknown
- 1992-06-15 WO PCT/US1992/004826 patent/WO1993001681A1/en active IP Right Grant
- 1992-06-15 JP JP50178393A patent/JP3458957B2/ja not_active Expired - Fee Related
- 1992-06-17 IN IN429CA1992 patent/IN177635B/en unknown
- 1992-07-01 CN CN92105445A patent/CN1033127C/zh not_active Expired - Fee Related
- 1992-07-02 MX MX9203915A patent/MX9203915A/es not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940701623A (ko) | 1994-05-28 |
| DE69228243T2 (de) | 1999-06-17 |
| JPH06509451A (ja) | 1994-10-20 |
| KR100239980B1 (ko) | 2000-01-15 |
| CN1068463A (zh) | 1993-01-27 |
| CA2110602A1 (en) | 1993-01-21 |
| EP0592533B1 (en) | 1999-01-20 |
| GB9114248D0 (en) | 1991-08-21 |
| SG67925A1 (en) | 1999-10-19 |
| EP0592533A1 (en) | 1994-04-20 |
| WO1993001681A1 (en) | 1993-01-21 |
| BR9206213A (pt) | 1994-12-20 |
| CN1033127C (zh) | 1996-10-23 |
| IN177635B (ja) | 1997-02-15 |
| CA2110602C (en) | 2001-08-28 |
| MX9203915A (es) | 1993-07-01 |
| DE69228243D1 (de) | 1999-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3252228B2 (ja) | フィールド形式表示信号発生装置 | |
| EP0899945B1 (en) | Method for obtaining line synchronization information items from a video signal, and apparatus for carrying out the method | |
| US5436668A (en) | Horizontal line counter stabilization in a video receiver | |
| JP3458957B2 (ja) | ビデオ信号処理装置 | |
| US5619275A (en) | TV line and field detection apparatus with good noise immunity | |
| JPH066758A (ja) | 表示画像の歪みを補正する信号処理装置 | |
| US5543854A (en) | Video signal processing apparatus, video signal processing method, and video signal recording/reproduction apparatus | |
| KR100190788B1 (ko) | 디지탈 동기화 장치 | |
| GB2056823A (en) | Line scan circuit for crt display | |
| EP0592518B1 (en) | Horizontal line counter insensitive to large phase shifts of video | |
| JPH04115790A (ja) | 同期回路 | |
| JP3603962B2 (ja) | ビデオ信号中の情報検出装置 | |
| EP1405503B1 (en) | Method for obtaining line synchronization information items from a video signal, and apparatus for carrying out the method | |
| US4903127A (en) | Field generator with incomplete line correction | |
| JP3203680B2 (ja) | 垂直同期処理回路 | |
| US6433829B1 (en) | Signal processing apparatus for setting up vertical blanking signal of television set | |
| US5995158A (en) | Blanking signal generating control circuit of a video apparatus | |
| JPH042539Y2 (ja) | ||
| JPH1169263A (ja) | 垂直ブランキング生成回路 | |
| KR100333223B1 (ko) | Tv세트에서플리커를감소시키기위한방법및장치 | |
| JP2002010206A (ja) | 映像信号出力装置及び映像信号出力方法 | |
| JPH08125964A (ja) | テレビジョン信号表示装置 | |
| JPH03236092A (ja) | オンスクリーン表示回路 | |
| JPH027224B2 (ja) | ||
| JPH04104581A (ja) | カラーテレビジョン受像機におけるオンスクリーン表示回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |