JPH06509451A - ビデオ信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ビデオ受像機における水平ライン計数器本発明は、垂直帰線消去期間の間にビデ オ信号内に存在することがある情報の検出に関する。

発明の背景 ビデオ信号は、典型的には、複数の水平ライン期間、例えば、ＮＴＳＣ方式の場 合１垂直期間につき５２５本のラインから成る垂直表示期間を含んでいる。各垂 直期間の一部は、通常、垂直帰線消去期間と呼ばれている。

この垂直帰線消去期間は複数の水平ライン期間、例えば、２０水平ライン期間を 超える期間にわたっている。各垂直期間と水平期間の始まりは、複合ビデオ信号 中に含まれているそれぞれの垂直同期パルスと水平同期パルスにより識別される 。

帰線消去期間の間に含まれているビデオ信号は、普通、通常のビデオ画像の一部 として画面に表示するためのものではない。帰線消去期間の間には画像情報が無 いので、補助情報、例えば、テレテキスト（ｔｅｌｅｔｅｘｔ）およびクローズ ド・キャプション・データ（ｃｌｏｓｅｄ　ｃａｐｔｉｏｎ　ｄａｔａ）を帰線 消去期間の中に挿入することができる。各種の補助情報に関する標準により、垂 直帰線消去期間内における補助情報の位置が指定されている。例えば、現在のク ローズド・キャプションの規格（４７ＣＦＲ且９１５．１１９および７３．６８ ２参照）によれば、クローズド・キャプションに使用するＡＳＣＩＩ文字に対応 するディジタルデータは垂直帰線消去期間の２１番目のライン内になければなら ないとされている。補助情報を復元する１つの方法は、水平同期パルスを計数す ることにより、垂直帰線消去期間の間に補助情報を含んでいる特定のライン期間 、例えば、２１番目のラインを正確に識別することである。例えば、水平ライン 計数器は垂直同期パルスにより初期化することができ、そして水平同期パルスに よりクロック制御することができる。理想的には、計数値がライン番号を表わす ことになる。しかしながら、理想的でない環境、例えば、テレビジョン受像機の シャーシでは、ここで述べた余りにも単純なライン計数器の方法は信頼できない であろう。−例として、画像表示装置、例えば、陰極線管（ＣＲＴ）に関連する 偏向回路により導入されるノイズおよび温度の影響により、水平ライン計数器を 制御するのに用いられる水平同期信号と垂直同期信号のタイミング関係の変動、 例えば、時間遅れすなわちジッタを生じることがある。ジッタは、水平同期信号 と垂直同期信号との間の遅れが組み合わされて垂直同期信号による水平ライン計 数器の初期化と水平同期信号によるライン計数器のクロック制御との間に臨界的 な競合状態を生じる。

臨界的競合状態が生じると、ライン計数値は不正確になり、かつ予測不可能とな る。例えば、１つのフィールドにおいて、実際には２１番目のラインが受信され ているのに、計数値は２２になる。従って、ここに述べた方法では、ビデオ信号 から補助データを取り出すのに望ましいような特定の水平ラインを確実に識別す ることができないことがある。

前述したライン計数値の誤りの可能性は、テレビジョン受像機の内部に組み込ま れている、“クローズド・キャプション”デコーダに関しては特に重大である。

セットトップ（ｓｅｔ−ｔｏｐ）デコーダは、受像機シャーシの外部にあり、先 に述べただノイズや温度に関わる問題を生じない。例えば、オンスクリーン表示 （ＯＳ　Ｄ）のグラフィックス（ｇ　ｒ　ａ　ｐ　ｈ　ｉ　ｃ　ｓ）システムは 、ライン番号の識別を行う。しかしながら、先に述べた計数値１の誤りのような 、僅かなライン計数値の誤りは、ＯＳＤ画像のほんのわずかな変移を生じるだけ で、重大なデータの損失とはならない。クローズド・キャプション・データは２ １番目のラインだけの間に現れるので、１なるライン計数値の誤りが生じると、 クローズド・キャプション・データは失われる。ライン計数値の誤りが頻繁に生 じると、クローズド・キャプション・データの損失は許されない程度になる。

発明の概要 本発明の１つの特徴に従って、水平ライン計数器は、垂直同期信号から得られる リセット信号により、垂直期間の始まりを表示するためにクリアされる。水平ラ イン計数器は、水平同期信号の高調波から得られる水平同期周波数の信号により クロック制御される。水平ライン計数器に用いるリセット信号とクロック信号の 相対的位相変移が測定される。測定された位相変移は、水平ライン計数器制御信 号と元の同期信号との位相を調節するために、可変位相器への入力として使用さ れる。この位相調節は、有利なことに、水平同期信号と垂直同期信号との間の不 安定な位相変移、例えば、ジッタに対する水平ライン計数器の感度を低下させる 。

図面の簡単な説明 第１図は、本発明の実施例をブロック図で示す。

第２図は、第１図の実施例の動作を理解するのに役立つ信号波形を示す。

第３図は、第１図の実施例の動作を理解するのに役立つ流れ図を示す。

第４図は、第１図の実施例のディジタル回路による構第１図において、垂直同期 信号ＶＥＲは、計数器１１５のクリア入力に結合され、垂直同期パルスの発生に 応答して計数器１１５の値をクリアすなわちゼロにする。

計数器１１５は水平同期周波数ＦＨの高調波Ｎ　ＦＨによりクロック制御される 。Ｎ　ＦＨにおける接頭辞“Ｎ”は信号ＦＨの特定の高調波を示す。例えば、Ｎ は１６のの１６倍であることを表わしている。信号Ｎ　ＦＨは受像機内に、他の 機能（例えば、オンスクリーン表示（Ｏ２０）信号またはクローズド・キャプシ ョン信号処理機能）に関しても存在する。あるいは信号Ｎ　ＦＨは、水平周波数 ＦＨに固定される位相ロックループ（Ｐ　Ｌ　Ｌ）を含んでいる水晶制御信号源 から発生することもできる。

カウンタ１１５の出力は計数値ＣＮＴｌであり、垂直同期信号ＶＥＲの特定の遷 移、例えば、論理“０”から論理“１”への後生じる信号Ｎ　ＦＨのサイクル数 を表わす。

信号Ｎ　ＦＨは除算器１２５においてＮで割られ、水平同期信号に等しい周波数 を有する信号ＨＯＲを発生する。信号ＨＯＲは、計数器１２０のクリア入力に結 合されると共に、水平ライン計数器１００のクロック入力に結合される。計数器 １２０は信号ＨＯＲによりリセットされ、信号Ｎ　ＦＨによりクロック制御され 、０からＮへ上方に計数し、計数値ＣＮＴ２を発生する。計数値ＣＮＴ２は、信 号ＨＯＲに基づくパルスの後に生じる信号Ｎ　ＦＨのサイクル数を表わす。以下 に更に説明するように、計数値ＣＮＴ２は、信号ＨＯＲと信号ＶＥＲＤＥＬ（信 号ＶＥＲの遅延されたもの）との間の相対的遅延をも表わす。

比較器１１０は、計数値ＣＮＴ１と制御装置１０５からの遅延値ＤＥＬＩＮとを 比較する。比較器１１０の出力は信号ＶＥＲＤＥＬｔ’あり、ＶＥＲＤＥＬは計 数値ＣＮＴｌが遅延値ＤＥＬＩＮに等しくなる時を示す。信号ＶＥＲＤＥＬの発 生は、指定された遅延ＤＥＬＩＮが信号ＶＥＲに基づくパルスの発生後に経過し たことおよび水平ラインの計数を開始すべきであることを示す。従って、水平ラ イン計数器１００は信号ＶＥＲＤＥＬに応答して初期化すなわちクリアされる。

ライン計数器１００は信号ＨＯＲによりクロック制御される。

信号ＶＥＲＤＥＬは垂直同期信号ＶＥＲから得られる。

信号ＶＥＲにジッタが生じると、それに対応して、信号ＨＯＲのパルスに対して 信号ＶＥＲＤＥＬのノ々ルスが発生される時間が変動する。信号ＨＯＲとＶＥＲ のノ＜ルスのエツジがほとんど整合している（遅延がゼロに近い）ならば、ライ ン計数器１００のクロ・ツク入力とクリア入力（それぞれの信号ＨＯＲとＶＥＲ ＤＥＬ）との間に臨界的な競合状態が存在する。望ましくないことに、この臨界 的な競合状態のために、信号ＶＥＲのジ・ツタが原因となって、信号ＨＯＲはラ イン計数器１００を不明確にクロック制御する。例えば、上述の臨界的な競合状 態の結果として、信号ＶＥＲＤＥＬにより計数器１００がクリアされる直前また は直後に、計数器１００に供給されるクロックパルスが発生される。その結果、 ライン計数器は不正確となり、且つ予測不可能となる。

しかしながら、信号ＶＥＲＤＥＬは、また、制御装置１０５が計数値を計数器１ ２０から読み出すよう（こさせる。以下に述べるように、制御装置１０５は計数 値ＣＮＴ２を使用して、遅延値ＤＥＬＩＮを調節する。遅延値Ｄ　Ｅ　Ｌ　Ｉ　 Ｎを調節すると、信号ＨＯＲ上のパルスに対して信号ＶＥＲＤＥＬ上のパルスは 、垂直同期信号ＶＥＲのジッタに対する水平ライン計数器１００の感度を低下さ せるような位置に置かれる。その結果、ライン計数器１００の信頼性が著しく改 善される。

遅延値ＤＥＬＩＮの望ましい値は、関連するビデオ信号フォーマットに依り異な る。垂直同期信号と水平同期信号との間の遅延がゼロに近いと、信号ジッタの可 能性が最大となり、水平ライン計数器の制御入力において信号ＶＥＲＤＥＬと信 号ＨＯＲとの間に臨界的な競合を生じる。信号ＶＥＲＤＥＬを水平ライン期間の ０．５倍だけ遅らせると、信号ＶＥＲＤＥＬと信号ＨＯＲのエツジ間に最大の時 間間隔が置かれて、臨界的な競合の可能性が最小限度になるように思われるであ ろう。しかしながら、ＮＴＳＣ信号のようなビデオ信号中にあるビデオ情報のフ ィールド間のタイミングでは、水平ライン期間の０．５倍遅延を選択することは 望ましくない。

更に明確に言うと、ＮＴＳＣビデオ信号は各フレーム内に２つのインタレースさ れたビデオ画像データのフィールドを含んでいる。各フィールドは垂直同期パル スで始まり、２６２．５本の水平ラインを含んでいる。第１フイールドのジッタ に対する無感度を最小限度にするために、第１フイールドの信号ＶＥＲＤＥＬを 信号ＨＯＲに対して１／２ライン期間だけずらすと、第２フイールドの信号ＶＥ ＲＤＥＬは第２フイールドの信号ＨＯＲに対して遅延がほぼゼロになる。その結 果、１ライン期間の０５倍の遅延により、臨界的なタイミングの問題が防止され るよりもむしろ引き起される。

水平ライン計数器の入力における垂直同期信号と水平同期信号との間の遅延は、 水平ライン期間の値の０．２５または０７５倍を選択することが望ましい。これ らの値の何れかを選択すると、第１フイールドと第２フイールドの両方において 信号ＶＥＲＤＥＬと信号ＨＯＲとの間に、１ライン期間の０２５倍の間隔（ＮＴ ＳＣでは１６μｓ）が得られる。このタイミング状態を第２図に示す。

第１図の実施例の動作の一例として、約６４μｓの水平ライン期間を有するＮＴ ＳＣビデオ信号の場合を考えてみる。Ｎの値は、第２図に示すように、１６に選 定され、その結果、各水平ライン期間の間Ｎ　ＦＨは１６サイクル（各サイクル は４μｓの周期を有する）となる。

Ｎの値として１６を選択すると、計数器１１５と１２０は普通の４ビツトのディ ジタル計数器が選択されるので、有利である。Ｎが１６に等しい時、望ましい遅 延値である水平ライン期間の０．２５倍または０７５倍の期間は、信号Ｎ　ＦＨ の４周期または１２周期に換算される。

第３図の流れ図は、更に、第１図の実施例の動作を説明し、特に、制御装置１０ ５の動作を説明する。第３図のステップ２００において、制御装置１０５は低い 遅延値ＤＥＬＩＮ、例えば４μＳ１を最初に設定する（計数値１）。次に制御装 置１０５は、計数値ＣＮＴ１が遅延値ＤＥＬＩＮに等しいことを示す信号ＶＥＲ ＤＥＬにおける遷移、例えば、論理“０”から論理“１”への遷移が発生するの を待つ（ステップ２０５）。計数値ＣＮＴ１が遅延値ＤＥＬＩＮに等しくなると 、遅延値ＤＥＬＩＮのＮ　ＦＨ倍の期間に等しい遅延が、信号ＶＥＲ上にパルス が発生し後に経過している。また、信号ＶＥＲＤＥＬ上に遷移が発生すると、水 平ライン計数器１００はクリアされ、制御装置１０５は計数値ＣＮＴ２を読み出 す（ステップ２１０）。計数値ＣＮＴ２は信号ＨＯＲとＶＥＲＤＥＬ上に生しる パルス間の相対的遅延を示す。

何故ならば、１）計数器１１５と１２０は両方共、同じ信号Ｎ　ＦＨでクロック 制御され、２）計数値ＣＮＴ２は、信号ＨＯＲ上においてパルスが発生すると初 期化され、また、３）計数値ＣＮＴ２は、信号Ｖ　Ｅ　ＲＤ　Ｅ　Ｌ　ニおいて パルスが発生すると、制御装置１０５により検査される。計数値ＣＮＴ２により 示される遅延は、計数器１２０が、信号ＨＯＲのパルスによりクリアされた後発 生した信号Ｎ　ＦＨのサイクル数で表わされる。

ステップ２１５において、制御装置１０５は、計数値ＣＮＴ２により示される信 号ＶＥＲＤＥＬとＨＯＲとの間の相対的遅延と望ましい遅延（例えば、信号１６ 　ＦＨの４または１２サイクル）とを比較する。例えば、計数値ＣＮＴ２は望ま しい遅延ＤＥＬＤＥＳから引き算され、遅延誤差ＤＥＬＴＡＩを生じる。次に、 制御装置１０５は遅延値ＤＥＬＩＮを調節しくステップ２２０）、信号ＨＯＲと ＶＥＲＤＥＬ間の望ましい遅延に更に近づける。この調節を行うには、例えば、 遅延誤差５ＥＬＴＡ１を現在の遅延値ＤＥＬＩＮに加算し、遅延ＤＥＬＩＮの新 しい値を作る。次に制御動作は、遅延値が再び検査されるまで待つ（ステップ２ ２５）。この時今まで述べた動作が繰り返される。遅延値は、例えば、１フイー ルド毎にあるいはもっと時間をおいて検査される。

第４図は、第１図のブロック図の一部の詳細なディジタル論理回路の実施例を示 す。第１図に対応する第４図の要素には同じ番号が付けである。第４図には第１ 図の制御装置１０５とライン計数器１００は示されていないが、第４図には、第 １図の制御装置１０５はマイクロプロセッサまたはマイクロコンピュータでもよ いことが示されている。また第４図は、第１図における計数器１１５と１２０お よび除算器１２５の例示的実施例を示す。

第４図は、また、計数器および比較機能を制御するために可能なディジタル信号 の極性を示す。特に、インノ＜−夕４３０とレジスタ４２０は信号の極性を変更 する。第１図には含まれていない第４図の１つの特徴は、現在のフィールドが第 １フイールドであることを示す信号を発生するフィールド表示回路４０５である 。ラッチ回路４１０と４１５は、それぞれノアゲート４４０と反転回路４２５か らの信号により制御され、第１図の制御装置１０５の機能を遂行しているマイク ロプロセッサとのインタフェースを支援する。回路４３５は、最大計数値に達し た時計数器１１５を停止し、計数器１１５の出力における計数値が繰り返し循環 するのを防止する。計数器１１５が循環すると、信号ＶＥＲのパルスの間に信号 ＶＥＲＤＥＬの多数の遷移が生じるので望ましくない。

本発明はビデオカセットレコーダ（Ｖ　ＣＲ）に関しても役に立つ。ＶＣＲは多 数の読み取りヘッドを組み入れる。周期的に、例えば、垂直帰線消去期間の間に 、ｖＣＲは読み取りヘッドを切り換える。この切り換え動作のために、過渡的な タイミング誤差が同期信号のタイミングに生じる。この過渡的位相誤差は垂直帰 線消去期間の終りまで持続する。例えば、２１番目のラインの付近で、このタイ ミング誤差は１０μｓに近づく。本発明は、先に述べたように、同期のタイミン グを調節し、ＶＣＲに関連する過渡的位相誤差を補償するためにも用いられ、こ れによってライン計数器の動作が著しく改善される。

田も慣審鶴牛 国際調査報告

Claims (12)

【特許請求の範囲】
1. １．垂直表示期間および水平表示期間を有し、前記垂直表示期間の各々が複数の 前記水平表示期間を含んでいるビデオ信号を処理するシステム中の装置であって 、前記垂直表示期間の各々の始まりを示す第１の信号および前記水平表示期間の 発生時点を示す第２の信号を発生する手段であって、前記の第１の信号が、変化 を受け易い前記第２の信号に対する第１のタイミング関係を示す、前記手段と、 前記信号発生手段に結合されて前記第１の信号を遅延させ、制御信号により決ま る可変遅延期間だけ前記第１の信号に対して遅延された信号を発生する手段であ って、前記遅延された信号は、前記第１のタイミング関係における前記変化に応 て変化を受け易い前記第２の信号に対する第２のタイミング関係を示す、前記手 段と、前記信号発生手段と前記遅延手段に結合され、前記遅延された信号と前記 第２の信号に応答して計数し、前記垂直期間の各々の間に発生する前記水平表示 期間の計数値を発生する手段であって、前記第２のタイミング関係における前記 変化に応じて不正確な計数値を発生し易い前記計数手段と、 前記信号発生手段と前記遅延手段に結合され、前記第２のタイミング関係を評価 し、且つ前記制御信号を発生し、前記第２のタイミング関係が所望のタイミング 関係となるようにする手段であって、該所望のタイミング関係は前記計数手段が 前記不正確な計数値を発生するのを防止する傾向のものである、前記手段とを含 んでいる、前記ビデオ信号を処理するシステム中の装置。
2. ２．前記第１の信号を遅延させる前記手段が、前記第１の信号を受け取る第１の 入力、前記制御信号を受け取る第２の入力、および前記遅延させた信号が発生す る出力を備えた比較器を含んでいることを特徴とする請求項１記載の装置。
3. ３．前記第２のタイミング関係を評価し、且つ前記制御信号を発生する前記手段 がマイクロコンピュータから成ることを特徴とする請求項１記載の装置。
4. ４．前記第１の信号および第２の信号を発生する手段が、第１の特性の周波数を 有する入力クロック信号を受け取るクロック入力と、前記垂直表示期間の各々の 前記始まりを示す垂直同期信号を受け取るリセット入力と、前記第１の信号を発 生する出力を備えた計数器と、前記入力クロック信号を受け取る入力と、前記第 １の特性の周波数を因数Ｎが割ったものに等しい第２の特性の周波数を有する前 記第２の信号を発生する出力とを持った分周器であって、前記第２の特性の周波 数が前記水平表示期間の発生周波数に実質的に等しい前記分周器とを含んでいる ことを特徴とする請求項１記載の装置。
5. ５．前記第２のタイミング関係を評価し、且つ前記制御信号を発生する前記手段 が、 前記入力クロック信号を受け取るクロック入力と、前記第２の信号を受け取るリ セット入力と、中間信号を発生する出力を持った計数器と、 前記中間信号を受け取る第１の入力と、前記遅延された信号を受け取る第２の入 力と、前記制御信号を発生する出力とを含んでいることを特徴とする請求項４記 載の装置。
6. ６．前記所望のタイミング関係が前記遅延された信号および前記水平表示期間の 中の１期間の１／４にほぼ等しい前記第２の信号間の遅延であることを特徴とす る請求項１記載の装置。
7. ７．前記所望のタイミング関係が前記遅延された信号および前記水平表示期間の 中の１期間の３／４にほぼ等しい前記第２の信号間の遅延であることを特徴とす る請求項１記載の装置。
8. ８．垂直表示期間および水平表示期間を有し、前記垂直表示期間の各々が複数の 前記水平表示期間を含んでいるビデオ信号を処理するシステム中の装置であって 、第１の特性の周波数を有する入力クロック信号を受け取るクロック入力と、前 記垂直表示期間の各々の始まりを示す入力同期信号を受け取るリセット入力と、 前記垂直表示期間の各々の前記始まりの後に生じる前記入力クロック信号のサイ クルの第１の計数値を発生する出力と有する計数器と、 前記入力クロック信号を受け取る入力および前記第１の特性の周波数を計数Ｎで 割った値に等しい第２の特性の周波数を有する第２の同期信号を発生する出力を 持った分周器であって、前記第２の特性の周波数が前記水平表示期間の発生周波 数に関連している、前記分周器と、前記第１の計数値と標準計数値とを比較し、 前記第１の計数値と前記計数値との間の予め定められる関係の発生を示す出力信 号を発生する手段と、 前記比較手段の前記出力信号と前記第２の同期信号との間のタイミング関係で測 定し、前記予め定められる関係の前記発生が前記第２の信号に関連して変化し、 以て前記タイミング関係が所望のタイミング関係となるように前記標準計数値を 発生する手段とを含んでいる、前記ビデオ信号を処理するシステム中の装置。
9. ９．前記タイミング関係を測定史、前記標準計数値を発生する手段がマイクロコ ンピュータから成ることを特徴とする請求項８記載の装置。
10. １０．前記タイミング関係を測定し、且つ前記標準計数値を発生する前記手段が 、 前記入力クロック信号を受け取るクロック入力と、前記第２の同期信号を受け取 るリセット入力と、前記水平表示期間の各々の間に生じる前記入力クロック周波 数のサイクルの計数値を発生する出力とを有する第２の計数器と、 前記第２の計数器により発生される前記計数値を受け取る第１の入力と、前記比 較手段により発生される前記出力信号を受け取る第２の入力と、前記標準計数値 を発生する出力とを有するマイクロコンピュータとを含んでいることを特徴とす る請求項８記載の装置。
11. １１．前記所望のタイミング関係が、前記比較手段の前記出力信号と前記水平表 示期間の１期間の１／４にほぼ等しい前記第２の同期信号との間の遅延であるこ とを特徴とする請求項８記載の装置。
12. １２．前記所望のタイミング関係が前記比較手段の前記出力信号と前記水平表示 期間の１期間の３／４にほぼ等しい前記第２の同期信号との間の遅延であること を特徴とする請求項８記載の装置。