JPH05227449A - 水平同期信号生成回路 - Google Patents
水平同期信号生成回路Info
- Publication number
- JPH05227449A JPH05227449A JP4029202A JP2920292A JPH05227449A JP H05227449 A JPH05227449 A JP H05227449A JP 4029202 A JP4029202 A JP 4029202A JP 2920292 A JP2920292 A JP 2920292A JP H05227449 A JPH05227449 A JP H05227449A
- Authority
- JP
- Japan
- Prior art keywords
- period
- scanning
- image data
- circuit
- blank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】デジタル化された画像データを表示する表示シ
ステムにおいて、画像データを表示する走査期間の先頭
の一定時間前に、水平同期信号精度良く生成する水平同
期信号生成回路。 【構成】１走査線期間の周期を測定するカウンタと、既
カウンタの値を既画像データの走査期間及び帰線期間の
変化点で取り込むラッチ回路と、走査期間の検出回路を
を有する水平同期信号生成回路。
ステムにおいて、画像データを表示する走査期間の先頭
の一定時間前に、水平同期信号精度良く生成する水平同
期信号生成回路。 【構成】１走査線期間の周期を測定するカウンタと、既
カウンタの値を既画像データの走査期間及び帰線期間の
変化点で取り込むラッチ回路と、走査期間の検出回路を
を有する水平同期信号生成回路。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル化された画像
データを表示する画像データ表示回路において、水平同
期信号が画像データクロック精度で、常に画像データの
走査開始から一定時間前に生成される回路に関する。
データを表示する画像データ表示回路において、水平同
期信号が画像データクロック精度で、常に画像データの
走査開始から一定時間前に生成される回路に関する。
【０００２】
【従来の技術】例えば『ＮＨＫカラーテレビ教科書
［上］』にみられるように、水平帰線消去期間中のバッ
クポーチ部の時間は、ＮＴＳＣ信号で０．３８μｓ以上
の必要である。従来のデジタル化された画像データを表
示する画像データ表示回路においても同様に、バックポ
ーチ時間には同程度の規定しかない。
［上］』にみられるように、水平帰線消去期間中のバッ
クポーチ部の時間は、ＮＴＳＣ信号で０．３８μｓ以上
の必要である。従来のデジタル化された画像データを表
示する画像データ表示回路においても同様に、バックポ
ーチ時間には同程度の規定しかない。
【０００３】
【発明が解決しようとする課題】従来の画像データ表示
回路においては、水平同期信号から画像データの表示開
始までのバックポーチの時間について、画像データクロ
ック精度での規定がなされていなかった。この為、バッ
クポーチの時間には、装置ごとに違いがあった。本発明
の目的は、水平同期信号を、常に画像データクロック精
度で表示開始一定時間前に生成することにある。
回路においては、水平同期信号から画像データの表示開
始までのバックポーチの時間について、画像データクロ
ック精度での規定がなされていなかった。この為、バッ
クポーチの時間には、装置ごとに違いがあった。本発明
の目的は、水平同期信号を、常に画像データクロック精
度で表示開始一定時間前に生成することにある。
【０００４】本発明の他の目的は、１走査線期間を画像
データクロックで計測することで、画像データの表示数
が切り替わったことを検出し、水平同期信号を生成する
ことにある。
データクロックで計測することで、画像データの表示数
が切り替わったことを検出し、水平同期信号を生成する
ことにある。
【０００５】本発明の他の目的は、１走査線期間中の走
査期間が検出できないことで垂直帰線期間を検出して、
仮想的に走査期間を発生させて、走査期間が検出できて
いるときと同じタイミングで水平同期信号を生成するこ
とにある。
査期間が検出できないことで垂直帰線期間を検出して、
仮想的に走査期間を発生させて、走査期間が検出できて
いるときと同じタイミングで水平同期信号を生成するこ
とにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、１走査線期間の周期を計測するカウンタと、１走
査期間中の帰線期間から走査期間へ切り替わる変化点、
及び走査期間から帰線期間へと切り替わる変化点で既カ
ウンタの値を取り込むラッチを用いて、水平同期信号を
生成するものである。
めに、１走査線期間の周期を計測するカウンタと、１走
査期間中の帰線期間から走査期間へ切り替わる変化点、
及び走査期間から帰線期間へと切り替わる変化点で既カ
ウンタの値を取り込むラッチを用いて、水平同期信号を
生成するものである。
【０００７】
【作用】本発明によれば、水平同期信号が発生してから
画像データ走査開始までのバックポーチを、画像データ
クロック精度で管理することが可能となる。
画像データ走査開始までのバックポーチを、画像データ
クロック精度で管理することが可能となる。
【０００８】また、垂直帰線期間中においても、既カウ
ンタと既ラッチの値を比較することで、走査期間中と同
じタイミングで水平同期信号を生成することが可能とな
る。
ンタと既ラッチの値を比較することで、走査期間中と同
じタイミングで水平同期信号を生成することが可能とな
る。
【０００９】
【実施例】以下、本発明の一実施例を図１により説明す
る。図１は１走査線期間中の走査期間と帰線期間を示す
信号（以後、これをＢＬＡＮＫと記す）から水平同期信
号を生成する回路のブロック図である。１の検出回路１
は、ＢＬＡＮＫの立ち上がり、即ち帰線期間から走査期
間へ切り替わる変化点を画像データクロック（以後、こ
れをＤＴＣＬＫと記す）で同期化して検出する回路であ
る。２の検出回路２は、ＢＬＡＮＫの立ち下がり、即ち
走査期間から帰線期間へ切り替わる変化点をＤＴＣＬＫ
で同期化して検出する回路である。３のロードカウンタ
は、ＢＬＡＮＫの周期期間をで計測するカウンタで、１
で生成された制御信号１ａでリセットされ、ＤＴＣＬＫ
でカウントアップを行なうロードカウンタである。４の
ラッチは、３で計測したＢＬＡＮＫの１周期期間の計測
値を、１で生成された制御信号１ｂで取り込む。５のラ
ッチは、３で計測したＢＬＡＮＫの走査期間の画像デー
タ数を、２で生成した制御信号２ｂで取り込む。６の加
算器１は、その加算結果が４で取り込んだ値より大きく
なるような値、例えばＢＬＡＮＫの１周期期間の計測値
が１５６８で、既ＢＬＡＮＫの走査期間の計測値が１１
２０の場合、５１２を５の出力に加算する加算回路であ
る。７の減算器は、垂直帰線期間中、即ちＢＬＡＮＫの
走査期間が検出されない状態のとき、３にオフセット量
を設定するため、６の加算結果から４で取り込んだラッ
チ出力４ａを差し引く減算回路である。８の加算器２
は、３にロードするときの計測誤差をを補正するため
に、７の出力に補正量１を加算する加算回路である。９
の比較器は、ＢＬＡＮＫの走査期間が検出されないと
き、３が計測値ｍをオーバーカウントして、６の加算結
果と一致したときにロード制御信号を出力する。１０の
ＡＮＤ回路は、走査期間中に９のロード制御信号９ａが
出力されても３が計測を続けるように、例えば１走査線
期間中の表示データ数が、６４０から１１２０に増えて
も、誤動作しないようにする。ＢＬＡＮＫの走査期間が
検出されないとき、９がロード制御信号９ａを出力した
ら、３のロードカウンタは８で生成したロード値８ａを
ＤＴＣＬＫに同期して取り込む。１５の仮想ＢＬＡＮＫ
生成回路は、ＢＬＡＮＫの走査期間が検出される期間
は、制御信号１ａでセットされ制御信号２ａでリセット
された信号を生成する。またＢＬＡＮＫの走査期間が検
出されていない期間は、１１のＥＯＲゲートで３の計測
値が４と一致したことを検出して、これを１２のＡＮＤ
ゲートでＤＴＣＬＫで打ち抜きセット信号を生成する、
同様に１３のＥＯＲゲートで３の計測値が５と一致した
ことを検出して、これを１４のＡＮＤゲートでＤＴＣＬ
Ｋで打ち抜きリセット信号を生成する。このとき１５は
１２ａでセットされ、１４ａでリセットされた信号を生
成する。１６の端数検出回路では、ＢＬＡＮＫの１走査
線期間をＤＴＣＬＫでｎ分周して、例えば１走査線期間
を１６分周したときの余りを端数として制御信号１ａで
取り込み、１６の出力が画像データの先頭と一致するよ
うな１６分周クロックを選択する。１７は、１５で生成
したＢＬＡＮＫ信号の帰線期間を１６で生成したクロッ
クでラッチして検出し、次の走査期間の画像データの先
頭からＤＴＣＬＫの１６の整数倍先行した時間に水平同
期信号を生成する。
る。図１は１走査線期間中の走査期間と帰線期間を示す
信号（以後、これをＢＬＡＮＫと記す）から水平同期信
号を生成する回路のブロック図である。１の検出回路１
は、ＢＬＡＮＫの立ち上がり、即ち帰線期間から走査期
間へ切り替わる変化点を画像データクロック（以後、こ
れをＤＴＣＬＫと記す）で同期化して検出する回路であ
る。２の検出回路２は、ＢＬＡＮＫの立ち下がり、即ち
走査期間から帰線期間へ切り替わる変化点をＤＴＣＬＫ
で同期化して検出する回路である。３のロードカウンタ
は、ＢＬＡＮＫの周期期間をで計測するカウンタで、１
で生成された制御信号１ａでリセットされ、ＤＴＣＬＫ
でカウントアップを行なうロードカウンタである。４の
ラッチは、３で計測したＢＬＡＮＫの１周期期間の計測
値を、１で生成された制御信号１ｂで取り込む。５のラ
ッチは、３で計測したＢＬＡＮＫの走査期間の画像デー
タ数を、２で生成した制御信号２ｂで取り込む。６の加
算器１は、その加算結果が４で取り込んだ値より大きく
なるような値、例えばＢＬＡＮＫの１周期期間の計測値
が１５６８で、既ＢＬＡＮＫの走査期間の計測値が１１
２０の場合、５１２を５の出力に加算する加算回路であ
る。７の減算器は、垂直帰線期間中、即ちＢＬＡＮＫの
走査期間が検出されない状態のとき、３にオフセット量
を設定するため、６の加算結果から４で取り込んだラッ
チ出力４ａを差し引く減算回路である。８の加算器２
は、３にロードするときの計測誤差をを補正するため
に、７の出力に補正量１を加算する加算回路である。９
の比較器は、ＢＬＡＮＫの走査期間が検出されないと
き、３が計測値ｍをオーバーカウントして、６の加算結
果と一致したときにロード制御信号を出力する。１０の
ＡＮＤ回路は、走査期間中に９のロード制御信号９ａが
出力されても３が計測を続けるように、例えば１走査線
期間中の表示データ数が、６４０から１１２０に増えて
も、誤動作しないようにする。ＢＬＡＮＫの走査期間が
検出されないとき、９がロード制御信号９ａを出力した
ら、３のロードカウンタは８で生成したロード値８ａを
ＤＴＣＬＫに同期して取り込む。１５の仮想ＢＬＡＮＫ
生成回路は、ＢＬＡＮＫの走査期間が検出される期間
は、制御信号１ａでセットされ制御信号２ａでリセット
された信号を生成する。またＢＬＡＮＫの走査期間が検
出されていない期間は、１１のＥＯＲゲートで３の計測
値が４と一致したことを検出して、これを１２のＡＮＤ
ゲートでＤＴＣＬＫで打ち抜きセット信号を生成する、
同様に１３のＥＯＲゲートで３の計測値が５と一致した
ことを検出して、これを１４のＡＮＤゲートでＤＴＣＬ
Ｋで打ち抜きリセット信号を生成する。このとき１５は
１２ａでセットされ、１４ａでリセットされた信号を生
成する。１６の端数検出回路では、ＢＬＡＮＫの１走査
線期間をＤＴＣＬＫでｎ分周して、例えば１走査線期間
を１６分周したときの余りを端数として制御信号１ａで
取り込み、１６の出力が画像データの先頭と一致するよ
うな１６分周クロックを選択する。１７は、１５で生成
したＢＬＡＮＫ信号の帰線期間を１６で生成したクロッ
クでラッチして検出し、次の走査期間の画像データの先
頭からＤＴＣＬＫの１６の整数倍先行した時間に水平同
期信号を生成する。
【００１０】図２に、図１の１で示すＢＬＡＮＫの帰線
期間から走査期間への変化点を検出する検出回路１の詳
細回路例を示す。Ｄフリップフロップ１８でシフトレジ
スタを構成し、ＢＬＡＮＫをＤＴＣＬＫでシフトする。
この５段のシフトレジスタ出力１８ａ〜１８ｅを１９の
ＡＮＤ回路でゲートして、制御信号１ａ及び１ｂを生成
する。
期間から走査期間への変化点を検出する検出回路１の詳
細回路例を示す。Ｄフリップフロップ１８でシフトレジ
スタを構成し、ＢＬＡＮＫをＤＴＣＬＫでシフトする。
この５段のシフトレジスタ出力１８ａ〜１８ｅを１９の
ＡＮＤ回路でゲートして、制御信号１ａ及び１ｂを生成
する。
【００１１】図３にこのときの動作タイミング図を示
す。制御信号１ａはシフトレジスタ出力１８ｄと１８ｅ
をゲートして生成し、同様に１ｂは１８ｃと１８ｄの反
転出力をゲートすることで生成する。
す。制御信号１ａはシフトレジスタ出力１８ｄと１８ｅ
をゲートして生成し、同様に１ｂは１８ｃと１８ｄの反
転出力をゲートすることで生成する。
【００１２】図４に、図１の２で示すＢＬＡＮＫの走査
期間から帰線期間への変化点を検出する検出回路２の詳
細回路例を示す。ＢＬＡＮＫを２７のインバータで反転
して、Ｄフリップフロップ２８でシフトレジスタを構成
し、ＤＴＣＬＫでシフトする。この５段のシフトレジス
タ出力２８ａ〜２８ｅを２９のＡＮＤ回路でゲートし
て、制御信号２ａ及び２ｂを生成する。
期間から帰線期間への変化点を検出する検出回路２の詳
細回路例を示す。ＢＬＡＮＫを２７のインバータで反転
して、Ｄフリップフロップ２８でシフトレジスタを構成
し、ＤＴＣＬＫでシフトする。この５段のシフトレジス
タ出力２８ａ〜２８ｅを２９のＡＮＤ回路でゲートし
て、制御信号２ａ及び２ｂを生成する。
【００１３】図５にこのときの動作タイミング図を示
す。制御信号２ａはシフトレジスタ出力２８ｄと２８ｅ
をゲートして生成し、同様に２ｂは２８ｃと２８ｄの反
転出力をゲートすることで生成する。
す。制御信号２ａはシフトレジスタ出力２８ｄと２８ｅ
をゲートして生成し、同様に２ｂは２８ｃと２８ｄの反
転出力をゲートすることで生成する。
【００１４】図６は、図１の４と５で示すラッチ及び３
のカウンタの動作を示すタイミング図で、ＢＬＡＮＫの
走査期間が出力される時と出力されないときの動作につ
いて説明する図である。３はＢＬＡＮＫの走査期間を検
出した制御信号１ａでクリアされる。４はＢＬＡＮＫ周
期を計測した３ａの値ｍを、制御信号１ｂのタイミング
で取り込む。５はＢＬＡＮＫの帰線期間を検出して、制
御信号２ｂのタイミングで３ａの値ｎを取り込む。走査
期間が検出されない場合は、制御信号１ａ，１ｂ，２ａ
は検出されず、３は計測値ｍを越えて計測を続ける。そ
して計測値３ａがｎ＋α（＞ｍ）になったとき、３はｍ
でクリアされてから計測を進めたときの値、即ち（ｎ＋
α）−ｍ＋１を３にロードする。
のカウンタの動作を示すタイミング図で、ＢＬＡＮＫの
走査期間が出力される時と出力されないときの動作につ
いて説明する図である。３はＢＬＡＮＫの走査期間を検
出した制御信号１ａでクリアされる。４はＢＬＡＮＫ周
期を計測した３ａの値ｍを、制御信号１ｂのタイミング
で取り込む。５はＢＬＡＮＫの帰線期間を検出して、制
御信号２ｂのタイミングで３ａの値ｎを取り込む。走査
期間が検出されない場合は、制御信号１ａ，１ｂ，２ａ
は検出されず、３は計測値ｍを越えて計測を続ける。そ
して計測値３ａがｎ＋α（＞ｍ）になったとき、３はｍ
でクリアされてから計測を進めたときの値、即ち（ｎ＋
α）−ｍ＋１を３にロードする。
【００１５】例えば、ｍ＝１５６８，ｎ＝１１２０，α
＝５１２とすると、３のカウンタが１６３２（＝ｎ＋
α）を計測したとき、ロード値に６５（＝（ｎ＋α）−
ｍ＋１）を設定し、３のカウンタの１６３３カウント目
でカウンタにロードする。
＝５１２とすると、３のカウンタが１６３２（＝ｎ＋
α）を計測したとき、ロード値に６５（＝（ｎ＋α）−
ｍ＋１）を設定し、３のカウンタの１６３３カウント目
でカウンタにロードする。
【００１６】ＢＬＡＮＫの走査期間のデータ数が常に一
定であれば、次に走査期間が検出されて、４及び５に取
り込まれる計測値３ａは、それぞれｍ及びｎの値を取り
込んでいる。
定であれば、次に走査期間が検出されて、４及び５に取
り込まれる計測値３ａは、それぞれｍ及びｎの値を取り
込んでいる。
【００１７】図７に、図１の１５で示す仮想ＢＬＡＮＫ
生成回路の詳細回路例を示す。ＢＬＡＮＫの走査期間が
検出されたとき、１５のセット・リセット形のフリップ
フロップは制御信号１ａでセットされ、ＢＬＡＮＫの帰
線期間を検出した制御信号２ａでリセットされる。ＢＬ
ＡＮＫの走査期間が検出されないとき、既セット・リセ
ット形のフリップフロップは３の計測値３ａがｍになっ
たことを１１で検出した後で１２の打ち抜いた制御信号
１２ａでセットされる、また計測値３ａがｎになったこ
とを１３で検出した後１４の打ち抜いた制御信号１４ａ
でリセットされる。
生成回路の詳細回路例を示す。ＢＬＡＮＫの走査期間が
検出されたとき、１５のセット・リセット形のフリップ
フロップは制御信号１ａでセットされ、ＢＬＡＮＫの帰
線期間を検出した制御信号２ａでリセットされる。ＢＬ
ＡＮＫの走査期間が検出されないとき、既セット・リセ
ット形のフリップフロップは３の計測値３ａがｍになっ
たことを１１で検出した後で１２の打ち抜いた制御信号
１２ａでセットされる、また計測値３ａがｎになったこ
とを１３で検出した後１４の打ち抜いた制御信号１４ａ
でリセットされる。
【００１８】図８に、図１の１６で示す端数検出回路の
詳細回路例を示す。１６１のカウンタはＢＬＡＮＫの走
査期間を検出した制御信号１ａでリセットされ、ＤＴＣ
ＬＫでカウントを開始する例えば４ビットのカウンタで
ある。このカウンタ１６１でＢＬＡＮＫの次の走査期間
までを１６分周し、余りを制御信号１ｂのタイミングで
１６２のラッチに取り込む。１６３は１６１の上位ビッ
トの出力、即ち１６分周クロック１６１ａをＤＴＣＬＫ
でシフトする１５段のシフトレジスタである。１６４の
セレクタは１６２で取り込んだ端数で１６１ａと１６３
の出力の中から、画像データの先頭と一致する出力を選
び出して１６ａを出力する。
詳細回路例を示す。１６１のカウンタはＢＬＡＮＫの走
査期間を検出した制御信号１ａでリセットされ、ＤＴＣ
ＬＫでカウントを開始する例えば４ビットのカウンタで
ある。このカウンタ１６１でＢＬＡＮＫの次の走査期間
までを１６分周し、余りを制御信号１ｂのタイミングで
１６２のラッチに取り込む。１６３は１６１の上位ビッ
トの出力、即ち１６分周クロック１６１ａをＤＴＣＬＫ
でシフトする１５段のシフトレジスタである。１６４の
セレクタは１６２で取り込んだ端数で１６１ａと１６３
の出力の中から、画像データの先頭と一致する出力を選
び出して１６ａを出力する。
【００１９】このときの動作を、図９で示すタイミング
図を用いて説明する。ＢＬＡＮＫの走査期間を検出した
制御信号１ｂで、１走査線期間を１６分周している１６
１の残数２は１６２のラッチに取り込む。ラッチ後１６
１は、制御信号１ａでリセットされ分周を開始する。Ｂ
ＬＡＮＫの周期が一定している間は１６２の値は常に２
を取り込む。１６１の上位ビット１６１ａは、１６３で
シフトされる。１６４はセレクト値が２のとき、１６３
のＱ０出力を選択後、反転して出力することで、走査期
間画の先頭に同期した１６分周クロック信号１６ａを出
力する。
図を用いて説明する。ＢＬＡＮＫの走査期間を検出した
制御信号１ｂで、１走査線期間を１６分周している１６
１の残数２は１６２のラッチに取り込む。ラッチ後１６
１は、制御信号１ａでリセットされ分周を開始する。Ｂ
ＬＡＮＫの周期が一定している間は１６２の値は常に２
を取り込む。１６１の上位ビット１６１ａは、１６３で
シフトされる。１６４はセレクト値が２のとき、１６３
のＱ０出力を選択後、反転して出力することで、走査期
間画の先頭に同期した１６分周クロック信号１６ａを出
力する。
【００２０】図１０に、図１の１７で示すＨ．ＳＹＮＣ
生成回路の詳細回路例を示す。１７１のＤタイプフリッ
プフロップ２段でシフトレジスタを構成し、１５の出力
１５ａを１６の出力１６ａでシフトして帰線期間を検出
することで、画像データの先頭Ｄ０からＤＴＣＬＫの１
６の整数倍前に水平同期信号Ｈ．ＳＹＮＣを生成する。
生成回路の詳細回路例を示す。１７１のＤタイプフリッ
プフロップ２段でシフトレジスタを構成し、１５の出力
１５ａを１６の出力１６ａでシフトして帰線期間を検出
することで、画像データの先頭Ｄ０からＤＴＣＬＫの１
６の整数倍前に水平同期信号Ｈ．ＳＹＮＣを生成する。
【００２１】このときの動作を図１１のタイミング図を
用いて説明する。１６の走査期間の先頭に同期したシフ
トクロック１６ａで、１５で生成した１５ａをシフトす
る。このシフトされた信号１７１ａ及び１７１ｂをデコ
ードして、水平同期信号Ｈ．ＳＹＮＣを生成する。これ
により画像データの先頭から４８画像データクロック
（４８ＤＴＣＬＫ）手前から、１６画像データクロック
幅の水平同期信号を生成することができる。
用いて説明する。１６の走査期間の先頭に同期したシフ
トクロック１６ａで、１５で生成した１５ａをシフトす
る。このシフトされた信号１７１ａ及び１７１ｂをデコ
ードして、水平同期信号Ｈ．ＳＹＮＣを生成する。これ
により画像データの先頭から４８画像データクロック
（４８ＤＴＣＬＫ）手前から、１６画像データクロック
幅の水平同期信号を生成することができる。
【００２２】本発明の他の１実施例を、図１２により説
明する。例えば、ＢＬＡＮＫの周期が１５６８画像デー
タクロック（１５６８ＤＴＣＬＫ）あり、入力される水
平同期信号Ｈ．ＳＹＮＣ（Ｉ）のタイミングがＢＬＡＮ
Ｋの３９３ＤＴＣＬＫ手前で発生し、且つ１４０ＤＴＣ
ＬＫ幅であるとする。１の検出回路１は、例えば図２の
詳細回路で示すように、ＢＬＡＮＫの帰線期間から走査
期間への変化点を検出して制御信号１ａ及び１ｂを生成
する。１６の端数検出回路は、例えば図８の詳細回路で
示すように、画像データの先頭に同期した、画像データ
クロックの１６分周クロック信号１６ａを生成する。こ
の１６ａをＤタイプフリップフロップのクロック入力と
して、Ｈ．ＳＹＮＣ（Ｉ）を同期化すれば、画像データ
の先頭から画像データクロックの１６の整数倍、即ち３
８４ＤＴＣＬＫ前に水平同期信号を生成することが可能
となる。このときの動作を図１３のタイミング図に示
す。
明する。例えば、ＢＬＡＮＫの周期が１５６８画像デー
タクロック（１５６８ＤＴＣＬＫ）あり、入力される水
平同期信号Ｈ．ＳＹＮＣ（Ｉ）のタイミングがＢＬＡＮ
Ｋの３９３ＤＴＣＬＫ手前で発生し、且つ１４０ＤＴＣ
ＬＫ幅であるとする。１の検出回路１は、例えば図２の
詳細回路で示すように、ＢＬＡＮＫの帰線期間から走査
期間への変化点を検出して制御信号１ａ及び１ｂを生成
する。１６の端数検出回路は、例えば図８の詳細回路で
示すように、画像データの先頭に同期した、画像データ
クロックの１６分周クロック信号１６ａを生成する。こ
の１６ａをＤタイプフリップフロップのクロック入力と
して、Ｈ．ＳＹＮＣ（Ｉ）を同期化すれば、画像データ
の先頭から画像データクロックの１６の整数倍、即ち３
８４ＤＴＣＬＫ前に水平同期信号を生成することが可能
となる。このときの動作を図１３のタイミング図に示
す。
【００２３】
【発明の効果】本発明によれば、水平同期信号が発生し
てから走査期間の先頭までの時間を画像データクロック
精度で管理することが可能となる。また、走査期間が検
出されない状態でも、既カウンタと既ラッチ回路から疑
似的に画像データの走査期間を示す信号を生成すること
で、常にバックポーチを一定に保つことが可能である。
てから走査期間の先頭までの時間を画像データクロック
精度で管理することが可能となる。また、走査期間が検
出されない状態でも、既カウンタと既ラッチ回路から疑
似的に画像データの走査期間を示す信号を生成すること
で、常にバックポーチを一定に保つことが可能である。
【図１】本発明の１実施例を示す、水平同期信号生成回
路のブロック図である。
路のブロック図である。
【図２】ＢＬＡＮＫの帰線期間から走査期間へ切り替わ
るタイミングを検出する回路図である。
るタイミングを検出する回路図である。
【図３】ＢＬＡＮＫの帰線期間から走査期間へ切り替わ
るタイミングを検出する回路のタイミング説明図であ
る。
るタイミングを検出する回路のタイミング説明図であ
る。
【図４】ＢＬＡＮＫの走査期間から帰線期間へ切り替わ
るタイミングを検出する回路図である。
るタイミングを検出する回路図である。
【図５】ＢＬＡＮＫの走査期間から帰線期間へ切り替わ
るタイミングを検出する回路のタイミング説明図であ
る。
るタイミングを検出する回路のタイミング説明図であ
る。
【図６】図１に示す３のロードカウンタ及び４と５のラ
ッチの動作を説明する説明図である。
ッチの動作を説明する説明図である。
【図７】ＢＬＡＮＫの走査期間が検出されなくても、仮
想的に走査期間を生成する回路図である。
想的に走査期間を生成する回路図である。
【図８】ＢＬＡＮＫ周期を１６分周して端数を検出する
回路図である。
回路図である。
【図９】ＢＬＡＮＫ周期を１６分周して端数を検出する
回路のタイミング説明図である。
回路のタイミング説明図である。
【図１０】走査開始から一定時間前に水平同期信号を生
成する回路図である。
成する回路図である。
【図１１】走査開始から一定時間前に水平同期信号を生
成する回路のタイミング説明図である。
成する回路のタイミング説明図である。
【図１２】本発明の他の１実施例を示す図である。
【図１３】他の１実施例の動作を説明するタイミング図
である。
である。
ＢＬＡＮＫ…１走査線期間の画像データの走査期間及び
帰線期間を示す信号。 ＤＴＣＬＫ…画像データクロック。 Ｈ．ＳＹＮＣ（Ｉ）…デジタル化された画像データを表
示する表示システムから入力される水平同期信号。 Ｈ．ＳＹＮＣ…走査期間の先頭から一定時間前に出力さ
れた水平同期信号。 １…ＢＬＡＮＫの帰線期間から走査期間への切り替わり
を検出する検出回路。 ２…ＢＬＡＮＫの走査期間から帰線期間への切り替わり
を検出する検出回路。 ３…１走査線期間の時間を計測するロードタイプのカウ
ンタ。 ４…１走査線期間の周期を計測した計測値を取り込むラ
ッチ。 ５…１走査線期間の走査期間を計測した計測値を取り込
むラッチ。 ６…走査期間が検出されないときに、カウンタをロード
するタイミングを決める加算回路。 ７…走査期間が検出されないときに、カウンタのロード
値を決定する減算回路。 １５…走査期間が検出されないときに、仮想的に走査期
間を生成する生成回路。 １６…ＢＬＡＮＫの帰線期間から走査期間の変化点にク
ロックの変化点を一致させる端数検出回路。 １７…水平同期信号を生成する水平同期信号生成回路。
帰線期間を示す信号。 ＤＴＣＬＫ…画像データクロック。 Ｈ．ＳＹＮＣ（Ｉ）…デジタル化された画像データを表
示する表示システムから入力される水平同期信号。 Ｈ．ＳＹＮＣ…走査期間の先頭から一定時間前に出力さ
れた水平同期信号。 １…ＢＬＡＮＫの帰線期間から走査期間への切り替わり
を検出する検出回路。 ２…ＢＬＡＮＫの走査期間から帰線期間への切り替わり
を検出する検出回路。 ３…１走査線期間の時間を計測するロードタイプのカウ
ンタ。 ４…１走査線期間の周期を計測した計測値を取り込むラ
ッチ。 ５…１走査線期間の走査期間を計測した計測値を取り込
むラッチ。 ６…走査期間が検出されないときに、カウンタをロード
するタイミングを決める加算回路。 ７…走査期間が検出されないときに、カウンタのロード
値を決定する減算回路。 １５…走査期間が検出されないときに、仮想的に走査期
間を生成する生成回路。 １６…ＢＬＡＮＫの帰線期間から走査期間の変化点にク
ロックの変化点を一致させる端数検出回路。 １７…水平同期信号を生成する水平同期信号生成回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 斉 神奈川県横浜市戸塚区吉田町292番地株式 会社日立画像情報システム内
Claims (5)
- 【請求項１】デジタル化された画像データを表示する表
示システムにおいて、１走査線期間の周期を画像データ
クロックで測定するカウンタと、既カウンタの値を既画
像データの走査期間及び帰線期間の変化点で取り込むラ
ッチ回路を有することを特徴とする水平同期信号生成回
路。 - 【請求項２】請求項１において、垂直帰線期間であるこ
とを１走査線期間中に走査期間が検出されことで判定し
て、既カウンタの値が既画像データの走査及び帰線期間
の変化点で取り込んだラッチの値と一致した値となった
ときに、疑似的に走査期間になったことを示す状態を発
生して、水平同期信号を生成することを特徴とする水平
同期信号生成回路。 - 【請求項３】請求項１において、１走査線期間の走査期
間中の既画像データ数が変化したことを検出して、既画
像データの走査及び帰線期間の変化点で取り込むラッチ
の値を切り換えることを特徴とする水平同期信号生成回
路。 - 【請求項４】請求項１において、水平同期信号が常に走
査開始の一定時間前に生成されることを特徴とする水平
同期信号生成回路。 - 【請求項５】請求項１において、既画像データの１走査
線期間での表示データ数が変化したことを検出して、既
画像データの走査期間中に既カウンタのロード信号が発
生しても、計測を継続することを特徴とする水平同期信
号生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029202A JPH05227449A (ja) | 1992-02-17 | 1992-02-17 | 水平同期信号生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029202A JPH05227449A (ja) | 1992-02-17 | 1992-02-17 | 水平同期信号生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05227449A true JPH05227449A (ja) | 1993-09-03 |
Family
ID=12269611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029202A Pending JPH05227449A (ja) | 1992-02-17 | 1992-02-17 | 水平同期信号生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05227449A (ja) |
-
1992
- 1992-02-17 JP JP4029202A patent/JPH05227449A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483502B2 (en) | Image reproducing apparatus, projector, image reproducing system, and information storing medium | |
| US5025496A (en) | Odd/even field detector for video signals | |
| KR950005054B1 (ko) | 기수/우수의 필드 검출장치 | |
| EP0249281A1 (en) | Television picture display device | |
| KR970025148A (ko) | 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로 | |
| JPH02115774A (ja) | ジッタ・タイミング測定方法 | |
| KR890001350A (ko) | 위상 검출기 | |
| JPH04270570A (ja) | デジタル位相同期ループ回路 | |
| KR850008593A (ko) | 동기장치 | |
| KR860002930A (ko) | 기준신호 재생장치 | |
| JPH05227449A (ja) | 水平同期信号生成回路 | |
| US5608466A (en) | Color picture synthesizer producing an accurate chroma-key despite variations in the intensity level of a designated color signal | |
| KR100272734B1 (ko) | 비디오 신호의 큰 위상 시프트에 영향을 받지 않는 수평 라인 카운터 | |
| JP3050179B2 (ja) | 垂直タイミング信号生成回路 | |
| US5243321A (en) | Display control apparatus enabling clear display of operation performance of an arithmetic processor | |
| JP2636951B2 (ja) | 画像処理装置の動画領域判定装置 | |
| KR200208540Y1 (ko) | 티브이 스케일 조정장치 | |
| KR100239980B1 (ko) | 비디오 수신기의 안정화를 위한 수평 라인 카운터 | |
| US20050225676A1 (en) | Method and circuit for extracting synchronization signals in a video signal | |
| KR890007495Y1 (ko) | 등화펄스 검출회로 | |
| JP2549002B2 (ja) | 映像信号取り込み回路 | |
| JP3023116B2 (ja) | 映像信号処理装置 | |
| JP3013357B2 (ja) | ビデオ信号識別回路及び画像機器 | |
| JPS6357992B2 (ja) | ||
| JP2561672Y2 (ja) | Ｃｒｔ表示装置の複合同期信号発生回路 |