KR970025148A - 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로 - Google Patents

엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로 Download PDF

Info

Publication number
KR970025148A
KR970025148A KR1019950036804A KR19950036804A KR970025148A KR 970025148 A KR970025148 A KR 970025148A KR 1019950036804 A KR1019950036804 A KR 1019950036804A KR 19950036804 A KR19950036804 A KR 19950036804A KR 970025148 A KR970025148 A KR 970025148A
Authority
KR
South Korea
Prior art keywords
value
system time
clock
time clock
decoder
Prior art date
Application number
KR1019950036804A
Other languages
English (en)
Other versions
KR0175395B1 (ko
Inventor
문병준
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950036804A priority Critical patent/KR0175395B1/ko
Priority to JP27664896A priority patent/JP4176844B2/ja
Priority to US08/735,341 priority patent/US5881114A/en
Publication of KR970025148A publication Critical patent/KR970025148A/ko
Application granted granted Critical
Publication of KR0175395B1 publication Critical patent/KR0175395B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 엠펙2(MPEG2 : Moving Picture Esperts Group 2) 시스템 복호기(System decoder)에 적용되는 시스템 타임 클럭(STC : System Time Clock)의 오차검출회로에 관한 것으로서, 복호기의 시스템 타임 클럭을 입력받아, 상기 시스템 타임 클럭의 펄스수를 카운트하며, 일정 주기마다 카운트 값이 리세트되도록 하는 카운터부와; 부호기의 시스템 타임 클럭을 카운트한 값을 소정 기간마다 샘플링하여 얻어지는 프로그램 클럭 레퍼런스를 받아들이고, 상기 카운터부의 카운트 값을 받아들여, 상기 프로그램 클럭 레퍼런스가 들어올때마다 상기 프로그램 클럭 레퍼런스와 그때의 상기 카운터부의 카운트 값과의 차이값을 구하고, 상기 차이값의 조건에 따라 시스템 타임 클럭의 오차값을 생성하여 출력하는 오차발생부와; 상기 오차발생부에서 출력되는 오차값에 따라 대응하는 전압치를 생성하는 루프필터와; 상기 루프필터에서 생성된 전압치를 입력받아, 상기 전압치에 대응하는 주파수를 가지는 클럭신호를 생성하여 복호기의 시스템 타임 클럭으로서 제공하는 전압제어 오실레이터로 구성되어, 복호기의 시스템 타임 클럭과 부호기의 시스템 타임 클럭의 오차에 따라 복호기의 시스템 타임클럭의 주파수가 제어되도록 함으로써 복호기의 시스템 타임 클럭이 부호기의 시스템 타임 클럭에 동기되도록 할 수 있다.

Description

엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 실시예에 따른 오차검출회로의 구성 블럭도이다.

Claims (9)

  1. 복호기의 시스템 타입 클럭을 입력받아, 상기 시스템 타임 클럭을 카운트하며, 일정 주기마다 카운트 값이 리세트되도록 하는 카운터부와; 부호기의 시스템 타임 클럭을 카운트한 값을 소정 기간마다 샘플링하여 얻어지는 프로그램 클럭 레퍼런스를 받아들이고, 상기 카운터부의 카운트 값을 받아들여, 상기 프로그램 클럭 레퍼런스가 들어올 때마다 상기 프로그램 클럭 레퍼런스와 그때의 상기 카운터부의 카운트 값과의 차이값을 구하고, 상기 차이값의 조건에 따라 시스템의 타임 클럭의 오차값을 생성하여 출력하는 오차발생부와; 상기 오차발생부에서 출력되는 오차값에 따라 대응하는 전압치를 생성하는 루프필터와; 상기 루프필터에서 생성된 전압치를 입력받아, 상기 전압치에 대응하는 주파수를 가지는 클럭신호를 생성하여 복호기의 시스템 타임 클럭으로서 제공하는 전압제어 오실레이터를 포함하여 이루어지는 것을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템타임 클럭의 오차검출회로.
  2. 제1항에 있어서, 상기한 오차발생부에 입력되는 프로그램 클럭 레퍼런스는 기본값과 확장값으로 구성되는것을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타입 클럭의 오차검출회로.
  3. 제l항에 있어서, 상기한 카운터부는 복호기의 시스템 타임 클럭을 받아들여, 소정 비율로 분주하여 출력하는 분주기와; 상기 분주기의 출력신호를 클럭단으로 받아들여, 초기의 로드데이타에서 시작하여 상기 분주기의 출력신호를 카운트하며, 소정의 주기마다 카운트 값이 리셋되도록 하는 제1카운터와;복호기의 시스템 타임 클럭을 클럭단으로 받아들이고, 상기 분주기의 출력신호를 리셋단으로 받아들여, 초기의 로드데이타에서 시작하여 상기 시스템 타임 클럭을 카운트하며, 상기 분주기의 출력신호의 클럭 주기마다 카운트 값이 리셋되도록 하는 제2카운터로 구성되는 것을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
  4. 제3항에 있어서, 상기한 제1카운터에서 출력되는 카운트값은 시스템 타임 클럭의 기본값이고, 상기한 제2카운터에서 출력되는 카운트 값은 시스템 타임 클럭의 확장값임을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출희로.
  5. 제2항 또는 제3항에 있어서, 상기한 제l카운터의 초기 로드데이타는 프로그램 클럭 레퍼런스의 기본값중 최초의 것이고, 상기 제2카운터의 초기 로드데이타는 프로그램 클럭 레퍼런스의 확장값 중 최초의 것임을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
  6. 제1항 또는 제3항에 있어서, 상기한 오차발생부는 상기 제1카운터의 카운트 값과 프로그램 클럭 레퍼런스의 기본값을 입력받아, 두 입력의 차이를 구하여 출력하는 제l감산기와; 상기 제2카운터의 카운트 값과 프로그램 클럭 레퍼런스의 확장값을 입력받아 두 입력의 차이를 구하여 출력하는 제2감산기와; 상기 두 감산기의 출력을 새로운 프로그램 클럭 레퍼런스가 입력될 때마다 통과시키기 위한 두개의 래치와; 상기 각 래치로부터 입력되는 기본값과 확장값의 차이를 받아들여, 두 값의 조건으로부터 대응하는 소정의 오차신호를 생성하여 출력하는 판단 및 연산부로 구성되는 것을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
  7. 제6항에 있어서, 상기한 판단 및 연산부의 후단에 연결되어, 입력신호를 소정 비트 쉬프트시킨 후 상기루프필터에 출력하므로써 상기 오차신호의 동적범위를 제한하기 위한 쉬프트 레지스터를 부가하여 포함하는 것을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로
  8. 제6항에 있어서, 상기한 판단 및 연산부는 입력되는 기본값과 확장값으로부터 시스템 타임 클럭의 프로그램 클럭 레퍼런스보다 느릴 경우, 양의 값을 오차신호로서 출력하고, 시스템 타임 클럭이 프로그램 클럭 레퍼런스보다 빠를 경우 음의 값을 오차신호로서 출력하며, 상기 두 조건에 들지 않으면. '0'을 오차신호로서 출력함을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로.
  9. 제6항에 있어서, 상기 두 래치에는 프로그램 클럭래퍼런스의 샘플링 주기와 동일한 주기를 가지며, 상기 두 래치의 출력을 제어하기 위한 비교신호가 인가됨을 특징으로 하는 엠팩 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
KR1019950036804A 1995-10-24 1995-10-24 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로 KR0175395B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950036804A KR0175395B1 (ko) 1995-10-24 1995-10-24 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로
JP27664896A JP4176844B2 (ja) 1995-10-24 1996-10-18 システムタイムクロックの誤差検出回路
US08/735,341 US5881114A (en) 1995-10-24 1996-10-22 Error detecting circuit of a system time clock for an MPEG system decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036804A KR0175395B1 (ko) 1995-10-24 1995-10-24 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로

Publications (2)

Publication Number Publication Date
KR970025148A true KR970025148A (ko) 1997-05-30
KR0175395B1 KR0175395B1 (ko) 1999-03-20

Family

ID=19431069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036804A KR0175395B1 (ko) 1995-10-24 1995-10-24 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로

Country Status (3)

Country Link
US (1) US5881114A (ko)
JP (1) JP4176844B2 (ko)
KR (1) KR0175395B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010104059A (ko) * 2000-05-12 2001-11-24 박종섭 부호화기의 폴트 검출기

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233256B1 (en) * 1996-03-13 2001-05-15 Sarnoff Corporation Method and apparatus for analyzing and monitoring packet streams
KR100241325B1 (ko) * 1996-11-06 2000-02-01 윤종용 엠펙-2 디코더의 클럭 복원 장치 및 그 복원 방법
US6356567B2 (en) * 1997-09-26 2002-03-12 International Business Machines Corporation Embedded clock recovery and difference filtering for an MPEG-2 compliant transport stream
US6195403B1 (en) * 1997-09-26 2001-02-27 International Business Machines Corporation Pulse generator for a voltage controlled oscillator
JP3433071B2 (ja) * 1997-10-29 2003-08-04 富士通株式会社 クロック周波数同期装置
US6377588B1 (en) * 1997-11-25 2002-04-23 Nec Corporation Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder
US8306170B2 (en) * 1998-03-31 2012-11-06 International Business Machines Corporation Digital audio/video clock recovery algorithm
US6195392B1 (en) * 1998-06-30 2001-02-27 U.S. Philips Corporation Method and arrangement for generating program clock reference values (PCRS) in MPEG bitstreams
FR2806574B1 (fr) * 2000-03-15 2002-05-03 Thomson Multimedia Sa Dispositif de synchronisation d'applications interactives dans un recepteur de television
KR100359782B1 (ko) * 2000-11-27 2002-11-04 주식회사 하이닉스반도체 엠펙 디코더의 시스템 타임 클럭 조정 장치 및 방법
US7197098B2 (en) * 2000-12-29 2007-03-27 Intel Corporation High-speed serial data recovery
JP3773873B2 (ja) * 2002-05-24 2006-05-10 三洋電機株式会社 放送受信装置
US8189730B2 (en) * 2002-09-30 2012-05-29 Ati Technologies Ulc Method and apparatus for system time clock recovery
FR2854751B1 (fr) * 2003-05-07 2005-07-22 St Microelectronics Sa Circuit de recuperation d'horloge
KR100667154B1 (ko) 2004-10-26 2007-01-12 한국전자통신연구원 주파수 락 검출기
EP2186198A1 (en) * 2007-09-07 2010-05-19 Thomson Licensing Pll loop able to recover a synchronisation clock rhythm comprising a temporal discontinuity
US8599310B2 (en) * 2010-12-14 2013-12-03 Ati Technologies Ulc Audio and video clock synchronization

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287182A (en) * 1992-07-02 1994-02-15 At&T Bell Laboratories Timing recovery for variable bit-rate video on asynchronous transfer mode (ATM) networks
US5467342A (en) * 1994-01-12 1995-11-14 Scientific-Atlanta, Inc. Methods and apparatus for time stamp correction in an asynchronous transfer mode network
US5598352A (en) * 1994-09-30 1997-01-28 Cirrus Logic, Inc. Method and apparatus for audio and video synchronizing in MPEG playback systems
US5623311A (en) * 1994-10-28 1997-04-22 Matsushita Electric Corporation Of America MPEG video decoder having a high bandwidth memory
US5699392A (en) * 1995-11-06 1997-12-16 Stellar One Corporation Method and system for the recovery of an encoder clock from an MPEG-2 transport stream

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010104059A (ko) * 2000-05-12 2001-11-24 박종섭 부호화기의 폴트 검출기

Also Published As

Publication number Publication date
JP4176844B2 (ja) 2008-11-05
US5881114A (en) 1999-03-09
JPH09163364A (ja) 1997-06-20
KR0175395B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR970025148A (ko) 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로
US5025496A (en) Odd/even field detector for video signals
US4119910A (en) Method and apparatus for detecting whether phase difference between two signals is constant
KR0120742B1 (ko) 주파수 검출기
JPH04150382A (ja) 自動周波数制御回路
JPS5895447A (ja) クロツク再生回路
JPH0349319A (ja) 同期検出方式
JPH0370314A (ja) クロック断検出回路
US6859912B2 (en) Method and circuit arrangement for clock recovery
JPH07326963A (ja) デジタルｐｌｌ回路
SU1170447A1 (ru) Цифровой дискриминатор
JP2912680B2 (ja) デジタル位相同期装置
JPH06338773A (ja) バイポーラクロック擾乱検出回路
JP2885494B2 (ja) クロックパルス発生回路
KR0159390B1 (ko) 디지탈 오디오 데이타의 샘플링 레이트 변환 장치
JPH1070525A (ja) タイミング再生回路
JPS6361963A (ja) 遅延時間測定回路
JPH04227164A (ja) 垂直同期信号分離回路
JPH01230094A (ja) 映像信号の判別回路
JPH05297035A (ja) 周波数検出器
JPH0482484A (ja) ディジタル式ノイズ除去回路
KR950022691A (ko) 이미지 데이타의 제어복귀신호 검출회로
KR19990076399A (ko) 2의 계승이 아닌 분주 신호 발생 장치 및 방법
KR970056167A (ko) 주파수 편차를 이용한 디지틀 위상차 검출기
JPS61140220A (ja) パルス信号検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee