JPH0482484A - ディジタル式ノイズ除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル式ノイズ除去回路に関し、とくに
ＶＴＲ再生映像信号から同期分離された信号中のノイズ
を除去するためのディジタル式ノイズ除去回路に関する
。

従来の技術 従来より、同期信号中のノイズをディジタル式に除去す
る方法としてシンクチップ領域を２進カウンタによって
計数し積分する方法や同期信号検出信号によってリセッ
トされるＮビット２進カウンタの出力をデコードした出
力によって同期信号にゲートをかける方法がある。

以下、従来の２進カウンタのデコーダ出力をノイズ除去
信号に利用した水平同期信号ノイズ除去回路について説
明する。第３図は従来のデイジタル弐ノイズ除去回路で
あり、構成要素として３は同期信号の立ち上がり検出回
路、４はリセット端子を有するＮビットの２進カウンタ
、１は前記２進カウンタ４のデコーダ、２は前記デコー
ダ１の出力によって同期信号にゲートをかけるゲート回
路である。第４図は、以上のように構成されたディジタ
ル式ノイズ除去回路の要部波形図であり、以下その構成
要素のお互いの関連動作を説明する。

まず、デコーダ１の出力ＣがＬレベルのときゲート回路
２からは第４図に示されるような入力同期信号Ａがその
まま出力りとなる。同時に出力りは立ち上がり検出回路
３に入力され、立ち上がり検出信号Ｂ（Ｌパルス）が出
力される。その結果２進カウンタ４がリセットされる。

ここでデコーダ１をカウンタ４の出力が０以上Ｘ以下（
Ｘは固定値）のときＨレベルになるように設定している
と、カウンタ４がリセットされると同時にデコーダ１の
出力ＣがＨレベルになり、ゲート回路２の出力りはＨレ
ベルに固定される。その後、カウンタ４は計数動作を続
は出力値がＸより大きくなるとデコーダ１の出力ＣがＬ
レベルとなりゲート回路２からは入力同期信号Ａがその
まま出力りとなる。以上のようにデコーダ１の出力Ｃが
Ｈレベルの間は同期信号中のノイズが除去される。

発明が解決しようとする課題 しかしながら、上記従来の構成では２進カウンタ出力が
固定値によってデコードされるために同期信号周期が変
化し短くなったとき、これをノイズとして除去してしま
うという問題があり、ゲート幅を短くして対応しなけれ
ばならない。このためノイズ除去を行う範囲が狭（なり
ゲートのかかっていない領域のノイズを同期信号と見な
すという新たな問題が生じる。

本発明は上記従来の問題点を解決するもので同期信号周
期が変化した場合にも正確にノイズを除去することので
きるディジタル式ノイズ除去回路を提供することを目的
とする。

課題を解決するための手段 この目的を達成するために本発明のディジタル式ノイズ
除去回路は、２進カウンタによって計数された現在の同
期信号の周期を記憶するラッチ回路と、前記ラッチ回路
の出力を用いて今後の最適なノイズ除去信号の長さを演
算する演算回路と、前記演算回路の出力と２進カウンタ
の出力を比較し同期信号の周期変化を検知しながら、そ
の周期変化に追従するノイズ除去信号を作成する比較回
路と、このノイズ除去信号により同期信号をゲートする
ゲート回路を具備したものである。さらには同期信号の
シンクマチツブを積分する積分回路と前記ノイズ除去信
号の２信号によって同期信号にゲートをかけ、瞬時に同
期信号周期が短くなった場合には前記積分回路の出力に
よってスルー状態となるゲート回路とを備えたものであ
る。

作用 上記構成の本発明のディジタル式ノイズ除去回路は、２
進カウンタによって計数された同期信号の周期が、ラッ
チ回路に１周期ごとに記憶されるため、現状の同期信号
の周期変化を常に検出していることになり、この周期変
化に基づいてノイズ除去信号を比較回路から出力するこ
とができる。

さらに、同期信号のシンクチップを積分する積分回路を
設けることにより、周期変化が急激に変化した場合にも
、同期信号そのものを検出しているため同期信号を検出
したときには検出信号を出力することができるので、こ
の検出信号とノイズ除去信号の２信号をゲート回路に入
力することにより、周期変化が急激な場合は、ノイズ除
去信号の周期を修正することができるノイズ除去信号を
得ることができる。このため、周期変化に追従したノイ
ズ除信号を発生させることができ、また瞬時に周期が短
（変化した同期信号に対しても正確にノイズを除去する
ことができる。

実施例 以下、本発明の実施例について、図面を参照しながら説
明する。

第１図は本発明の一実施例におけるディジタル式ノイズ
除去回路の原理的構成を示すブロック図である。第１図
に示すように、構成要素として１１は同期信号検出回路
、１２はＮビット２進カウンタ、１３はＮビットのラッ
チ回路、１４は演算回路、１５は演算回路１４とカウン
タ１２の出力を比較し、ノイズ除去信号を発生する比較
回路、１６は比較回路１５から出力されるノイズ除去信
号によって同期信号にゲートをかけるゲート回路、１７
は同期信号のシンクチップを積分する積分回路であり、
積分値が一定値以上になるとリセット信号を発生する。

以上のように構成された本実施例のディジタル式ノイズ
除去回路について、以下その構成要素のお互いの関連動
作を説明する。

まず、第１図の比較回路１５の出力ＣがＬレベルのとき
ゲート回路１６に入力される同期信号Ａはそのままゲー
ト回路１６から出力される（第２図Ｄ）。つぎに同期信
号検出回路１１に入力され、この実施例では同期信号り
の立上がりで動作しラッチ回路１３の読み込み信号Ｆと
この信号Ｆより遅れた２進カウンタ１２のリセット信号
Ｂを発生させる。すなわち、読み込み信号Ｆによって計
数動作中の２進カウンタ１２の値である出力Ｇ（Ｎビッ
ト）をラッチ回路１３に記憶させ、その後にリセット信
号Ｂによって２進カウンタ１２をリセットしている。リ
セットされた２進カウンタ１２はふたたびリセット信号
Ｂが入力されるまで計数動作を続ける。またラッチ回路
１３では、っぎの読み込み信号Ｆが入力されるまで読み
込み信号Ｆによって記憶された２進カウンタ１２の出力
Ｇを保持する。たとえば、第２図の第１周期では、Ｈ］
の値がラッチされている。このとき演算回路１４ではラ
ッチ回路１３からの出力データＨ（Ｎビット）から固定
値Ｘ（Ｎヒツト）を減算した値Ｉ−Ｈ−Ｘ　（Ｎビット
）を出力する。たとえば、第２図の第１周期の場合はＩ
＋＝Ｈ＋〜Ｘとなる。ここで固定値Ｘは同期信号の周期
変化を考慮して設定する必要があり、１周期ごとの最大
周期変化量より少しだけ大きい値が適当である。こうし
て演算回路１４から出力された値■と２進カウンタ１２
の出力Ｇを比較回路１５に入力して比較する。比較した
結果が値Ｉより２進カウンタ１２の出力Ｇが小さいとき
はＨレベル、値■より２進カウンタ１２の値が大きいと
きはＬレベルとなる信号をノイズ除去信号Ｃとして比較
回路１５から発生させる。すなわち、リセット信号Ｂが
２進カウンタ１２に入力された直後からリセットされた
２進カウンタ１２の出力値が演算回路１４の出力値より
太き（なるまでのノイズ除去信号ＣはＨレベルに固定さ
れ、以降つぎのりセット信号Ｂが入力されるまでＬレベ
ルを保持する。たとえば、第２図の第１周期の場合の１
１の値に信号Ｇが達したとき、ノイズ除去信号ＣはＬレ
ベルに変化している。比較回路１５で作成されたノイズ
除去信号Ｃはゲート回路１６にフィードバックされ同期
信号Ａにゲートをかける役割を果たし、ノイズ除去信号
ＣｉＯＪ＜　Ｈレベルの場合はゲート回路１６の出力は
強制的にＨレベルとなり同期信号へのノイズの混入を阻
止する。また、ノイズ除去信号ＣがＬレベルの場合は同
期信号Ａがスルー状態のゲート回路１６からそのまま出
力される。以上の動作を短周期繰り返し行っている。す
なわち同期信号の（ｎ−１）番目の周期をデータとして
ω）番目の周期を予測して最適なノイズ除去信号Ｃを作
成している。すなわち、同期信号の周期変化を常時検出
し、この周期変化に対応した周期のノイズ除去信号Ｃを
作成している。一方同期信号Ａの周期が瞬時に短くなっ
た場合に対応するために、ノイズ除去信号Ｃによってゲ
ート回路１６でゲートされノイズとして除去される位置
に同期信号Ａのシンクチップが入力された場合、積分回
路１７で計数されたシンクチップ幅が設定値以上であれ
ば積分回路１７から出力されるリセット信号Ｅによりゲ
ート回路１６はスルー状態となり同期信号Ａがそのまま
出力りとなるように構成することにより、同期信号がノ
イズとして除去されることがな（、出力される。

以上のように本実施例によればラッチ回路１３に記憶さ
せた同期信号周期を基準に周期変化に対し最適な長さの
ノイズ除去信号を出力しゲート回路１６を制御する構成
としたため周期変化に追従した正確なノイズ除去が可能
となる。と（にこの実施例のようにシンクチップ領域を
積分する積分回路１７によってゲート回路１６を制御す
る構成にすると正確な同期信号検出ができ、従来例のよ
うに同期信号をノイズとして除去してしまうことはなく
なり、より正確なノイズ除去ができる。

発明の効果 以上の説明より明らかなように本発明は、同期信号を検
出して読み込み信号と前記読み込み信号より遅れたリセ
ット信号を作成する同期信号検出回路と、前記リセット
信号によってリセット可能なＮビットの２進カウンタと
、前記２進カウンタの出力を前記読み込み信号によって
記憶するラッチ回路と、前記ラッチ回路の出力を演算す
る演算回路と、前記演算回路の出力と前記２進カウンタ
の出力を比較する比較回路と、前記比較回路の出力され
るノイズ除去信号によって制御されるゲート回路を備え
ているため、同期信号の周期が変化する場合にも周期変
化に追従するノイズ除去信号によって同期信号のノイズ
除去を実現する著しく正確なディジタル式ノイズ除去回
路である。さらに同期信号のシンクチップ領域を２進カ
ウンタで計数し、一定値以上の計数値になればリセット
信号を発生する積分回路と前記積分回路から出力される
リセット信号によって制御されるゲート回路を付加した
前記ディジタル式ノイズ除去回路では、同期信号をノイ
ズとして除去することがなくなり、より信頼性を向上す
ることができる。

【図面の簡単な説明】 第１図は本発明の一実施例のディジタル式ノイズ除去回
路のブロック図、第２図は同実施例のタイミングチャー
ト、第３図は従来例のディジタル式ノイズ除去回路の原
理的構成を示すブロック図、第４図は同従来例のタイミ
ングチャートである。 １１・・・・・・同期信号検出回路、１２・・・・・・
２進カウンタ、１３・・・・・・ラッチ回路、１４演算
回路、１５・・・・・・比較回路、１６・・・・・・ゲ
ート回路、１７・・・・・・積分回路。 代理人の氏名　弁理士　粟野重孝　ほか１名＜　１）（
悶　守　ミ　〜　　（Ｑ 憾

Claims (2)

【特許請求の範囲】
1. （１）同期信号を検出して読み込み信号と前記読み込み
   信号より遅れたリセット信号を作成する同期信号検出回
   路と、前記リセット信号によってリセット可能なＮビッ
   トの２進カウンタと、前記２進カウンタの出力を前記読
   み込み信号によって記憶するラッチ回路と、前記ラッチ
   回路の出力を演算する演算回路と、前記演算回路の出力
   と前記２進カウンタの出力を比較する比較回路と、前記
   比較回路の出力されるノイズ除去信号によって制御され
   るゲート回路を備え、前記同期信号が、前記ゲート回路
   を介して、前記同期信号検出回路に入力されるとともに
   、同期信号として出力されるようにしてなるディジタル
   式ノイズ除去回路。
2. （２）ゲート回路が第２のゲート入力を有するとともに
   、前記ゲート回路の第２のゲート入力に同期信号のシン
   クチップ領域を２進カウンタで計数し、一定値以上の係
   数値になればリセット信号を発生する積分回路の出力を
   接続した請求項１記載のディジタル式ノイズ除去回路。