KR950006087B1 - 가변길이부호 복호기의 출력 안정화 시스템 - Google Patents

Abstract

내용 없음.

Description

가변길이부호 복호기의 출력 안정화 시스템

제1도는 본 발명에 따른 복호기의 안정화 시스템 구성도.

제2도는 제1도의 각부 출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

100 : 부가신호 발생부 101 : 움직임벡터 발생부

102 : 제로런레벨(Zero Run Level) 발생부 103 : 동기발생부

104-106 : 제1 내지 제3선입선출 메모리부 107 : 프레임리세트 발생부

108 : 계수발생부

본 발명은 디지탈 압축 처리된 영상신호를 다시 신장시키는 시스템에 있어서의 가변길이부호 복호기에 관한 것으로, 특히 복호기의 최종 출력이 노이즈등에 의한 순간적인 에러로 연속 누적됨으로써 발생하는 영상 신호의 불안정을 매 프레임마다 클리어시켜 방지하도록 하는 가변길이부호 복호기의 출력 안정화 시스템에 관한 것이다.

일반적으로 영상데이타를 10-20Mbit/sec로 압축하여 기록매체에 기록하고 그 디지탈 압축 처리되더 기록된 기록매체의 영상신호를 다시 원래의 신호로 신장시켜서 재생하는 영상기록/재생시스템에 있어서, 가변 길이 부호 복호기의 최종 출력은 선입선출(FIFO) 메모리에 저장된 데이타를 가지고 발생시키게 되는데, 이 때 상기 선입선출 메모리의 출력을 가지고 최종 데이타를 발생시키는데 있어서는, 노이즈등에 의한 순간적인 에러가 존재하여 잘못된 데이타값을 가지고 처리하여도 최종 출력데이타 발생을 일괄되게 처리될 수 밖에 없으므로 순간적인 에러에 의해서 최종 출력이 연속적으로 누적된 에러상태로 발생되게 된다.

즉, 종래 영상기록/재생 시스템에서는 선입선출 메모리의 출력이상 유, 무를 감지할 수 없는 것이 일반적이므로 회로가 안전되게 동작하다는 가정하에 전원이 인가된 후 최종출력을 발생시키기 바로 전에만 한번 리세트를 실시한 후 그 이후에는 전체 시스템의 리세트신호가 발생되기 전에는 가변길이 부호 복호기의 최종출력 발생기를 점검하지 않게 된다.

이와 같이, 가변길이 부호 복호기의 최종출력 발생장치에 관계되는 데이타들을 전원인가 후 맨처음에만 리세트를 시키고 그 이후에는 그에 대한 점검을 실시하지 않음으로 인해서 순간적인 에러가 발생시 그 에러는 연속적으로 누적에러로 처리되어 작용하게 되므로써, 영상신호가 불안정하게 되는 문제점이 있었다.

따라서, 본 발명의 목적은 복호기의 최종 출력이 노이즈등에 의한 순간적인 에러로 연속 누적됨으로써 발생하는 영상신호의 불안정을 선입선출 메모리수단을 매 두 프레임마다 클리어시키고 계수발생수단의 카운터부를 매 프레임마다 클리어시켜 방지하도록 한 가변길이 부호 복호기의 출력 안정화 시스템을 제공함에 있다.

이와 같은 목적을 달성하기 위한 본 발명은 입력되는 클럭신호에 따라 프레임 윈도우신호를 발생하는 동기발생수단과, 외부의 기록/판독 제어신호에 따라 부가신호 발생수단, 움직임벡터 발생수단 및 제로 런레벨 발생수단으로 부터 각각 입력되는 부가신호, 움직임벡터신호 및 제로 런레벨 신호를 프레임단위로 저장 출력하는 제1 내지 제3선입선출 메모리수단과, 상기 동기발생수단의 프레임 윈도우신호에 따라 제2, 제3 선입선출 메모리수단을 세트 및 리세트시키는 프레임리세트, 발생수단과, 상기 동기발생수단에서 얻어진 프레임 윈도우신호에 따라 제3선입선출 메모리수단으로 부터 출력되는 렌레벨쌍의 계수값을 래치하여 매 프레임 단위로 출력하는 계수발생수단, 상기 동기발생수단의 프레임 윈도우신호에 따라 제1, 제2선입선출 메모리 수단이 부가신호 및 움직임벡터신호의 시작점을 검출하고 입력 클럭신호에 따라 상기 부가신호 및 움직임벡터신호를 지연시켜 계수발생수단의 계수값과 각각 동기 출력하는 부가신호 지연수단 및 움직임벡터 지연수단으로 이루어진 것이다.

이하 본 발명은 첨부한 도면에서 의거 상세히 설명하면 다음과 같다.

제1도는 가변길이부호 복호기의 출력안정화 시스템 구성도로서, 이에 도시한 바와 같이 외부에서 입력되는 제1클럭신호(CLK1)에 동기시켜 슬라이스 위치신호, 프레임 동기신호등을 갖는 부가신호(S1) 및 움직임벡터신호(MV)를 각각 발생하는 부가신호발생부(100) 및 움직임 벡터발생부(101)와, 상기 제1클럭신호(CLK1)에 동기시켜 화소에 대한 계수값을 하나의 런레벨쌍으로 코드화하여 출력하는 제로런레벨 발생부(Zero-RUN Level)(102)와, 외부에서 입력되는 제2클럭신호(CLK2)에 따라 각종 동기신호(SYNC) 및 프레임윈도우신호(FRW)를 발생하는 동기발생부(103)와, 상기 동기발생부(103)로 부터 출력된 프레임윈도우신호(FRW)에 따라 기록/ 판독 리세트신호(WRS/RRS)를 발생하는 프레임리세트 발생부(107)와, 상기 프레임 리세트 발생부(107)의 리세트신호에 따라 세트 및 리세트되고 외부에서 입력되는 기록/판독 제어신호(WR/RE)에 따라 움직임벡터 발생부(101)의 움직임벡터신호(MV) 및 제로런레벨 발생부(102)로 부터의 코드화된 런레벨쌍을 저장 출력하느 제2, 제3선입선출 메모리부 (105)(106)와, 상기 부가신호발생부(100)의 부가신호를 외부의 제어신호(CNT)에 따라 저장 출력하는 제1선입선출 메모리부(104)와, 상기 동기발생부(103)의 프레임 윈도우신호(FRW)에 따라 제3선입선출 메모리부(106)로 부터 입력되는 런레벨쌍의 계수값을 카운트하고 래치하여 매 프레임단위로 출력하는 계수발생부(108)와, 상기 동기발생부(103)의 프레임 윈도우신호(RFW)에 따라, 제1, 제2선입선출 메모리부(104)(105)의 부가신호 및 움직임벡터신호의 시작위치를 검출하고 상기 제2클럭신호(CLK2)에 따라 부가신호 및 움직임벡터 신호를 지연시켜 계수발생부(108)의 계수값과 각각 동기시켜 출력하는 부가신호 지연부(109) 및 움직임 벡터 지연부(110)로 구성한다.

상기에서 계수발생부(108)는 상기 동기발생부(103)에서 발생된 프레임윈도신호(FRW)를 반전시키는 제2인버터게이터(108e)와, 상기 제2인버터게이트(108e)에서 반전된 프레임윈도우신호에 따라 클리어되고 외부의 제2클럭신호(CLK2)에 따라 제3선입선출 메모리부(106)의 제로런값(ZR)을 계수하는 카운터부(108a), 상기 카운터부(108a)에서 계수된 값을 반전시켜 매 프레임시마다 제3선입선출 메모리부(106)의 판독 제어신호(RD)로 입력하는 인버터게이트(108c), 상기 인버터게이트(108c)의 출력신호를 클럭신호(CLK)로 하고 제3선입선출 메모리부(106)로 부터 출력된 레벨값(LEV)을 래치하여 출력하는 래치부(108b)와, 상기 래치부(108b)로 부터 출려된 레벨값과 인버터게이트(108c)의 출력을 논리곱하여 계수값으로 출력하는 앤드게이트(108d)로 구성한다.

이와 같이 구성된 본 발명의 작용, 효과를 제2도를 참조하여 상세히 설명하면 다음과 같다.

외부로 부터 제1클럭신호(CLK1)와 제2클럭신호(CLK2)가 시스템에 인가되면 부가신호 발생부(100)는 상기 제1클럭신호(CLK1)에 동기시켜 슬라이스 위치신호, 프레임동기신호 및 각종 동기신호등을 갖는 부가신호(S1)를 제1선입선출 메모리부(104)에 입력하게 되고, 움직임벡터 발생부(101)는 현재 프레임의 데이타가 이전 프레임에 같은 위치에 대해서 상대적으로 어느정도의 움직임성분이 있는지를 나타내는 신호인 움직임벡터신호(MV)를 상기 제1클럭신호(CLK1)에 동기시켜 제2선입선출 메모리부(105)에 입력하게 된다.

그리고, 제로런레벨 발생부(102)는 상기 제1클럭신호(CLK1)에 따라 계수를 전송하는데 "0"이 아닌 계수와 그 다음에 이어지는 연속되는 "0"의 계수의 수를 하나의 쌍으로서 제3선입선출 메모리부(106)에 입력하게 된다.

상기 제1, 제2선입선출 메모리부(104)(105)는 외부의 기록/판독제어신호(WR/RE)에 따라 부가신호 발생부(100)에서 발생된 부가신호(S1)와 움직임벡터 발생부(101)에서 발생된 움직임벡터신호(MV)를 프레임단위로 저장하거나 이전에 저장된 프레임단위의 데이타를 각각 부가신호 지연부(109) 및 움직임벡터 지연부(110)에 입력하게 되고, 또한 상기 제3선입선출 메모리부(106)는 외부의 기록제어신호(WR)에 따라 상기 제로런레벨 발생부(102)로 부터 런레벨쌍을 저장하게 된다.

한편 동기발생부(103)는 상기 제2클럭신호(CLK2)에 따라 각종 동기신호(SYNC)를 출력함과 아울러 제2도의 (가)와 같은 프레임윈도우신호(FRW)를 발생하여 프레임리세트 발생부(107)에 입력하게 되고, 상기 프레임세트 발생부(107)는 입력 시작신호(ST)에 의해 인에이블된 후 상기 동기발생부(103)에 매 두 프레임의 윈도우신호가 입력될 때 마다 제2도의 (나)와 같은 기록/판독 리세트 신호(WRS/RRS)를 발생하여 상기한 제2, 제3선입선출 메모리부(105)(106)를 리세트시키게 됨으로써 에러가 연속 누적되는 것을 방지하여 제2, 제3선입선출 메모리부(105)(106)의 동작이 보다 안정된다.

또한 상기 제3선입선출 메모리부(106)에서 출력된 제로런값(ZR), 즉, 블럭내에 존재하는 "0"계수의 수가 계수발생부(108)의 카운터부(108a)에 입력되면 상기한 카운터부(108a)는 제2도의 (가)와 같이, 동기발생부(103)에서 발생한 한 프레임윈도우신호(FRW)의 비동기구간(T3)이 입력되기 전까지 한 프레임구간(T3)이 입력되기 전까지 한 프레임구간(T1)에서 실제계수발생구간(T2)동안 제3선입선출 메모리부(108)로 부터 입력되는 "0"의 계수값을 제2클럭신호(CLK)에 동기시켜 설정된 카운트값까지 다운 카운트값 후 설정된 카운트값과 카운트가 완료되면 로우신호를 출력하게 된다.

상기 카운터부(108a)에서 출력된 로우신호는 인버터게이트(108c)를 통해 하이신호로 반전되어 래치부(108b)의 클럭신호로 입력됨과 아울러 제3선입선출 메모리부(106)의 판독신호(RD)로 입력되어 그 제3선입선출 메모리부(106)의 새로운 제로런값(ZR)을 카운터(108a)에 초기값으로 세팅시키게 된다.

그리고, 상기 래치부(108b)는 제3선입선출 메모리부(106)에서 입력되는 레벨값(LEV)을 인버터게이트(108c)의 클럭신호에 동기시켜 래치한 후 그 래치된 레벨값을 인버터게이트(108c)의 출력신호와 앤드게이트(108d)에서 논리곱하여 프레임단위로 계수신호를 후단의 데이타신장기에 입력하게 된다.

이후 상기 동기발생부(103)에서 발생된 프레임 윈도우 신호(FRW)에서 비동기구간(T3)이 입력되면 계수발생부(108)의 제1인버터게이트(108e)는 동기발생부(103)에서 입력된 비동기구간(T3)을 제2도의 (다)와 같이 하이신호로 반전시켜 에러의 연속누적을 확실하게 방지하기 위해 카운터부(108a)를 매 프레임마다 클리어시키게 되는데, 이는 매 프레임 마다 혹시나 생겼을지도 모르는 잘못된 입력에 대한 반응을 한 프레임 내로 제한시켜 다음 프레임에서는 매번 새롭게 계수발생을 시킬 수 있도록 제어하기 위한 것이다.

한편, 상기 부가신호 지연부(109) 및 움직임벡터 지연부(110)는 동기발생부(103)의 프레임윈도우신호(FRW)에 따라 제1, 제2선입선출 메모리부(104)(105)로 부터 프레임단위로 입력되는 부가신호 및 움직임 벡터신호의 시작위치를 검출하고 제2클럭신호(CLK2)에 따라 부가신호 및 움직임벡터신호를 계수발생부(108)의 계수값과 위상을 맞추기 우해 일정시간동안 지연시켜 후단의 데이타신장기에 전송하게 됨으로써, 결국 순간적인 에러에 의해 움직임벡터나 제로런레벨쌍이 잘못발생되더라도 두 프레임마다의 주기적인 리세트 및 계수발생부에 구성된 카운터부의 클리어를 통해 그 에러에 의해 최종 출력이 연속적으로 누적되지 않게 된다.

이상에서 상세히 설명한 바와 같이, 본 발명은 선입선출 메모리부를 거쳐 최종 발생되는 가변길이부호 복호기의 출력이 순간적인 에러에 의해 잘못처리되어 나가더라도 그 잘못처리된 데이타가 연속적으로 누적되지 않고 한 프레임 또는 두 프레임에만 영향을 미치고 그 다음 프레임에는 안정된 동작으로 처리할 수 있게 함으로써, 최종적인 영상재현에 주는 영향을 줄일 수 있는 효과가 있다.

Claims (3)

1. 입력 클럭신호에 동기시켜 프레임 윈도우신호를 발생하는 동기발생수단과, 입력되는 기록/판독 제어신호에 따라 부가신호 발생수단, 움직임벡터 발생수단 및 제로런레벨 발생수단으로 부터 각각 입력되는 부가신호, 움직임벡터신호 및 제로런레벨신호를 프레임 단위로 저장 출력하는 제1 내지 제3선입출력 메모리수단과, 상기 동기발생수단의 프레임윈도우신호에 따라 제2, 제3선입선출 메모리수단을 리세트시키는 프레임리세트 발생수단과, 상기 동기발생수단에서 얻어진 프레임 윈도우신호에 따라 상기 제3선입선출 메모리수단으로 부터 출력되는 런레벨쌍의 계수값을 래치하여 매 프레임단위로 출력하는 계수발생수단과, 상기 동기 발생수단의 프레임윈도우신호에 따라 상기 제1, 제2선입선출 메모리수단의 부가 신호 및 움직임벡터신호의 시작점을 검출하고 입력 클럭신호에 따라 상기 부가신호 및 움직임벡터신호를 지연시켜 상기 계수발생수단의 계수값과 각각 동기시켜 출력하는 부가신호 지연수단 및 움직임벡터 지연수단을 포함하여 구성된 가변길이부호 복호기의 출력안정화 시스템.
2. 제1항에 있어서, 상기 계수발생수단은 동기발생수단에서 발생된 프레임윈도우신호를 반전시키는데 제2인버터게이트와, 상기 제2인버터게이트의 출력신호에 따라 클리어되고 입력 클럭신호에 따라 제3선입선출 메모리수단의 제로런값을 계수하고, 매 프레임의 비동기구간에서 클리어되는 카운터수단과, 상기 카운터 수단에서 계수된 값을 반전시켜 매 프레임시마다 제3선입선출 메모리수단이 판독제어신호로 입력하는 제1인버터게이트와, 상기 제1인버터게이트의 출력신호를 클럭신호로 하고 제3선입선출 메모리수단의 레벨값을 래치하여 출력하는 래치수단과, 상기 래치수단으로 부터 출력된 레벨값과 제1인버터게이트의 출력을 논리곱하여 계수값으로 출력하는 앤드게이트로 구성함을 특징으로 한 가변길이 부호 복호기의 출력 안정화 시스템.
3. 제1항에 있어서, 상기 프레임리세트 발생수단은 동기발생수단으로 부터 두 프레임의 윈도우신호 입력시마다 리세트신호를 발생하도록 구성된 것을 특징으로 한 가변길이부호 복호기의 출력 안정화 시스템.