KR960012495B1 - 고화질 티브이의 매크로블럭 어드레스 저장 장치 - Google Patents

고화질 티브이의 매크로블럭 어드레스 저장 장치 Download PDF

Info

Publication number
KR960012495B1
KR960012495B1 KR1019930032048A KR930032048A KR960012495B1 KR 960012495 B1 KR960012495 B1 KR 960012495B1 KR 1019930032048 A KR1019930032048 A KR 1019930032048A KR 930032048 A KR930032048 A KR 930032048A KR 960012495 B1 KR960012495 B1 KR 960012495B1
Authority
KR
South Korea
Prior art keywords
output
flag
address
macroblock
gate
Prior art date
Application number
KR1019930032048A
Other languages
English (en)
Other versions
KR950022984A (ko
Inventor
김진경
Original Assignee
엘지전자 주식회사
구자홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 구자홍 filed Critical 엘지전자 주식회사
Priority to KR1019930032048A priority Critical patent/KR960012495B1/ko
Publication of KR950022984A publication Critical patent/KR950022984A/ko
Application granted granted Critical
Publication of KR960012495B1 publication Critical patent/KR960012495B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

요약없음

Description

고화질 티브이의 매크로블럭 어드레스 저장 장치
제1도는 종래 매크로블럭 어드레스 발생 회로의 블럭도.
제2도는 본 발명의 매크로블럭 어드레스 저장 장치의 실시예.
제3도는 제2도에 있어서, 매크로블럭 어드레스 가산부의 회로도.
제4도는 제2도에 있어서, 플래그 메모리의 블럭도.
제5도는 제4도에 있어서, 플래그 메모리 셀의 회로도.
제6도는 제2도에 있어서, 매크로블럭 어드레스 발생부의 회로도.
제7도는 제2도에 있어서, 디코더 제어부의 회로도.
제8도는 본 발명에서 메모리 영역의 라이트 동작을 보인 예시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 가변장 복호기2 : 가산기
3 : 플래그 메모리3 : 어드레스 발생부
5 : 동기 생성부6 : 디코더 제어부
7 : 런-레벨 메모리8 : 런-레벨 디코더
9 : 움직임 벡터 메모리10 : 움직임 벡터 디코더
본 발명은 고화질 티브이의 디코더에서 매크로블럭 어드레스 저장에 관한 것으로 특히, 고화질 티브이의 가변장 디코더에서 매크로블럭 어드레스를 디코딩하는 순서대로 저장함에 있어 매크로블럭 어드레스를 직접 저장하지 않고 메모리의 일정한 어드레스에 플래그 형태로 저장함으로써 사용 메모리 량을 줄이고 간단한 회로를 구현하는 고화질 티브이의 매크로블럭 어드레스 저장 장치에 관한 것이다.
제1도는 종래의 매크로블럭 어드레스 발생 회로의 블럭도로서 이에 도시된 바와 같이, 압축된 입력신호를 코드 단위로 분리하여 디코딩하는 가변장 복호기(101)와, 이 가변장 복호기(101)의 매크로블럭 어드레스와 이전의 매크로블럭 어드레스를 합산하여 복원된 매크로블럭 어드레스를 출력하는 매크로블럭 어드레스 가산기(102)와, 이 매크로블럭 어드레스 가산기(102)의 출력을 저장하는 매크로블럭 어드레스 메모리(103)와, 동기 신호를 생성하는 동기 생성부(105)와, 이 동기 생성부(105)의 출력을 래치시키는 플립플롭(106)과, 이 플립플롭(106)의 출력과 상기 동기 생성부(105)의 출력을 배타적 논리 합하는 배타적 오아게이트(108)와, 상기 동기 생성부(105)의 출력에 따라 매크로블럭 어드레스를 생성하는 매크로블럭 어드레스 발생부(104)와, 이 매크로블럭 어드레스 발생부(104)의 출력과 상기 매크로블럭 어드레스 메모리(103)의 출력이 일치하는지 비교하는 비교부(107)와, 이 비교부(107)의 출력과 상기 배타적 오아게이트(108)의 출력을 논리 곱하여 상기 매크로블럭 어드레스 메모리(103)에 리드 인에이블 신호(RE)를 출력하는 앤드게이트(109)와, 상기 비교부(107)의 출력을 반전시켜 스캡-플래그에 출력하는 인버터(110)로 구성된 것으로, 이와 같은 종래 회로의 동작 과정을 설명하면 다음과 같다.
매크로블럭 어드레스가 가변장 복호기(101)와 매크로블럭 어드레스 가산기(102)를 통해 발생되면 13비트의 데이타를 선입선출 메모리인 매크로블럭 어드레스 메모리(103)에 저장하는데, 그 매크로블럭 어드레스는 모든 매크로블럭 어드레스의 값이 디코딩되는 것이 아니라 인코더에서 전송할 매크로블럭 어드레스의 계수가 없을 때에는 그 매크로블럭에 해당하는 매크로블럭 어드레스를 전송하지 않음으로 디코더의 계수 발생부의 출력을 한 매크로블럭 어드레스 기간동안 0으로 출력시켜 주어야 한다.
한편, 계수 발생회로에서 출력되는 계수들은 모든 화소에 대해 출력되어야 하고 동기 발생부(105)에서 발생되는 동기 신호의 순서대로 출력되는데, 가변장 복호기(101)에서 디코딩된 계수는 런-레벨 메모리에서 읽어 출력하고 가변장 복호기(101)에서 디코딩되지 않은 계수들은 0으로 출력한다.
이때, 스킵된 매크로블럭의 위치를 알기 위해서는 메모리(103)의 현재 출력값이 매크로블럭 어드레스 발생부(104)의 값과 일치하는지 비교부(107)에서 판별하여야 한다.
즉, 동기 생성부(105)에서 매크로블럭의 동기 신호를 생성하면 그 동기 신호를 입력받은 어드레스 발생부(104)가 매크로블럭의 어드레스를 발생시키게 되고 상기 동기 신호는 디플립플롭(106)에서 래치되어지며 상기 디플립플롭(106)의 출력과 동기 생성부(105)의 출력을 배타적 오아게이트(108)가 배타적 논리 합하여 그 결과에 따른 신호를 앤드게이트(109)에 출력하게 되면 상기 앤드게이트(109)는 비교부(107)의 출력과 논리 곱하여 리드 인에이블 신호(RE)를 메모리(103)에 출력하게 된다.
이때, 메모리(103)가 매크로블럭의 어드레스를 출력하면 비교부(107)는 어드레스 발생부(104)의 출력과 일치하는지 비교하게 된다.
이에 따라, 매크로블럭 어드레스 발생부(104)의 출력과 메모리(103)의 출력이 일치하면 계수들을 런-레벨 메모리에서 읽어 출력하고 일치하지 않으면 상기 메모리(103)의 출력이 상기 매크로블럭 어드레스 발생부(104)의 출력과 일치할 때까지 0을 계수로 출력하게 된다.
그리고, 비교부(107)의 출력은 인버터(110)를 통해 반전되어 스킵-플래그에 출력하게 된다.
그러나, 이러한 종래 회로는 매크로블럭 어드레스가 있는지 없는지 여부를 판별하기 위하여 많은 비트의 매크로블럭 어드레스를 모두 메모리에 저장해야 함으로 메모리 영역이 낭비되며 어드레스의 출력 타이밍을 맞추기 위하여 비교 로직을 사용해야 함으로 커지는 문제점이 있었다.
본 발명은 이러한 종래의 문제점을 해결하기 위하여 고화질 티브이 디코더의 가변장 디코더에서 매크로블럭 어드레스를 디코딩하는 순서대로 저장한 후 일정한 시간 간격으로 읽어 내어 매크로블럭 어드레스가 있으면 계수를 발생시키고 매크로블럭 어드레스가 없으면 계수를 0으로 세팅하여 스킵을 위해 사용함에 따라 매크로블럭 어드레스를 직접 저장하지 않고 메모리의 일정한 어드레스에 플래그 형태로 저장함으로써 메모리의 양을 줄이고 계수 발생 회로를 제어하는 로직을 간단히 구현하는 고화질 티브이의 매크로블럭 어드레스 저장 장치를 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명은 상기의 목적을 달성하기 위하여, 압축 입력 신호를 코드 단위로 분리하여 매크로블럭 어드레스 증가 신호, 움직임 벡터 및 런-레벨 계수를 추출하는 가변장 복호 수단과, 이 가변장 복호 수단의 매크로블럭 어드레스 증가 신호와 이전의 매크로블럭 어드레스를 합산하여 어드레스를 복원하는 가산 수단과, 이 가산 수단의 출력을 저장하는 플래그 메모리 수단과, 매크로블럭의 동기 신호를 발생시키는 동기 생성 수단과, 이 동기 생성 수단의 출력에 동기되어 매크로블럭 어드레스를 발생시키는 어드레스 발생 수단과, 상기 플래그 메모리 수단의 매크로블럭 플래그와 동기 생성 수단의 동기 신호를 연산하여 스킵 플래그를 출력하는 디코더 제어 수단과, 상기 가변장 복호 수단의 런-레벨 계수를 저장하는 런-레벨 메모리 수단과, 상기 디코더 제어 수단의 스킵 플래그에 따라 상기 런-레벨 메모리 수단의 출력을 디코딩 연산하여 가변장 계수를 발생시키는 런-레벨 디코딩 수단과, 상기 가변장 복호 수단의 움직인 벡터를 저장하는 움직임 벡터 메모리 수단과, 상기 디코더 제어 수단의 스킵 플래그에 따라 상기 움직임 벡터 메모리 수단의 출력을 디코딩 연산하여 움직임 벡터를 출력하는 움직임 벡터 디코딩 수단으로 구성한다.
제2도는 본 발명의 매크로블럭 어드레스 저장 장치의 블럭도로서 이에 도시한 바와 같이, 압축 입력 신호(Vi)를 코드 단위로 분리하여 매크로블럭 어드레스 증가 신호(AInc), 움직임 벡터 및 런-레벨 계수를 추출하는 가변장 복호기(1)와, 이 가변장 복호기(1)의 매크로블럭 어드레스 증가 신호(AInc)와 이전의 매크로블럭 어드레스(w-add)를 합산하여 어드레스를 복원하는 가산기(2)와, 이 가산기(2)의 출력(w-add)을 저장하는 메모리(3)와, 동기 신호(MB-sync)를 발생시키는 동기 생성부(5)와, 이동기 생성부(5)의 출력(MB-sync)에 동기되어 매크로블럭 어드레스(MBA)를 발생시키는 어드레스 발생부(4)와, 상기 메모리(3)의 매크로블럭 플래그(MB-flag)와 동기 생성부(5)의 동기 신호(MB-sync)를 연산하여 스킵 플래그(skip-flag)를 출력하는 디코더 제어부(6)와, 상기 가변장 복호기(1)의 런-레벨 계수를 저장하는 런-레벨 메모리(7)와, 상기 디코더 제어부(6)의 스킵 플래그(skip-flag)에 따라 상기 런-레벨 메모리(7)의 출력을 디코딩 연산하여 가변장 계수를 발생시키는 런-레벨 디코더(8)와, 상기 가변장 복호기(1)의 움직인 벡터를 저장하는 움직임 벡터 메모리(9)와, 상기 디코더 제어부(6)의 스킵 플래그(skip-flag)에 따라 상기 움직임 벡터 메모리(9)의 출력을 디코딩 연산하여 움직임 벡터를 출력하는 움직임 벡터 디코더(10)로 구성한다.
상기 매크로블럭 어드레스 가산기(2)는 제3도에 도시한 바와 같이, 이전 어드레스(W-add)와 어드레스 증가 신호(AInc)를 가산하여 매크로블럭 어드레스를 복원하는 가산기(11)와, 라이트 인에이블 신호(WE)에 인에이블되어 클럭(CLK)에 따라 상기 가산기(11)의 출력을 래치시키는 플립플롭(12)으로 구성한다.
상기 플래그 메모리(3)는 제4도에 도시한 바와 같이, 매크로블럭 가산기(2)의출력(W-add)을 역다중화하는 디멀티플렉서(13-1)와, 라이트 인에이블 신호(WE)와 상기 디멀티플렉서(13-1)의 출력을 논리 곱하는 앤드게이트(14-2n)와, 어드레스 발생부(4)의 출력인 매크로블럭 어드레스(MBA)를 역다중화하는 디멀티플렉서(13-2)와, 이 디멀티플렉서(13-2)의 출력을 리드 인에이블 신호(RE)와 논리 곱하는 앤드게이트(15-2n)와, 이 앤드게이트(15-2n)의 출력과 상기 앤드게이트(14-2n)의 출력에 따라 세팅되는 메모리셀(17-2n)과, 상기 앤드게이트(15-2n)의 출력에 의해 인에이블되어 상기 메모리 셀(17-2n)의 출력인 매크로블럭 플래그(MB-flag)를 디코더 제어부(6)에 출력하는 버퍼(16-2n)로 구성한다.
상기 메모리 셀(17-2l)은 제5도에 도시한 바와 같이, 엔드게이트(15-2l)의 출력을 반전시키는 인버터(18)과, 이 인버터(18)의 출력과 상기 앤드게이트(15-2l)의 출력을 노아링하는 노아게이트(19)와, 이 노아 게이트(19)의 출력과 앤드게이트(14-2l)의 출력에 따라 버퍼(16-2l)에 매크로블럭 플래그(MB-flag)를 출력하는 플립플롭(22)으로 구성한다.
상기 플립플롭(22)은 앤드게이트(14-2l)의 출력이 일측에 접속된 낸드게이트(21)의 출력을 낸드게이트(20)의 일측에 접속하고 상기 낸드게이트(20)의 타측에 노아게이트(19)의 출력을 접속하여 그 낸드게이트(20)에서 매크로블럭 플래그(MB-flag)가 출력하게 구성한다.
상기 어드레스 발생부(4)는 제6도에 도시한 바와 같이, 클럭(CLK)에 따라 동기 생성부(5)의 출력(MB-sync)을 래치시키는 플립플롭(25)와, 이 플립플롭(25)의 출력과 상기 동기 생성부(5)의 출력(MB-sync)을 논리 연산하여 리드 인에이블 신호(RE)를 출력하는 배타적 오아게이트(24)와, 클럭(CLK)에 따라 상기 배타적 오아게이트(24)의 출력을 계수하여 매크로블럭 어드레스(MBA)를 출력하는 카운터(23)로 구성한다.
상기 디코더 제어부(6)는 제7도에 도시한 바와 같이, 클럭(CLK)에 따라 동기 생성부(5)의 출력(MB-sync)을 래치시키는 플립플롭(26)과, 이 플립플롭(26)의 출력과 상기 동기 생성부(5)의 출력(MB-sync)을 논리 연산하는 배타적 오아게이트(27)와, 이 배타적 오아게이트(27)의 출력에 인에이블되어 플래그 메모리(3)의 출력인 매크로블럭 플래그(MB-flag)를 래치시키는 플립플롭(28)과, 이 플립플롭(28)의 출력을 반전시켜 스킵 플래그(skip-flag)를 출력하는 인버터(29)로 구성한다.
이와같이 구성한 본 발명의 동작 및 작용 효과를 제8도를 참조하여 상세히 설명하면 다음과 같다.
디지탈 고화질 티브이의 디코더에서 화상을 복구하기 위하여 압축되어 전송된 신호를 디코딩하는데, 입력신호는 가변장 복호기(1)에 압축된 영상 신호가 입력되면 코드 단위로 분리한 후 가변장 계수, 움직임 백터 및 매크로블럭 어드레스 증가 신호(AInc), 그리고 여러 디코딩 정보로 분류되어진다.
여기서, 매크로블럭 어드레스는 계수 발생회로 및 움직임 벡터 발생회로에서 생성되는 데이타가 화면의 어느 위치에 표시될 것인가를 나타내는 정보로서, 각 계수 및 움직임 벡터와 동기를 맞추어 출력하게 되고, 양자화된 이산 코사인 변환 계수는 가변장 복호기(1)에서 런-레벨 쌍으로 디코딩되는데, 한쌍의 런-레벨은 여러개의 0값과 하나의 1값으로 디코딩되어야 한다.
또한, 가변장 복호기(1)에서 디코딩되는 속도는 가변적이고 계수 발생회로에서 출력되는 계수들의 출력 속도는 일정함으로 이를 완충하기 위한 메모리가 필요하고, 계수들에 동기를 맞추기 위하여 매크로블럭 어드레스 및 움직임 백터도 메모리를 사용하여야 한다.
그리고, 입력 영상 신호에 따른 매크로블럭 어드레스는 0에서 1씩 증가하면서 출력하나 가변장 복호기(1)에서 디코딩될 때에는 계수들이 있는 매크로블럭의 어드레스만 디코딩됨으로 어드레스가 없는 매크로블럭은 계수 및 움직임 벡터를 0으로 출력하게 된다.
즉, 가변장 복호기(1)에서 코드별로 분리되어 가변장 계수의 런-레벨 쌍과 매크로블럭 어드레스의 증가치 및 움직임 벡터가 출력될 때 출력 순서는 하나의 매크로블럭에 대해 매크로블럭 어드레스 증가 신호(AInc), 움직임 벡터, 런-레벨 계수의 쌍순으로 출력된다.
이때, 가변장 복호기(1)에서 출력된 어드레스 증가 신호(AInc ; MBA increment)는 어드레스 가산기(2)에서 이전의 어드레스(W-add)와 합산된 후 현재 복원된 매크로블럭 어드레스를 플래그 메모리(3)에 출력하게 된다.
즉, 어드레스 가산기(2)는 계수인 어드레스 증가 신호(AInc)와 이전의 매크로블럭 어드레스(W-add)를 가산기(11)에서 합산하여 매크로블럭 어드레스를 복원하고 그 어드레스 값을 디플립플롭(12)에서 클럭(CLK)에 따라 래치시킴에 의해 플래그 메모리(3)에 저장하는데, 가변장 복호기(1)의 출력인 라이트 인에이블 신호(WE)가 1이 될 때만 상기 디플립플롭(12)에서 어드레스(W-add)를 래치하게 되고 상기 라이트 인에이블 신호(WE)인 플래그(we-flag)가 1로 액티브될 때 상기 어드레스(W-add)에 의해 지정된 플래그 메모리(3)의 메모리 셀은 1값을 세팅하게 된다.
이렇게 되면, 플래그 메모리(3)에는 가변장 복호기(1)에서 디코딩된 매크로블럭의 어드레스에 해당하는 메모리 셀만 1로 세팅하고 나머지 스킵된 어드레스에 해당하는 메모리 셀은 0으로 남아 있게 된다.
또한, 가변장 복호기(1)에서 디코딩된 움직임 벡터는 움직임 벡터 메모리(9)에 저장되고 가변장 계수들이 디코딩된 런-레벨 계수쌍은 런-레벨 메모리(7)에 저장된다.
한편, 계수 발생회로의 출력시 출력 데이타는 동기 생성부(5)의 출력(MB-sync)에 동기를 맞추어 출력되는데, 상기 동기 생성부(5)의 출력인 메크로블럭 동기 신호(MB-sync)는 매크로블럭 주기마다 레벨이 바뀌는 신호로서 이 동기 신호를 입력받은 어드레스 발생부(4)는 매크로블럭 어드레스를 0에서부터 1씩 순차적으로 증가시킴에 따라 매크로블럭 어드레스(MBA)를 발생시키게 된다.
즉, 어드레스 발생부(4)는 클럭(CLK)에 따라 동기 생성부(5)의 출력(MB-sync)이 입력되면 플립플롭(25)이 클럭(CLK)에 따라 래치시키고 배타적 오아게이트(24)가 상기 플립플롭(25)의 출력과 상기 동기 생성부(5)의 출력(MB-sync)을 논리 연산하여 리드 인에이블 신호(RE)를 출력하여 n-비트업 카운터(23)가 클럭(CLK)에 따라 상기 배타적 오아게이트(24)의 출력을 계수하여 매크로블럭 어드레스(MBA)를 출력하게 된다.
이때, 어드레스 발생부(4)가 매크로블럭 어드레스(MBA)를 발생시키면 플래그 메모리(3)의 출력 어드레스를 지정하여 지정된 메모리 셀(17-2n)의 데이타를 읽어냄으로써 매크로블럭 플래그(MB-flag)를 디코더 제어부(6)에 출력하게 된다.
상기와 같은 플래그 메모리(3)에 데이타를 저장 및 읽기 동작을 설명하면, 매크로블럭 어드레스 가산기(2)에서 현재의 매크로블럭 어드레스(W-add)가 출력하고 가변장 복호기(1)의 출력인 라이트 인에이블 신호(WE)가 1로 출력할 때 입출력 어드레스 디코더인 디멀티플렉서(13-1)가 상기 어드레스(W-add)를 역다중화하고 앤드게이트(14-2n)가 상기 라이트 인에이블 신호(WE)와 상기 디멀티플렉서(13-1)의 출력을 논리 곱함에 따라 이전의 어드레스(W-add)가 지정한 메모리 셀(17-2l)이 세팅되어진다.
즉, 라이트 인에이블 플래그(WE-flag)가 1이 되면 이전의 매크로블럭 어드레스(w-add)가 지정한 메모리 셀(17-2l)은 1로 세트된다.
그리고, 어드레스 발생부(4)에서 리드 인에이블 신호(RE)와 매크로블럭 어드레스(MBA)를 출력할 때 플래그 메모리(3)는 디멀티플렉서(13-2)가 상기 어드레스 발생부(4) 출력을 역다중화하고 앤드게이트(15-2n)가 상기 디멀티플렉서(13-2)의 출력을 상기 어드레스 발생부(4)의 리드 인에이블 신호(RE)와 논리 곱함에 따라 리드 어드레스에서 지정된 메모리 셀(17-2l)의 출력이 상기 앤드게이트(15-2l)의 출력에 인에이블된 버퍼(16-2l)를 통해 디코더 제어부(6)에 매크로블럭 플래그(MB-flag)로 입력되어진다.
즉, 리드 인에이블 신호(RE)가 1이 되면 리드 어드레스에서 지정된 메모리 셀(17-2n)의 값이 매크로블럭 플래그(MB-flag)로 출력되고 리드 인에이블 신호(RE)가 1에서 0으로 전환되면 그 셀의 값이 0으로 리세트되게 됨으로 한번 읽고 나면 리세트되는 메모리 기능을 가지게 된다.
여기서, 각 메모리 셀(17-2l)은 인버터(18)가 앤드게이트(15-2l)의 출력을 반전시킬 때 노아게이트(19)가 상기 인버터(18)의 출력과 상기 앤드게이트(15-2l)의 출력을 노아링하여 낸드게이트(20)(21)로 구성한 R-S 플립플롭(22)의 입력 단자(R)에 출력하고 앤드게이트(14-2l)의 출력은 상기 R-S 플립플롭(22)의 입력 단자(S)에 입력시킴으로써 입력(S)이 1이면 출력(D)이 1이 되고 입력(R)이 1에서 0이 될 때에 출력(D)이 0으로 리세트된다.
또한, 플래그 메모리(3)의 출력(MB-flag)과 동기 생성부(5)의 출력(MB-sync)을 입력받은 디코더 제어부(6)은 플립플롭(26)이 클럭(CLK)에 따라 상기 생성부(5)의 출력(MB-sync)을 래치시키고 배타적 오아게이트(27)가 상기 플립플롭(26)의 출력과 상기 동기 생성부(5)의 출력(MB-sync)을 논리 연산함에 따라 상기 배타적 오아게이트(27)의 출력에 인에이블된 플립플롭(28)이 플래그 메모리(3)의 출력인 매크로블럭 플래그(MB-flag)를 래치시키며 인버터(29)가 상기 플립플롭(28)의 출력을 반전시켜 스킵 플래그(skip-flag)를 런-레벨 디코더(8)와 움직임 벡터 디코더(10)에 출력하게 된다.
이때, 플래그 메모리(3)의 출력값(MB-flag)이 1이면 디코더 제어부(6)가 스킵 플래그(skip-flag)를 출력함에 의해 1매크로블럭 기간동안 런-레벨 디코더(8)와 움직임 벡터 디코더(10)에서 동시에 런-레벨 메모리(7)와 움직임 벡터 메모리(7)의 출력 데이타를 디코딩하여 동기 생성부(5)의 출력인 동기 신호(MB-sync)에 동기된 계수와 움직임 벡터를 각기 출력하게 되며, 매크로블럭 플래그(MB-flag)가 0일 때는 1매크로블럭 기간동안 디코더 제어부(6)가 상기 디코더(8)(10)의 동작을 중지시킴으로써 계수 및 움직임 벡터는 각기 0값으로 출력하게 된다.
상기와 같은 매크로블럭 어드레스의 저장 동작을 제8도에서 설명하면, 가산기(2)의 출력인 매크로블럭 어드레스(w-add)는 라이트 포인트를 지정하는데, 처음 시작할 때 0번지를 지정하여 그 값을 1로 세트한 후 다음 매크로블럭 어드레스가 4가 되면 가산 신호(W-add)가 4'가 됨으로 세개의 메모리 셀을 건너 뛰어 4번지에 1을 세트하게 되며, 매크로블럭 플래그(MB-flag)를 읽을 때에는 어드레스 발생부(4)의 출력인 매크로블럭 어드레스(MBA)가 가르키는 리드 포인트의 값을 읽어내고 읽어낸 매크로블럭 플래그(MB-flag)를 출력한 후 다음 리드 포인트는 1만큼 증가한 값이 되는데, 이때 바로 이전의 셀의 값은 0으로 리세트된다.
상기에서 상세히 설명한 바와 같이 본 발명은 고화질 티브이나 다른 디지탈 복호 회로에 적용할 경우 매크로블럭 어드레스를 직접 저장하지 않음은 물론 저장 데이타를 읽으면 리세트되는 플래그 메모리를 사용함으로 메모리인 사용량을 줄이고 매크로블럭 어드레스 처리 회로를 간단하게 구현하게 된다.
따라서, 본 발명은 메모리를 적게 시용함으로써 원가 절감의 효과가 있고 제어 회로를 간단하게 구현함으로써 동작의 안정화를 꾀할 수 있는 효과가 있다.

Claims (7)

  1. 압축 입력 신호를 디코딩하여 매크로블럭 어드레스의 발생 위치를 매크로블럭 어드레스 증가 신호로 출력하고 움직임 벡터 및 런-레벨 계수를 추출하는 가변장 복호 수단과, 이 가변장 복호 수단의 매크로블럭 증가 신호와 이전의 매크로블럭 어드레스를 합산하여 디코딩할 매크로블럭 어드레스를 복원하는 가산 수단과, 동기 생성 수단에서 출력된 매크로블럭의 동기 신호에 동기되어 매크로블럭의 어드레스를 발생시키는 어드레스 발생 수단과, 상기 가산 수단에서 복원된 디코딩할 매크로블럭 어드레스의 발생 위치에 플래그 신호를 저장하고 상기 어드레스 발생 수단에서 출력된 매크로블럭의 어드레스에 따라 저장된 플래그 값(MB-flag)를 출력하는 플래그 메모리 수단과, 상기 플래그 값(MB-flag)으로부터 상기 가변장 복호 수단에서 디코딩되지 않은 매크로블럭(skipped macro block)을 확인하여 그 위치에 스킵 플래그 값(skip-flag)을 출력하는 디코더 제어 수단으로 구성한 것을 특징으로 하는 고화질 티브이의 매크로블럭 어드레스 저장 장치.
  2. 제1항에 있어서, 플래그 메모리 수단은 매크로블럭 어드레스 가산 수단의 출력(W-add)을 역다중화 하는 디멀티플렉서(13-1)와, 라이트 인에이블 신호(WE)와 상기 디멀티플렉서(13-1)의 출력을 논리 곱하는 앤드게이트(14-2n)와, 어드레스 발생 수단의 출력인 매크로블럭 어드레스(MBA)를 역다중화하는 디멀티플렉서(13-2)와, 이 디멀티플렉서(13-2)의 출력을 리드 인에이블 신호(RE)와 논리 곱하는 앤드게이트(15-2n)와, 이 앤드게이트(15-2n)의 출력과 상기 앤드게이트(14-2n)의 출력에 따라 세팅되는 메모리 셀(17-2n)과, 상기 앤드게이트(15-2n)의 출력에 의해 인에이블되어 상기 메모리 셀(17-2n)의 출력인 매크로블럭 플래그(MB-flag)를 디코더 제어 수단으로 출력하는 버퍼(16-2n)로 구성한 것을 특징으로 하는 고화질 티브이의 매크로블럭 어드레스 저장 장치.
  3. 제2항에 있어서, 메모리 셀(17-2l)은 앤드게이트(15-2l)의 출력을 반전시키는 인버터(18)과, 이 인버터(18)의 출력과 상기 앤드게이트(14-2l)의 출력을 노아링하는 노아게이트(19)와, 이 노아게이트(19)의 출력과 앤드게이트(14-2l)의 출력에 따라 버퍼(16-2l)에 매크로블럭 플래그(MB-flag)를 출력하는 플립플롭(22)으로 구성한 것을 특징으로 하는 고화질 티브이의 매크로블럭 어드레스 저장 장치.
  4. 제3항에 있어서, 플립플롭(22)은 앤드게이트(14-2l)의 출력이 일측에 접속된 낸드게이트(21)의 출력을 낸드게이트(20)의 일측에 접속하고 상기 낸드게이트(20)의 타측에 노아게이트(19)의 출력을 접속하여 그 낸드게이트(20)에서 매크로블럭 플래그(MB-flag)가 출력하게 구성한 것을 특징으로 하는 고화질 티브이의 매크로블럭 어드레스 저장 장치.
  5. 제1항에 있어서, 어드레스 발생 수단은 클럭(CLK)에 따라 동기 생성 수단의 출력(MB-sync)을 래치시키는 플립플롭(25)와, 이 플립플롭(25)의 출력과 상기 동기 생성 수단의 출력(MB-sync)을 논리 연산하여 리드 인에이블 신호(RE)를 출력하는 배타적 오아게이트(24)와, 클럭(CLK)에 따라 상기 배타적 오아게이트(24)의 출력을 계수하여 매크로블럭 어드레스(MBA)를 출력하는 카운터(23)로 구성한 것을 특징으로 하는 고화질 티브이의 매크로블럭 어드레스 저장 장치.
  6. 제1항에 있어서, 디코더 제어 수단은 클럭(CLK)에 따라 동기 생성 수단의 출력(MB-sync)을 래치시키는 플립플롭(26)과, 이 플립플롭(26)의 출력과 상기 동기 생성 수단의 출력(MB-sync)을 논리 연산하는 배타적 오아게이트(27)와, 이 배타적 오아게이트(27)의 출력에 인에이블되어 플래그 메모리 수단의 출력인 매크로블럭 플래그(MB-flag)를 래치시키는 플립플롭(28)과, 이 플립플롭(28)의 출력을 반전시켜 스킵 플래그(MB-flag)를 출력하는 인버터(29)로 구성한 것을 특징으로 하는 고화질 티브이의 매크로블럭 어드레스 저장 장치.
  7. 제1항에 있어서, 가변장 복호 수단의 런-레벨 계수를 저장하는 런-레벨 메모리 수단과, 디코더 제어 수단의 스킵 플래그 값(skip-flag)에 따라 상기 런-레벨 메모리 수단의 출력을 디코딩하여 가변장 계수를 발생시키는 런-레벨 디코딩 수단과, 상기 가변장 복호 수단의 움직인 벡터를 저장하는 움직임 벡터 메모리 수단과, 상기 디코더 제어 수단의 스킵 플래그 값(skip-flag)에 따라 상기 움직임 벡터 메모리 수단의 출력을 디코딩하여 움직임 벡터를 출력하는 움직임 벡터 디코딩 수단으로 구성한 것을 특징으로 하는 고화질 티브이의 매크로블럭 어드레스 저장 장치.
KR1019930032048A 1993-12-31 1993-12-31 고화질 티브이의 매크로블럭 어드레스 저장 장치 KR960012495B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930032048A KR960012495B1 (ko) 1993-12-31 1993-12-31 고화질 티브이의 매크로블럭 어드레스 저장 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930032048A KR960012495B1 (ko) 1993-12-31 1993-12-31 고화질 티브이의 매크로블럭 어드레스 저장 장치

Publications (2)

Publication Number Publication Date
KR950022984A KR950022984A (ko) 1995-07-28
KR960012495B1 true KR960012495B1 (ko) 1996-09-20

Family

ID=19374978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930032048A KR960012495B1 (ko) 1993-12-31 1993-12-31 고화질 티브이의 매크로블럭 어드레스 저장 장치

Country Status (1)

Country Link
KR (1) KR960012495B1 (ko)

Also Published As

Publication number Publication date
KR950022984A (ko) 1995-07-28

Similar Documents

Publication Publication Date Title
US7689047B2 (en) Reduced buffer size for JPEG encoding
KR100385404B1 (ko) 영상신호처리회로
US6320575B1 (en) Memory controller and liquid crystal display using the memory controller
KR100601618B1 (ko) 계층적 움직임 추정기를 위한 최적의 데이터 공급장치 및 그방법
US5305111A (en) Run length encoding method and system
JP3369591B2 (ja) 文字表示装置
KR960012495B1 (ko) 고화질 티브이의 매크로블럭 어드레스 저장 장치
US6377707B1 (en) Image processing system
US5940017A (en) Apparatus for decoding variable length coded data
US5959703A (en) Apparatus and method for removing error data decoding delay in a DTV
US5359420A (en) Macro block address processor for digital compressed video signal decoder
KR100292050B1 (ko) 가변장복호기의 데이타 가변장치
KR950006087B1 (ko) 가변길이부호 복호기의 출력 안정화 시스템
KR100259139B1 (ko) 오디오 디코더용 입력 버퍼 제어장치
KR20010063358A (ko) 하나의 필드 값을 이용한 프레임 레이트 변환 방법
KR950013876B1 (ko) 가변장 부호 복호기의 에러처리장치
KR960005686Y1 (ko) Jpeg 디코더에서의 어드레스 발생회로
KR100223050B1 (ko) Mpeg-2 영상압축장치용 헤더정보 가변장 부호화 장치
KR0134320B1 (ko) 움직임 보상에서의 버퍼링 장치
JP3257438B2 (ja) メモリ制御回路
JPH0145793B2 (ko)
KR100224622B1 (ko) 화면 구성을 위한 어드레스 발생장치
KR970000682B1 (ko) 움직임보상용 어드레스발생장치
KR0151442B1 (ko) 텔레비젼 수상기의 표시 제어회로
KR0123090B1 (ko) 움직임 보상을 위한 어드레스 생성기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060616

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee