KR100385404B1

KR100385404B1 - 영상신호처리회로

Info

Publication number: KR100385404B1
Application number: KR1019960016810A
Authority: KR
Inventors: 유따가 시미즈; 미또구 가메이
Original assignee: 산요 덴키 가부시키가이샤
Priority date: 1995-05-19
Filing date: 1996-05-18
Publication date: 2003-08-21
Also published as: TW307857B; US5745186A; KR960043819A; JP3188135B2; JPH08317309A

Abstract

본 발명은 축소 처리를 행하는 영상 신호 처리 회로에 관한 것으로 회로 규모를 작게 함과 동시에 수평 화소수의 차이에 의해 생기는 색번짐을 확실히 방지한다. 휘도 신호 Y, 색차 신호 Cb, Cr의 4:4:4 성분 영상 신호를 부호화기(1)에서 4:1:1 성분 부호화 영상 신호로 변환하고, 변환 후에 축소 처리를 행해서 그 결과를 인에이블 신호에 기초하여 프레임 메모리(5, 6, 7)에 기입한다. 이 때, 축소 휘도 신호의 인에이블 신호 ENy의 펄스 수를 카운트해서 축소 색차 신호를 원래의 4:4:4 성분 영상 신호로 복호화하였을 때의 수평 화소수와 축소 휘도 신호의 수평 화소수의 차이를 구하고, 이 차이의 더미 펄스를 발생시켜서 축소 휘도 신호용 프레임 메모리(5)의 기입 위치를 더미 펄스분만큼 뒤쪽으로 옳긴다. 프레임 메모리로부터 판독된 축소 신호는 복호화기(11)에 의해 원래의 4:4:4 성분 영상 신호로 복원된 후 출력한다.

Description

영상 신호 처리 회로

본 발명은 텔레비전 화면 또는 디스플레이 화면 상에 영상 신호를 축소해서 윈도우 표시하는 영상 신호 처리 회로에 관한 것이다.

종래, 영상 신호를 표시하는 텔레비전 화면 상에 다른 영상 신호를 축소 처리해서 윈도우 표시하는 픽처 인 픽처(picture in picture) 기능을 구비한 장치가 제품화되고 있는데, 이러한 장치에서는 그 축소율이 일정하였다. 그런데, 최근 멀티미디어 시대를 맞아 텔레비전 화면 상에 복수의 영상 신호를 임의의 축소율로 처리해서 윈도우 표시하는 것이 요구되고 있다.

또, 종래는 이러한 축소 처리를 행하는 경우에 R, G, B 또는 휘도 신호 Y, 색신호 Cb(B-Y)(즉, 색차 신호), 색신호 Cr(R-Y)(즉, 색차 신호)의 각 신호 해상도가 동일한 4:4:4 컴포넌트 영상 신호가 통상 이용되었다.

4:4:4 컴포넌트 영상 신호를 이용해서 축소 처리를 행하는 경우에는 회로 규모가 커지는 문제가 있으나, 일반적으로 사람의 눈은 색신호에 대해 그다지 민감하지 않다는 특징이 있다.

그래서, 이 특성을 이용하여 4:4:4 컴포넌트 영상 신호를, 색신호의 해상도만을 1/2 또는 1/4로 저하시킨 4:2:2 컴포넌트 부호화 영상 신호 또는 4:1:1 컴포넌트 부호화 영상 신호로 일단 변환하고, 변환된 부호화 영상 신호를 축소 처리함으로써 회로 규모를 작게하는 것이 고려된다.

그러나, 4:2:2 컴포넌트 부호화 영상 신호 또는 4:1:1 컴포넌트 부호화 영상 신호를 축소 처리한 후, 원래의 4:4:4 컴포넌트 영상 신호로 복호하면, 축소율에 따라서 복호된 색신호의 수평 화소수와 휘도 신호의 수평 화소수에 차이가 생기게 되고, 이 때문에 표시 화상에 색번짐이 일어나는 문제가 발생한다.

예를 들면, 4:4:4 컴포넌트 영상 신호의 수평 화소수가 「404」인 경우에4:1:1 컴포넌트 부호화 영상 신호에서는 색신호 해상도가 1/4이 되므로 색신호의 수평 화소수는 「101」이 된다. 따라서, 1/2의 축소율로 축소 처리를 행하면 휘도 신호의 수평 화소수는 「202」가 되고, 색신호의 수평 화소수는 「51」이 된다. 그리고, 이 축소 신호를 4:4:4 컴포넌트 영상 신호로 복원하면 휘도 신호는 그대로 「202」이지만 색신호는 4배인 「204」가 되므로 휘도 신호와 색신호에서는 수평 화소수에 「2」의 차이가 생기게 된다. 이로써, 이 상태에서 표시를 행하면 화소수의 차이에 따라 색번짐이 생긴다.

본 발명은 휘도 신호 및 색신호를 입력하여 상기 색신호의 해상도를 저하시킨 신호로 부호화하는 부호화기, 이 부호화기에 의해 부호화된 휘도 신호 및 색신호를 축소 처리하고 축소 휘도 신호 및 축소 색신호를 출력하는 축소 회로, 이 축소 휘도 신호 및 축소 색신호를 각각 기억하는 프레임 메모리, 상기 프레임 메모리로부터의 축소 휘도 신호 및 축소 색신호의 판독을 제어하는 판독 제어 회로, 판독된 축소 휘도 신호 및 축소 색신호를 입력하여 상기 축소 색신호의 해상도를 입력 색신호의 해상도와 동일한 신호로 복호화하는 복호화기, 및 상기 축소 색신호를 상기 복호화기에서 복호화하였을 때의 수평 화소수와 상기 축소 휘도 신호의 수평 화소수의 차이를 판별하는 판별회로를 포함하며, 이 판별된 차이의 화소수만큼 상기 프레임 메모리에서의 상기 축소 휘도 신호의 라이트 어드레스를 보정하는 보정 회로를 포함하는 것을 특징으로 한다.

또, 본 발명에서 상기 판별 회로는 상기 축소 휘도 신호의 수평 화소수를 상기 부호화기에서의 해상도의 저하율에 대응하는 소정치로 나눈 나머지에 대한 2의보수(complement)를 상기 차이로서 출력하는 것을 특징으로 한다.

또, 본 발명에서 상기 판별 회로는 상기 휘도 신호의 수평 화소를 순차 카운트하는 카운터로 구성되며, 상기 부호화기에서의 해상도의 저하율과 관련되는 비트의 카운터 출력 또는 그 2의 보수 출력을 상기 차이로서 출력하는 것을 특징으로 한다.

또, 본 발명에서 상기 카운터는 1 수평 기간 중의 상기 휘도 신호의 수평 화소수를 카운트하는 카운터이며 상기 판독 제어 회로는 이 카운터의 출력 또는 그 보수 출력에 기초하여 상기 프레임 메모리로부터의 판독 기간을 결정하는 것을 특징으로 한다.

또, 본 발명에서 상기 프레임 메모리는 라이트 인에이블 신호에 따라 상기 축소 휘도 신호를 기입하고, 상기 보정 회로는 상기 판별된 차이의 화소수만큼 상기 라이트 인에이블 신호를 추가적으로 공급하는 것을 특징으로 한다.

또, 본 발명에서 상기 축소 회로는 상기 축소 휘도 신호 및 축소 색신호의 유효 기간을 각각 나타내는 펄스열의 인에이블 신호를 출력하고, 상기 프레임 메모리는 대응하는 인에이블 신호에 따라 상기 축소 휘도 신호 및 축소 색신호를 각각 기억하는 구성이며, 상기 판별 회로는 상기 인에이블 신호의 펄스를 카운트함으로써 상기 차이를 판별하고, 상기 보정 회로는 상기 판별된 차이에 상당하는 더미 펄스를 상기 축소 휘도의 인에이블 신호로서 추가적으로 공급하는 더미 펄스 발생 회로를 구비한 것을 특징으로 한다.

본 발명에서는 입력되는 휘도 신호 및 색신호가 부호화기에 의해 색신호의해상도를 저하시킨 부호화 신호로 변환되어, 축소 회로에 의해 축소 처리된다. 그리고, 축소된 휘도 신호 및 색신호는 각각 프레임 메모리에 기억되는데, 축소 색신호를 복호화기에 의해 원래의 해상도로 복호하였을 때의 수평 화소수와 축소 휘도 신호의 수평 화소수의 차이가 판별 회로에서 판별되고, 보정 회로에 의해 이 차이의 화소수만큼 프레임 메모리에서의 축소 휘도 신호의 라이트 어드레스가 보정되므로 복호후의 축소 휘도 신호와 축소 색신호의 수평 화소수는 같아져서 표시하였을 때의 색번짐은 일어나지 않게 된다.

제1도는 본 발명의 실시예의 구성을 도시하는 블럭도로서 부호(1)는 휘도 신호 Y 및 색신호로서 색차 신호 Cb, Cr를 포함하는 4:4:4 컴포넌트 영상 신호를 입력하고, 색차 신호 Cb, Cr을 다운 샘플링해서 색차 신호의 해상도를 1/4로 낮춘 4:1:1 컴포넌트 부호화 영상 신호로 변환하는 부호화기, 부호(2, 3, 4)는 변환된 4:1:1 컴포넌트 부호화 영상 신호를 임의의 축소율 1/K로 축소 처리하고, 축소 휘도 신호 SY, 축소 색차 신호 SCb, 축소 색차 신호 SCr을 출력하는 동시에 각 신호의 유효 기간을 도시하는 인에이블 신호 ENy, ENc, ENc를 각각 출력하는 축소 회로이다.

이 축소 회로의 처리는 간단히 솎아내는(thin out) 것이어도 되고 또는 수평 방향으로 나열된 복수 화소로부터 필터 처리해도 되며, 또 색차 신호는 수평 방향의 해상도가 1/4로 저하되어 있으므로 색차 신호용 축소 회로(3, 4)는 휘도 신호용 축소 회로(2)의 1/4의 클럭 주파수에서 동작한다.

부호(5, 6, 7)는 축소 회로로부터 출력되는 인에이블 신호 ENy, ENc, ENc를라이트 인에이블 신호 WE로서 입력하고, 이 라이트 인에이블 신호 WE가 H레벨의 기간에, 클럭 발생기(8)로부터의 클럭 신호 WCLKy, WCLKc에 따라 각각 축소 휘도 신호 SY, 축소 색차 신호 SCb, 축소 색차 신호 SCr을 기억하는 프레임 메모리, 부호(10)는 프레임 매모리(5, 6, 7)로부터의 판독 기간을 나타내는 리드 인에이블 신호 RE를 발생하는 판독 제어 회로로서 이 리드 인에이블 신호 RE가 H 레벨의 기간에, 클럭 발생기(9)로부터의 클럭 신호 RCLKy, RCLKc에 따라 프레임 메모리(5, 6, 7)로 부터 각각 축소 휘도 신호 SY, 축소 색차 신호 SCb, 축소 색차 신호 SCr이 판독된다. 이들 프레임 메모리(5, 6, 7)에는 라이트 인에이블 신호 WE가 H 레벨의 기간에 인가되는 기입용 클럭 신호 WCLKy, WCLKc, WCLKc를 각각 카운트해서 라이트 어드레스를 결정하기 위한 라이트 어드레스 카운터(50, 60, 70)가 설치되어 있다.

클럭 발생기(8, 9)는 각각 퍼스널 컴퓨터의 화소 클럭 신호 PCCLK 및 NTSC 방식의 텔레비전용 화소 클럭 신호 NTSCCLK에 기초하여 기입 및 판독용 클럭 신호를 출력하는 것이며, 클럭 신호 WCLKc 및 RCLKc는 각각 클럭 신호 WCLKy 및 RCLKy의 1/4의 클럭 주파수로 설정되어 있다.

또, 부호(11)는 프레임 메모리(5, 6, 7)로부터 판독된 4:1:1 컴포넌트 부호화 영상 신호를 원래의 해상도와 동일한 4:4:4 컴포넌트 영상 신호 OY, OCb, OCr로 복호화하는 복호화기, 부호(12)는 복호화된 4:4:4 컴포넌트 영상 신호의 윈도우의 테두리를 나타내는 테두리 신호를 부가해서 출력하는 테두리 부가 회로이다.

또, 본 실시예에서는 휘도 신호용 인에이블 신호 ENy를 카운트하는 2비트의 다운카운터(130)와, 다운카운터(130)의 카운트 결과에 대응하는 더미 펄스 CNy를발생하는 더미 펄스 발생 회로(131)로 이루어지는 보정 회로(13)가 설치되어 있으며, 더미 펄스 CNy와 인에이블 신호 ENy를 OR 게이트(14)를 통해 프레임 메모리(5)에서의 라이트 인에이블 신호 WE로서 공급하고 있다.

이 라이트 인에이블 신호 WE는 판독 제어 회로(10)에도 공급되어 내부 카운터(100)에서 카운트되고, 이 카운터의 카운트 결과에 상당하는 기간에, 리드 인에이블 신호 RE가 H 레벨이 된다.

이하, 본 실시예의 동작을 제2도의 타이밍 차트를 참조하면서 설명한다.

이제, 입력된 4:4:4 컴포넌트 영상 신호의 수평 화소수가 제2도(c)에 도시하는 바와 같이 「404」라고 하면 부호화기(1)에서 부호화된 4:1:1 컴포넌트 영상 신호는 제2도 (c), (d), (e)에 도시한 바와 같이 그 색차 신호 Cb, Cr의 해상도가 1/4가 되어 수평 화소수는 「101」이 된다. 또, 휘도 신호 Y의 수평 화소수는 원래와 동일한 「404」이다.

여기서, 축소 회로(2, 3, 4)에 의해 1/2로 축소 처리했다고 하면 축소 휘도 신호 SY는 제2도(f)에 도시한 바와 같이 그 수평 화소수가 1/2인 「202」가 되고, 인에이블 신호 ENy로서는 제2도(g)에 도시한 바와 같이 1화소마다 서로 H 레벨과 L레벨을 반복하는 신호가 출력된다. 또 축소 색차 신호 Cb, Cr로서는 제2도 (h), (i)에 도시한 바와 같이 그 수평 화소수가 마찬가지로 약 1/2인 「51」이 되며 인에이블 신호 ENy의 4배 주파수의 인에이블 신호 ENc가 제2도(j)와 같이 출력된다.

프레임 메모리(6, 7)에서는 그 내부의 라이트 어드레스 카운터(60, 70)가, 인에이블 신호 ENc가 H 레벨인 기간에 클럭 신호 WCLKc를 카운트함으로써 라이트어드레스가 갱신되고 이 라이트 어드레스에 축소 색차 신호 SCb, SCr이 순차 기입된다. 마찬가지로, 휘도 신호용 프레임 메모리(5)에서는 그 내부의 라이트 어드레스 카운터(50)가, 인에이블 신호 ENy가 H 레벨인 기간에 클럭 신호 WCLKy를 카운트함으로써 라이트 어드레스가 갱신되고 이 라이트 어드레스에 축소 휘도 신호 SY가 순차 기입된다.

보정 회로(13)와 2비트 다운 카운터(130)는 초기치로서 「00」이 설정되고 1 수평 기간을 나타내는 윈도우 신호 WIND(제2도(b))가 H 레벨인 기간에, 휘도 신호용 인에이블 신호 ENy를 카운트하는 구성이며, 이 때문에 이 카운터(130)는 「0」, 「3」, 「2」, 「1」을 순차 반복하게 된다. 따라서, 윈도우 신호 WIND가 L 레벨이 되었을 때에는 카운터(130)의 카운트 결과가 1 수평 기간에서의 축소 휘도 신호 SY의 수평 화소수를 4로 나눈 때의 나머지에 대해 2의 보수를 취한 값이 된다.

축소 색차 신호 Cb, Cr은 후단의 복호화기(11)에 의해 그 수평 화소수가 4배로 확대되기 때문에 윈도우 신호 WIND가 L 레벨이 되었을 때의 카운터(130)의 카운트 결과는 축소 색차 신호 Cb, Cr을 복호화기(11)에 의해 복호화하였을 때의 수평화소수와 축소 휘도 신호 SY의 수평 화소수의 차이를 나타내는 값이 된다.

그리고, 이 차이에 상당하는 수의 더미 펄스 CNy가 더미 펄스 발생 회로 (131)로부터 출력되고 OR 게이트를 통해 라이트 인에이블 신호 WE로서 프레임 메모리(5)에 입력되므로 프레임 메모리(5)의 어드레스 카운터(50)는 신호 WIND가 H 레벨인 기간에 인에이블 신호 ENy에 따라 갱신된 라이트 어드레스로부터 또다시 더미펄스 분만큼 라이트 어드레스가 갱신된다. 이 실시예의 경우, 축소 휘도 신호 SY의수평 화소수가 「202」이기 때문에 카운터(130)에 인에이블 신호 ENy가 「200」펄스 입력된 시점에서 카운터(130)의 값은 「00」으로 되돌아가고, 그 후 2 펄스의 인에이블 신호 ENy가 입력됨으로써 카운터(130)의 값은 차례로 「3」, 「2」로 변화하며, 이 상태에서 카운트가 정지한다. 따라서, 더미 펄스 발생 회로(131)로부터는 2개의 더미 펄스 CNy가 제2도(k)에 도시한 바와 같이 출력되게 되고 이 더미 펄스가 제2도(1)에 도시한 바와 같이 OR 게이트(14)를 통해 프레임 메모리(5)로 입력된다.

프레임 메모리(5)에서는 이 때문에 어드레스 카운터(50)가 「202」로부터 또 2 어드레스만 갱신되어 「204」가 되고, 이 상태에서 어드레스의 갱신이 정지한다. 즉, 1 수평 기간에 반드시 4의 배수마다 어드레스의 갱신이 행해지며, 따라서 축소 휘도 신호를 복호화기(11)에 의해 4배로 하였을 때 축소 휘도 신호와 축소 색차 신호의 수평 화소수는 반드시 일치하게 된다.

판독 제어 회로(10) 내의 카운터(100)는 OR 게이트(14)의 출력을 카운터하기 때문에 그 카운터 값은 인에이블 ENy와 더미 펄스 CNy를 가산한 값이 되며, 이 기간에 리드 인에이블 신호 RE가 H 레벨이 되고 H 레벨의 기간에 프레임 메모리(5,6, 7)로부터 각 축소 신호가 판독된다. 이로써, 보정된 화소수의 축소 휘도 신호 SY가 프레임 메모리(5)로부터 판독되며 또 프레임 메모리(6, 7)로부터는 보정된 화소수의 1/4 화소수의 축소 색차 신호 Cb, Cr이 판독되게 된다.

이와 같이 해서 판독된 4:1:1 컴포넌트 부호화 영상 신호는 부호화기(11)에 의해 제2도 (o), (p), (q)에 도시한 원래의 4:4:4 컴포넌트 영상 신호 OY, OCb,OCr로 변환되고 테두리 부가 회로(12)에 의해 단부에 테두리가 부가되어 출력된다. 이 예에서는 테두리의 폭이 3화소로 설정되어 있어 단부의 3화소는 표시되는 일이 없다. 본 실시예의 경우, 축소 색차 신호 Cb, Cr을 복호화기(11)에 의해 복화화 하였을 때의 수평 화소수와 축소 휘도 신호 SY의 수평 화소수의 차이는 최대 3화소이므로 3화소의 차이가 생겼을 때에도 더미 펄스에 의해 추가적으로 프레임 메모리(5)에 기입된 축소 휘도 신호가 표시되지 않도록 테두리의 폭을 3화소로 하고 있다.

다음에, 제3도 및 제4도에 의해 다른 실시예에 대해 설명한다.

상술한 실시예에서는 더미 펄스를 발생시키기 위한 카운터(130)와 리드 인에이블 신호 WE를 발생시키기 위한 카운터(100)를 별도의 회로로 구성했으나, 이하에서는 이들 카운터 중 하나의 카운터로 공용하고 있다.

즉, 제3도에서는 보정 회로(13)의 카운터를 OR 게이트(14)로부터 출력되는 라이트 인에이블 신호 WEy를 입력하고, 1 수평 기간의 인에이블 신호 ENy와 그후에 출력되는 더미 펄스 CNy의 총 펄스 수가 카운트 결과로서 얻어지는 비트 수의 1H 다운 카운터(133)로 구성하고 있다. 상술한 예에서는 보정한 수평 화소수는 「204」이므로 8 비트 카운터로 하면된다.

이 1H 다운 카운터(133)에는 초기치로서 모두 0이 설정되고, 라이트 인에이블 신호 WE를 카운트할 때마다 차례로 「11111111」, 「11111110」과 같이 카운트 값이 내려가는데, 신호 WIND가 H 레벨인 기간에는 하위의 2 비트는 제1도의 카운터(130)와 완전히 동일한 동작을 한다. 따라서, 이 1H 다운 카운터(133)의 하위 2 비트를 더미 펄스 발생 회로(131)에 입력하면 이전의 실시예와 마찬가지로 수평 화소수의 차이에 상당하는 더미 펄스를 출력할 수 있다.

이 예에서는 1H카운터(133)로서 다운 카운터를 이용하고 있으므로, 1 수평 기간의 인에이블 신호 ENy와 그 후에 출력될 더미 펄스 CNy의 총 펄스수는 1H 카운터의 카운트 결과에 대해 2의 보수 산출 회로(134)에서 2의 보수를 산출하면 그 산출값이 총 펄스수가 되고, 이로써 이 값을 판독하여 제어 회로(10)에 공급하면 제1도의 카운터(100)를 생략할 수 있다.

제4도의 예는 제3도의 다운카운터를 업카운터로 한 예인데, 초기치로서 모두 0을 설정하면 신호 WIND가 H 레벨인 1 수평 기간의 카운트 결과로서 1H 업카운터의 하위 2 비트에는 인에이블 신호 ENy의 펄스 수를 4로 나눈 나머지가 얻어진다. 그래서, 이 2비트의 값에 대해 2의 보수 산출 회로(136)에서 2의 보수를 취하면 먼저의 실시예와 마찬가지로 수평 화소수의 차이에 상당하는 값이 얻어지고, 이것을 더미 펄스 발생 회로(131)에 입력하면 그 차이에 상당하는 수의 더미 펄스가 출력되게 된다. 이 예의 경우, 1H 업 카운터(135)에는 1 수평 기간의 인에이블 신호 ENy와 그 후에 출력될 더미 펄스 CNy의 총 펄스 수가 얻어지므로 이 값을 그대로 판독 제어 회로(10)에 공급하면 제1도의 카운터(100)는 생략할 수 있다.

이상은 4:1:1 컴포넌트 부호화 영상 신호를 이용한 예였으나, 4:2:2 컴포넌트 부호화 영상 신호를 이용할 때는 제1도에서는 카운터(13)의 비트 수를 1비트로 해서 인에이블 신호 ENy를 카운트할 때마다 「1」, 「0」을 반복하게 하면 되며, 또 제3 및 4도에서는 1H 카운터(133, 135)의 최하위 비트만을 더미 펄스 발생회로(131) 또는 2의 보수 산출 회로(136)에 입력하면 된다.

이 4:2:2 컴포넌트 부호화 영상 신호를 이용한 경우, 더미 펄스 발생 회로(131)에는 축소 휘도 신호 SY의 수평 화소수를 「2」로 나눈 나머지에 대한 2의 보수가 출력되게 된다. 단, 이 2의 보수는 실질적으로 축소 휘도 신호 SY의 수평 화소수를 「2」로 나눈 나머지와 동일한 값이 되므로 제4도의 2의 보수 회로는 생략될 수 있다.

본 발명에 따르면, 색신호의 해상도를 저하시킨 부호화기를 이용함으로써 회로 규모를 작게 할 수 있는 동시에 수평 화소의 차이에 의해 생기는 색번짐을 확실히 방지할 수 있게 된다.

제1도는 본 발명의 실시예에 따른 구성을 도시하는 블럭도.

제2도는 실시예의 동작을 도시하는 타이밍차트.

제3도는 다른 실시예의 주요부를 도시하는 블럭도.

제4도는 또다른 실시예의 주요부를 도시하는 블럭도.

도면의 주요 부분에 대한 부호의 설명

1 : 부호화기 2, 3, 4 : 축소 회로

5, 6, 7 : 프레임 메모리 10 : 판독 제어 회로

11 : 복호화기 13 : 보정 회로

100, 130 : 카운터 131 : 더미 펄스 발생 회로

133 : 1H 다운 카운터 134, 136 : 2의 보수 산출 회로

135 : 1H 업 카운터

Claims

영상 신호 처리 회로에 있어서,

휘도 신호 및 색신호를 입력하여 상기 색신호의 해상도를 저하시킨 신호로 부호화하는 부호화기,

상기 부호화기에 의해 부호화된 휘도 신호 및 색신호를 축소 처리하여 축소 휘도 신호 및 축소 색신호를 출력하는 축소 회로,

상기 축소 휘도 신호 및 축소 색신호를 각각 기억하는 프레임 메모리,

상기 프레임 메모리로부터의 축소 휘도 신호 및 축소 색신호의 판독을 제어하는 판독 제어 회로,

판독된 축소 휘도 신호 및 축소 색신호를 입력하여 상기 축소 색신호의 해상도를 입력 색신호의 해상도와 동일한 신호로 복호화하는 복호화기, 및

상기 축소 색신호를 상기 복호화기에서 복호화하였을 때의 수평 화소수와 상기 축소 휘도 신호의 수평 화소수의 차이를 판별하는 판별회로를 구비하고, 이 판별된 차이의 화소수만큼 상기 프레임 메모리에서의 상기 축소 휘도 신호의 라이트어드레스를 보정하는 보정 회로

를 포함하는 것을 특징으로 하는 영상 신호 처리 회로.
제1항에 있어서,

상기 판별 회로는 상기 축소 휘도 신호의 수평 화소수를 상기 부호화기에서의 해상도의 저하율에 대응하는 소정치로 나눈 나머지에 대한 2의 보수를 상기 차이로서 출력하는 것을 특징으로 하는 영상 신호 처리 회로.
제1항에 있어서,

상기 판별 회로는 상기 휘도 신호의 수평 화소를 순차 카운트하는 카운터로 구성되며, 상기 부호화기에서의 해상도의 저하율과 관련되는 비트의 카운터 출력 또는 그 2의 보수 출력을 상기 차이로서 출력하는 것을 특징으로 하는 영상 신호 처리 회로.
제3항에 있어서,

상기 카운터는 1 수평 기간 중의 상기 휘도 신호의 수평 화소수를 카운트하는 카운터이며, 상기 판독 제어 회로는 상기 카운터의 출력 또는 그 보수 출력에 기초하여 상기 프레임 메모리로부터의 판독 기간을 결정하는 것을 특징으로 하는 영상 신호 처리 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 프레임 메모리는 라이트 인에이블 신호에 따라 상기 축소 휘도 신호를 기억하며, 상기 보정 회로는 상기 판별된 차이의 화소수만큼 상기 라이트 인에이블 신호를 추가적으로 공급하는 것을 특징으로 하는 영상 신호 처리 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 축소 회로는 상기 축소 휘도 신호 및 축소 색신호의 유효 기간을 각각 나타내는 펄스열 인에이블 신호를 출력하며, 상기 프레임 메모리는 대응하는 인에이블 신호에 따라 상기 축소 휘도 신호 및 축소 색신호를 각각 기억하는 구성이며, 상기 판별 회로는 상기 인에이블 신호의 펄스를 카운트함으로써 상기 차이를 판별하며, 상기 보정 회로는 상기 판별된 차이에 상당하는 더미 펄스를 상기 축소 휘도 신호의 인에이블 신호로서 추가적으로 공급하는 더미 펄스 발생 회로를 포함하는 것을 특징으로 하는 영상 신호 처리 회로.