JP2592378B2 - フォーマット変換器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル・データのフ
ォーマット変換器に関する。

【０００２】

【従来技術及び発明が解決しようとする課題】グラフィ
ックス装置及びテレビジョン装置において世界中では種
々の異なるビデオ信号のフォーマットが使用され、又は
提案されていることは周知である。一般に、信号処理装
置及び信号記録装置等は、特定の信号のフォーマットに
合わせて設計しなければならない。このような装置の設
計には相当のコスト及び労力がかかり、そのことが、更
に新しく優れたビデオ信号フォーマットの開発の障害と
なっていた。

【０００３】現在、米国のテレビジョン業界では、ＨＤ
ＴＶ（高忠実度テレビジョン）用のどの信号フォーマッ
トを採用すべきかについて議論されている。現在提案さ
れているフォーマットは、525/59.94/1:1フォーマッ
ト、1050/59.94/2:1フォーマット、(787+788)/59.94/1:
1フォーマット及び1125/59.94/2:1フォーマットであ
る。日本のソニー株式会社で製造しているＤＶＴＲ（デ
ジタル・ビデオ・テープ・レコーダ）のように、走査線
１１２５本のフォーマット用の装置が現在存在してい
る。これらの種々のフォーマットの比較を行う為には、
これらの提案フォーマットの信号源からのビデオ出力を
各々ビデオ・テープ・レコーダに記録して、この記録済
の信号を元のフォーマットで再生出来ることが望まし
い。

【０００４】フォーマット変換器の設計の１つのアーキ
テクチャがバージニア州のアレクサンドリアにあるアド
バンスト・テレビジョン・テスト・センターにより提案
され、「多数のＨＤＴＶフォーマット用デジタル信号変
換器（Multiple HDTV FormatDigital Signal Converte
r）」と題するチャールズ・ダブリュ・ローデスによる
米国特許出願明細書に開示されている。このアーキテク
チャでは、あるビデオ・フォーマットのビデオ信号を上
述のソニーのレコーダのような特定のＤＶＴＲ（デジタ
ル・ビデオ・テープ・レコーダ）のビデオ・フォーマッ
トに変換する。入力ビデオ信号は、該入力ビデオ信号か
ら得られた水平駆動同期信号及び垂直駆動同期信号を用
いてデジタイズされ、入力信号のサンプリング速度でバ
ッファ・メモリに記憶される。その後、この記憶された
デジタル信号は、ＤＶＴＲの動作速度でメモリから読み
出される。再生中には、ＤＶＴＲからのデータは、ＤＶ
ＴＲの速度でメモリに記憶され、このデータが元のサン
プリング速度でデジタル・アナログ変換器に読み出され
る。１対のダミー・サンプルが入力信号データの各ライ
ンに挿入され、入力ビデオ・ラインは７ライン毎又は１
４ライン毎に繰り返しパターンを生成する。この繰り返
しパターンは、メモリの容量を最少にするように決めら
れる。ダミー・サンプルは、パリティ・ビット、同期ビ
ット、メモリ行指定ビット、フレーム開始点指定ビット
等の情報を含んでいても良い。残念ながら、上述のロー
デスのフレーム変換器は、ソニーのＤＶＴＲが使用して
いる1125/59.94/2:1フォーマットにおいて２つのフィー
ルドの有効ビデオ・ライン数が等しくないという事実を
考慮に入れていない。また、そのＤＶＲＴフォーマット
から変換する時には、オペレータは、元のフォーマット
についての知識が必要になる。

【０００５】従って、本発明の目的は、特定のフォーマ
ットのアナログ信号と従来のデジタル・フォーマットの
デジタル信号との間で双方向の自動信号変換が可能なフ
ォーマット変換器を提供することである。

【０００６】

【課題を解決する為の手段】本発明によるフォーマット
変換器は、２次元画像を表す入力アナログ信号をサンプ
リングし、デジタイズし、従来のデジタル・フォーマッ
トのフィールド当たりのサンプル数より幾分少ない数の
フィールド当たりのデジタル・サンプルを発生する。こ
れらデジタイズされたデジタル・サンプルは、入力ＦＩ
ＦＯ（ファースト・イン・ファースト・アウト）バッフ
ァに書き込まれる。従来のデジタル・フォーマットに従
って、入力ＦＩＦＯバッファからデータを読み出して、
充填サンプルを追加して従来のデジタル・フォーマット
と互換性のあるサンプル・データ列を生成する。充填サ
ンプルの中に含まれるフォーマット識別データ列は、例
えば水平及び垂直のブランキング期間の開始及び終了時
点及びインタレース・デジタル・フォーマットのフィー
ルド数の如き従来のフォーマットに要求されるタイミン
グ・データを示している。残りの充填サンプルのコード
は、実際の入力信号からは得ることが不可能な値に設定
され、入力信号のフォーマットを識別するのに使用され
る。充填サンプルは、従来のデジタル・フォーマットの
装置で通常の信号サンプルと同じように処理され、その
サンプル・データ列はその従来のフォーマットの装置に
より記憶され、切り換えられ、又はデジタル的に転送さ
れる等の適当な処理が実行される。

【０００７】従来のフォーマットの装置からサンプル・
データ列を受けると、本発明のフォーマット変換器は、
充填サンプルを自動的に認識し、充填サンプルをサンプ
ル・データ列から除去する。その後、本来のデータのみ
を含むサンプル・データ列が出力ＦＩＦＯバッファに書
き込まれる。充填サンプルから検出された元の入力信号
のフォーマットに従って、出力ＦＩＦＯバッファからデ
ータが読み出され、アナログ信号に変換される。この出
力アナログ信号のその後の処理又は表示の為のタイミン
グの基準を定める適当な同期信号も発生する。

【０００８】

【実施例】本発明を明瞭に記述するために、異なるＨＤ
ＴＶ（高解像度テレビジョン）フォーマット信号を従来
のＨＤＴＶフォーマットに変換し、その後再び元のフォ
ーマットに戻す実施例を開示している。具体的に言う
と、日本のテレビジョン産業界で採用している1125/59.
94/2:1ＨＤＴＶフォーマットを従来のフォーマットの例
として用い、合衆国で現在考えられているＨＤＴＶフォ
ーマット、525/59.94/1:1、(787+788)/59.94/1:1、及び
1050/59.94/2:1を提案フォーマットの例として考える。
一般に、直交サンプリングが望ましく、サンプル数モジ
ュロＮ１、すなわち１ライン当たりのサンプル数と、信
号の表す画像のサンプルの対応するＸ座標との間に１対
１の対応がある場合にこの直交サンプリング関係が得ら
れる。例えば、この例における従来のフォーマットで
は、１ライン当たりの有効サンプル数は１９２０で、水
平帰線期間中の２８０サンプルを加えると、１ラインの
総サンプル数は２２００である。フィールド周波数を
（１０００／１００１）＊６０Ｈｚ（５９．９４Ｈｚ）
とし、フィールド当たりのライン数を（１１２５／２）
本とすると、水平ライン周波数は約３３．７２ＫＨｚ
（Ｆｈ１）となり、サンプリング周波数は約７４．２Ｍ
Ｈｚ（Ｆｓ１）となる。この例において、提案フォーマ
ットのフィールド周波数は偶然にも同一であるが、水平
ライン周波数は異なっている。３つの提案フォーマット
のライン周波数の近似値は次のようになる。 ＃１．５２５／５９．９４／１：１ -- ３１．５ＫＨ
ｚ（Ｆｈ２） ＃２．((７８７＋７８８)／２)／５９．９４／１：１
-- ４７．２ＫＨｚ（Ｆｈ３） ＃３．(１０５０／２)／５９．９４／２：１ -- ３
１．５ＫＨｚ(Ｆｈ４)

【０００９】サンプリング周波数Ｆｓ１に対する上述の
３つのライン周波数の比は、次のように表される。 Ｒ２＝（１１＊５＊５＊５＊３＊２＊２）／７ Ｒ３＝（１１＊５＊５＊５＊２＊２＊２）／７ Ｒ４＝（１１＊５＊５＊５＊３＊２＊２）／７

【００１０】上述のフォーマットに直交関係が適用され
る場合には、夫々のサンプリング周波数Ｆｓ２−Ｆｓ４
は、Ｆｓ１とは異ならねばならない。便宜上、これらの
サンプリング周波数は、Ｆｓ１に対して整数比の関係に
なければならないが、各フォーマットにおいてビデオ信
号以外の同期信号やブランキング信号のように容易に再
生可能な信号を転送するのにかかる時間は同じなのでこ
の整数比は略１になるべきである。上述の比率を用いて
考えれば、５６／５５という分数は、提案フォーマット
の全てに対して妥当な候補値であり、その結果得られる
サンプリング周波数Ｆｓ２−Ｆｓ４は、各々約７５．５
ＭＨｚとなる。この時、各提案フォーマットのライン当
たりのサンプル数は、次のようになる。 Ｎ２＝２４００ Ｎ３＝１６００ Ｎ４＝２４００

【００１１】つけ加える必要のある基本的な条件が２つ
存在する。第１の条件として、従来のフォーマットのフ
ィールド当たりの有効サンプル数は、提案フォーマット
の有効サンプル数以上の数でなければならない。第２の
条件として、ＦＩＦＯバッファの容量を最小化する為
に、サンプルの出力動作の最初から最後までの時間間隔
は、サンプルの入力動作の最初から最後までの時間間隔
と略等しいくならねばならない。

【００１２】一般に、処理されるフォーマットは、イン
タレース走査（２：１）を採用するか否かにかかわら
ず、各フィールド毎に同じ数の有効ラインを有してい
る。しかし、従来の選択されたフォーマットではインタ
レース走査を採用し、フィールド毎の有効走査ライン数
が異なっている。汎用的なフォーマットの変換を達成す
る為に、以下の４つのパラメータを定義する。 １Ｒ１＝フィールド１の第１ラインの充填サンプル(ダ
ミー・サンプル)の数 １Ｒ２＝フィールド１の最後のラインの充填サンプルの
数 ２Ｒ１＝フィールド２の第１ラインの充填サンプルの数 ２Ｒ２＝フィールド２の最後のラインの充填サンプルの
数 従来の選択されたフォーマットのパラメータは次のよう
になる。 ライン当たりのサンプル数＝２２００ ライン当たりの有効サンプル数＝１９２０ フィールド１の有効ライン数＝５１７ フィールド２の有効ライン数＝５１８ フィールド２の余分なサンプルは、ＦＩＦＯバッファが
異常に大きくない限り使用されないので、フィールド２
の余分な１ラインは無視される。よって、次の関係が得
られる。 ２Ｒ１＋２Ｒ２≧１９２０ これは、フィールド当たり９９２６４０（５１７＊１９
２０）個の有効サンプルが得られ、第１の条件を達成し
ている。

【００１３】従来のフォーマットにおいて、最初のサン
プルから最後のサンプルまでの時間間隔は、約１５．３
３ｍｓｅｃ［（５１６＊２２００＋１９２０）／Ｆｓ
１］である。提案フォーマット１と提案フォーマット３
のライン数は、第２の条件を略満たし、４８２．４（１
５．３３＊３１．７）である。この数を４８３に丸め近
似し、最後のブランキング時間として約５μｓｅｃを差
し引くと、約１５．３４４ｍｓｅｃの時間間隔が得られ
る。これは、従来の場合と比較すると約１４μｓｅｃの
差があることになる。提案フォーマット２については、
ライン数は、７２３．６で、これを７２４本に丸め近似
すると、時間間隔は、約１５．３３３ｍｓｅｃとなり、
これは従来のフォーマットと比較して約３μｓｅｃの差
となる。

【００１４】上述の第１の基本的な条件は、提案フォー
マットで許容されるライン当たりの有効サンプル数の最
大値を定義する。従って、提案フォーマット１及び３の
ライン当たりの最大サンプル数は、９９２６４０／４８
３＝２０５５余り７５であり、提案フォーマット２の場
合には、ライン当たりの最大サンプル数は、１３７１余
り３６となる。これは、提案フォーマット１及び３で
は、ライン当たり２０５５サンプルを割り当てると、フ
ィールド当たり７５サンプルが余ることを意味する。し
かし、 本実施例で使用されているコンポーネント・フ
ォーマットは、輝度成分をサンプリング周波数Ｆｓでサ
ンプリングするが、２つの色成分は、クロックを切り換
えてＦｓの半分の周波数でサンプリングする。従って、
提案フォーマットでは、ライン当たりのサンプル数を偶
数にすることが望ましい。各フォーマットの見込みリス
トを以下の表１及び表２に示す。

【００１５】［従来のフォーマット］ ・サンプル数／フィールド＝９９２６４０ ・ライン数／フィールド＝５１７

【００１６】［提案フォーマット１及び３］ ・ライン数／フィールド＝４８３

【表１】

【００１７】［第二の提案フォーマット］ ・ライン数／フィールド＝７２４

【表２】

【００１８】提案フォーマット１及び３の上述の第２の
基本的条件から、最初のサンプルと最後のサンプルとの
間の総時間差は、約１４μｓｅｃ、すなわち、約１００
０サンプルの期間に相当する。「余りのサンプル」の数
を最小にするべきであり、且つ従来のフォーマットのフ
ィールドの最初と最後で余りのサンプルの数が多くなる
ともっと大容量のＦＩＦＯバッファを必要とするので、
第１及び第３提案フォーマットの為にライン当たりのサ
ンプル数を２０４０に選択する。この選択により、８２
個の余りのサンプルを従来のデジタル・フォーマットの
各フィールドの開始部分に４０個と終了部分に４２個と
（又はその逆）に分割して割り当てて送信することが必
要になる。提案フォーマット３の場合には、時間差は約
３μｓｅｃ、すなわち約３５０サンプルの期間に相当す
るので、各ライン当たりのサンプル数を１３６８に選択
し、フィールド当たりの１４０の余りのサンプルを最初
のラインと最後のラインに等しく分割して割り当てる。
これらのパラメータを用いれば従来のフォーマットと提
案フォーマットとの間の変換が実現し、後述する本発明
の実施例に示すように変換を行ことが出来る。

【００１９】図１は、本発明のフォーマット変換器の基
本構成を示すブロック図である。アナログ入力モジュー
ル２０は、カメラの如き信号源からのＧＢＲ信号の如き
入力ビデオ信号を受け、サンプリング周波数Ｆｓでこの
信号をデジタル・コンポーネント・ビデオ信号Ｙ、Ｐｂ
及びＰｒに変換すると共に、入力信号から水平駆動信号
及び垂直駆動信号も発生する。このデジタル・コンポー
ネント信号の有効ビデオ・サンプルは、入力ＦＩＦＯバ
ッファ３０に書き込まれる。オペレータは、入力ビデオ
信号のフォーマットをコントローラ４０に指示する。コ
ントローラ４０は、上述の方法で得られたメモリ内のパ
ラメータに基づいて入力ＦＩＦＯバッファ３０にタイミ
ング信号を供給する。入力ＦＩＦＯバッファ３０は、コ
ントローラ４０から従来のフォーマットのサンプリング
周波数の読み出しクロック信号と、読み出しゲート信号
と、ダミー・ゲート信号とを受ける。これらのタイミン
グ信号に応じて、入力ＦＩＦＯバッファ３０は、有効ビ
デオ・サンプルと充填サンプルを含むサンプル・データ
列を発生する。充填サンプルは、ダミー・ゲート信号に
応じて発生し、有効ビデオ・サンプルは、読み出しゲー
ト信号に応じて発生する。このサンプル・データ列は、
従来のデジタル・フォーマットのコントローラ４０の入
出力部を介して例えばＤＶＴＲの如き従来のデジタル・
フォーマットの装置に出力される。

【００２０】充填サンプルは、緑、青及び赤の正の値で
は作れない輝度値及び色度値の不可能な値を持っている
ので、有効ビデオ・サンプルと識別することが出来る。
本実施例において、充填サンプルを表すのに選択したコ
ードは、Ｙ、Ｐｂ及びＰｒについて「０１」である。輝
度に関しては、黒は１０進数で「１６」（１６進数では
「１０」）であり、白は１０進数で「２１９」である。
一方、色度成分の値は、１０進数で「１２８」（１６進
で「８０」）のコードでゼロを表す２進のオフセット値
である。従って、「０１」の充填コードは、僅かに負の
輝度と大きな負の値の色度成分を表している。これは、
赤及び青の負の大きな値を必要とするので、通常の有効
なビデオ信号には発生せず、実現可能な色ではない。コ
ード化したフォーマットに関する情報を送るのに、充填
サンプルを表すコードを変化させたり、充填サンプルの
パターンを所定の方法で変更したり、特定のライン若し
くは特定の数のラインの充填サンプルの数をカウントし
たり、従来のフォーマットのラインをカウントしたり、
提案フォーマットのラインをカウントしたりしても良
い。本実施例は、自由なパラメータとして、従来のフォ
ーマットのフィールド１の第１ラインの「余りのサンプ
ル」の数を用いている。この構成により、全体として同
じ充填カウント値を持つ提案フォーマットの異なる瞬時
値を微分しても良い。

【００２１】従来の装置１０からのサンプル・データ列
は、その入出力部を介してコントローラ４０に入力さ
れ、そこでサンプル・データ列から充填サンプルが分離
され、有効ビデオ・サンプルのみが残される。この有効
ビデオ・サンプルは出力ＦＩＦＯ５０に書き込まれる。
充填サンプルから自動的に判断し、サンプル・データ列
の元のフォーマットの識別結果に基づいて、出力ＦＩＦ
Ｏ５０から読み出された有効・ビデオ・サンプルは、出
力アナログ・モジュール６０に送られ、ここで同期パル
スと共に水平及び垂直ブランキング信号が発生される。
この出力アナログ・モジュール６０は、元の入力ビデオ
信号と同じフォーマットの出力ビデオ信号を発生する。
この実施例では、ＦＩＦＯバッファ３０、５０の総容量
は、従来のフォーマットの１ライン分より僅かに大き
い。

【００２２】入力ビデオ信号から入力ＦＩＦＯ３０に送
られるデータを読み出す為に、コントローラ４０は、図
２のデコーダ部を備え、入力ＦＩＦＯ３０の為に読み出
し信号及びダミー・ゲート信号の如きタイミング信号を
発生する。このデコーダ部は、余り論理部４２、識別ダ
ミー論理部４４、第１ライン／最終ライン論理部４６、
ダミー・ペア論理部４８及び出力部４９を備えている。
このデコーダ部へ、コントローラ４０のステート・マシ
ン（後述する図５参照）から種々の制御コマンドが入力
される。これらの制御コマンドは、指示された入力ビデ
オ・フォーマットに依存し、余りのダミー充填サンプル
の１Ｒ１信号、１Ｒ２信号、２Ｒ１信号及び２Ｒ２信号
と、水平ブランキング信号ＨＢ及び垂直ブランキング信
号ＶＢと、従来フォーマットのクロック信号Ｆｓ１と、
非ダミー・ペア信号Ｎ２Ｄと、フィールド２信号Ｆ２
と、これを反転した反転フィールド２信号ＮＦ２とを含
んでいる。出力論理部４９の出力は、入力ＦＩＦＯ３０
に必要なタイミング信号であって、読み出しクロックＲ
Ｃｌｋと、読み出しゲート信号ＲｄＧと、ダミー・ゲー
ト信号ＤＵＭＧと、水平ブランキング信号ＨＢと、垂直
ブランキング信号ＶＢＡと、フィールド２信号Ｆ２を含
んでいる。

【００２３】第１ライン／最終ライン論理部４６に含ま
れる１対のＤ型フリップ・フロップ４６０及び４６２
は、水平ブランキング信号ＨＢの立ち下がりエッジ、す
なわち、入力信号の水平ブランキング期間の終了時点に
応じてクロック駆動される。第１フリップ・フロップ４
６０の入力は、垂直ブランキング信号ＶＢであり、第２
フリップ・フロップ４６２の入力は、第１フリップ・フ
ロップ４６０の反転Ｑ出力である。これら両フリップ・
フロップ４６０及び４６２のＱ出力は、第１ノア・ゲー
ト４６４に入力され、このゲートからフィールド信号Ｆ
Ｓｔの第１ラインの開始信号を発生する。両フリップ・
フロップ４６０及び４６２の反転Ｑ出力は、第２ノア・
ゲート４６６に入力され、このゲートからフィールド信
号ＦＥＮの最終ラインの開始信号を発生する。第１フリ
ップ・フロップ４６０の反転Ｑ出力と第２フリップ・フ
ロップ４６２のＱ出力は、第３ノア・ゲート４６８に入
力され、このゲートから有効垂直ブランキング信号ＶＢ
Ａを出力する。

【００２４】動作を説明する。垂直ブランキング信号Ｖ
Ｂは、フィールドの最終ラインの水平ブランキング期間
の開始時点で開始し、有効垂直ブランキング期間の最後
まで継続する。水平ブランキング信号ＨＢは、入力ビデ
オ信号のライン周波数で発生し、入力ビデオ信号の各ラ
イン毎の水平ブランキング期間を示す。垂直ブランキン
グ信号ＶＢが立ち上がると、水平ブランキング信号ＨＢ
の立ち下がりエッジで第１フリップ・フロップ４６０の
Ｑ出力が高レベルとなり、その反転Ｑ出力は低レベルと
なる。両フリップ・フロップ４６０及び４６２の反転Ｑ
出力と共に、第２ノア・ゲート４６６は、ＦＥＮ信号を
高レベルにする。これは、そのフィールドの有効最終ラ
インの開始時点である。次の水平ブランキング信号ＨＢ
の立ち下がりエッジで、第１フリップ・フロップ４６０
の反転Ｑ出力により、第２フリップ・フロップ４６２の
反転Ｑ出力が高レベルとなり、第２ノア・ゲート４６６
の出力を低レベルとし、フィールド信号ＦＥＮは、その
フィールドの最終ラインの期間中のみ高レベルとなる。
垂直ブランキング期間の終了時点で、垂直ブランキング
信号ＶＢは低レベルとなる。そして、水平ブランキング
信号ＨＢもフィールドの第１有効ラインの前の水平ブラ
ンキング期間の終了時点で低レベルになる時、第１フリ
ップ・フロップ４６０のＱ出力が低レベルにその反転Ｑ
出力が高レベルになる。フリップ・フロップ４６０及び
４６２の反転Ｑ出力が高レベルとなるので、ＦＳＴ信号
を発生する第１ノア・ゲート４６４の出力も高レベルと
なる。次の水平ブランキング信号のＨＢの立ち下がりエ
ッジで、第２フリップ・フロップ４６２のＱ出力は高レ
ベルとなり、第１ノア・ゲート４６４の出力を低レベル
にするので、ＦＳＴ信号は、そのフィールドの第１ライ
ン期間中のみ高レベルとなる。フィールドの最終ライン
の後、第１フリップ・フロップ４６０の反転Ｑ出力が低
レベルになり、且つ第２フリップ・フロップ４６２のＱ
出力も低レベルになると、有効垂直ブランキング信号Ｖ
ＢＡが最終ラインの終了時点で高レベルとなり、第１ラ
インの直前に垂直ブランキング信号ＶＢが終了するまで
高レベルが維持される。

【００２５】有効垂直ブランキング信号ＶＢＡ及び水平
ブランキング信号ＨＢは、ゲート４４０で合成され、コ
ンポジット・ブランキング信号Ｂ及びその反転Ｂ信号を
発生する。この反転Ｂ信号は、ＦＥＮ信号、Ｆ２信号及
びＮＦ２信号と共に、余り論理部４２に入力される。こ
の余り論理部４２への入力は、ステート・マシンから受
ける余りの充填信号１Ｒ１、１Ｒ２、２Ｒ１、２Ｒ２で
ある。第１アンド・ゲート４２２は、１Ｒ１信号が発生
すると、第１フィールドのライン１の有効期間中に高レ
ベル出力を発生する。同様に、第２アンド・ゲート４２
４は、１Ｒ２信号が発生すると、フィールド１の最終ラ
インの有効期間中に高レベル出力を発生し、第３アンド
・ゲート４２６は、２Ｒ１信号が発生すると、フィール
ド２のライン１の有効期間中に高レベル出力を発生し、
第４アンド・ゲート４２８は、２Ｒ２信号が発生すると
フィールド２の最終ラインの有効期間中に高レベル出力
を発生する。アンド・ゲート４２２、４２４、４２６及
び４２８の出力は、オア・ゲート４２０により合成さ
れ、余りの充填信号ＲＥＭとして出力される。

【００２６】水平ブランキング信号（ＨＢ信号）は、ゲ
ート４４２に入力され、その出力端から差動出力信号が
発生される。このＨＢ出力信号は、ノア・ゲート４４４
に入力され、反転ＨＢ出力信号は、遅延ラッチ４４６の
Ｄ０入力端に供給される。遅延ラッチ４４６において、
Ｑ０出力端はＤ１入力端に接続され、Ｑ１出力端はＤ２
入力端に接続され、Ｑ２出力端はＤ３入力端に接続さ
れ、Ｑ４出力端はＤ４入力端に接続されている。そし
て、Ｑ４出力端はノア・ゲート４４４の一方の入力端に
接続されている。この遅延ラッチ４４６は、従来のフォ
ーマットのクロック信号Ｆｓ１により駆動されるので、
Ｑ４の出力はＤ０の入力から５サンプル分だけ遅延され
る。水平ブランキング信号ＨＢの前に、遅延ラッチ４４
６からの反転ＨＢ信号が高レベルになるので、ノア・ゲ
ート４４４の出力が低レベルになる。ＨＢ信号が高レベ
ルになると、５サンプル期間後に遅延ラッチからの反転
ＨＢ信号が低レベルになるが、ＨＢ信号が高レベルなの
でノア・ゲート４４４の出力は低レベルに維持される。
その後、ＨＢ信号が、水平ブランキング期間の終了時点
で低レベルになると、ノア・ゲート４４４の出力は、高
レベルとなり、高レベルの反転ＨＢ信号は、遅延ラッチ
４４６の入力端Ｄ０に供給される。５サンプル期間の最
後の時点で、高レベルの反転ＨＢ信号が遅延ラッチ４４
６から出力され、ノア・ゲート４４４の出力は、再度低
レベルとなり、５サンプル分のパルス幅を有するゲート
信号５ＤＵＭを水平ブランキング期間の終了直後に発生
する。

【００２７】ステート・マシンは、ダミー・ペア制御信
号Ｎ２Ｄも発生してダミー・ペア論理部４８の第１フリ
ップ・フロップ４８２に送る。このダミー・ペア制御信
号は、ダミー・ワードのペア群を提案フォーマットのデ
ータ列の各ラインに挿入する。あるいは、Ｎ２Ｄ信号
が、コントローラ４０の出力端の従来のフォーマットの
データ列の各ラインに一定一にあるダミー・ワードのペ
ア群を挿入すると、従来のモニタ出力を観測する時に、
入力ビデオ信号の特定のフォーマットを表す離間した垂
直線のパターンが形成される。このパターンの様子を図
９（Ａ）〜（Ｄ）に示す。これらの垂直線のパターン
は、入力信号のフォーマットを従来のフォーマット・モ
ニタ上で視覚的に表すか、又は従来のフォーマット装置
からの元のデータを視覚的に表す。例えば、図９（Ａ）
の「５２５」フォーマットの場合には、ダミー・ワード
によって７本の垂直線が表示されているが、スクリーン
の左側にそれらの殆どが表示されている。図９（Ｂ）の
「７８７／７８８」フォーマットの場合には、２本の垂
直線しか表示されていない。また、図９（Ｃ）の「１０
５０」フォーマットの場合には、再度７本の垂直線が表
示されるが、それらの大部分はスクリーンの右側に表示
されている。図９（Ｄ）の「１１２５」フォーマット、
即ち従来のフォーマットの場合には、垂直線は何も表示
されない。ダミー・ペア制御信号は、通常時には高レベ
ルなので、２つのフリップ・フロップ４８２及び４８４
の反転Ｑ出力は、低レベルになっている。ダミー・ペア
が挿入されると、Ｎ２Ｄ信号が１サンプル期間中低レベ
ルとなり、クロック信号Ｆｓ１が第１フリップ・フロッ
プ４８２をクロック駆動するので、反転Ｑ出力は、高レ
ベルとなりＱ出力は低レベルとなる。第１フリップ・フ
ロップ４８２のＱ出力は、第２フリップ・フロップ４８
４に入力され、第１フリップ・フロップ４８２の反転Ｑ
出力が低レベルに変化すると、クロック信号Ｆｓ１の次
のクロック・パルスに応じて第２フリップ・フロップ４
８４の反転Ｑ出力が高レベルに変化する。これらフリッ
プ・フロップの反転Ｑ出力はワイヤード・オア構成によ
り、２サンプル分のパルス幅を有するダミー・ゲート信
号２ＤＵＭが生成される。

【００２８】余り論理部４２の出力ＲＥＭと、識別ダミ
ー論理部４４の出力５ＤＵＭと、ダミー・ペア論理部４
８の出力２ＤＵＭとが出力部４９のオア・ゲート４９２
に入力される。オア・ゲート４９２の出力は、コンポジ
ット充填信号ＤＵＭであり、バッファ４９６の入力端Ｃ
に入力される。バッファ４９６の出力端ＯＣは、ダミー
・ゲート信号ＤＵＭＧを発生してＦＩＦＯ３０に入力す
る。コンポジット充填信号ＤＵＭは、ブランキング信号
Ｂと共に第２オア・ゲート４９４にも入力され、このゲ
ート出力からコンポジット非読み出し信号ＮＲｄが出力
される。この信号は、ブランキング及びダミー期間中に
入力ＦＩＦＯ３０から読み出すべき有効データが存在し
ないことを示す。このＮＲｄ信号は、バッファ４９６の
別の入力端Ｂに入力され、その反転ＯＢ出力端からＦＩ
ＦＯ３０に入力される読み出しゲート信号ＲｄＧが出力
される。最後に、従来のクロック信号Ｆｓ１は、バッフ
ァ４９６を通過して入力ＦＩＦＯ３０に供給される。

【００２９】入力ＦＩＦＯ３０は、コントローラ４０の
デコーダ部からの信号に応じて、読出しゲート期間中の
有効ビデオ・サンプルとダミー・ゲート期間中のダミー
充填サンプルとを含むデータ列を発生する。入力ＦＩＦ
Ｏ３０は、読出しゲート信号と、デコーダ部からのダミ
ー・ゲート信号とを組み合わせ、読出しゲート信号ＲＧ
を発生する。この読出しゲート信号ＲＧは、従来のフォ
ーマットのデータ・ラインを包含するゲート信号であ
り、元の入力信号からの有効ビデオ・データと挿入され
たダミー・データとを含んでいる。この読出しゲート信
号ＲＧは、クロックＦｓ１に対応する読出しクロック信
号ＲＣＫと共に、図４の入力／出力論理部のコントロー
ラ４０に入力される。輝度成分データ及び色度成分デー
タを夫々表すデータ列ＡＹ及びＡＣが輝度マルチプレク
サ４０１及び色度度マルチプレクサ４０２の入力ポート
３に夫々供給される。入力ＦＩＦＯ３０がこのデータ列
を出力している時、読出しゲート信号ＲＧは高レベル
で、有効ビデオ信号ＶＩＤをバッファ増幅器４０５を介
してアンド・ゲート４０３及び４０４に供給する。バッ
ファ増幅器４０５は、反転読出しゲート信号ＮＲＧもノ
ア・ゲート４０６に供給する。また、ノア・ゲート４０
６への入力は、コントローラ４０のステート・マシンか
ら受ける水平ブランキング・ビットＨＢＢＩＴである。
この水平ブランキング・ビットＨＢＢＩＴは、入力ＦＩ
ＦＯ３０からの提案フォーマットデータ列に対して水平
ブランキング期間中の各有効ビデオ・ラインの終了時点
で発生する。提案フォーマット・データ列を上述のソニ
ー製のＤＶＴＲによって記録するような特定の応用例で
は、ＤＶＴＲに必要なある情報がある。それは、ＤＶＴ
Ｒがデータの更新機能を実行している期間中の各ライン
の開始時点及び終了時点のデータ・ワードの識別情報及
び各ライン間の一連のブランキング・データ・ワードで
ある。従って、ノア・ゲート４０６の出力が高レベルに
なり、有効ラインの有効ビデオ部分の開始時点で読出し
ゲート信号が発生したことが指示されると、最終有効ビ
デオ・カウンタ４０７には内部初期カウント値として１
９２４がロードされる。その後、読出しクロック信号が
カウントされ、そのカウントが継続している間には、そ
のカウント出力はデジタル遅延線４０８の遅延入力端Ｄ
Ｌに供給される。このカウント出力は、１対の排他的論
理和ゲート４０９及び４１０にも入力される。デジタル
遅延線４０８のＱ０出力は、第１排他的論理和ゲート４
０９に入力され、Ｑ２出力は、第２及び第３排他的論理
和ゲート４１０及び４１２に入力され、Ｑ３出力は、第
３排他的論理和ゲート４１２とアンド・ゲート４０３及
び４０４に入力される。第２排他的論理和ゲート４１０
の出力は、第２アンド・ゲート４０４の出力と共に第１
オア・ゲート４１３に入力され、第３排他的論理和ゲー
ト４１２の出力は、第１アンド・ゲート４０３の出力と
共に第２オア・ゲート４１４に入力される。オア・ゲー
ト４１３及び４１４の出力は、マルチプレクサ４０１及
び４０２の選択入力端ＳＥＬＡ及びＳＥＬＢに夫々入力
される。第１排他的論理和ゲート４０９の出力は、輝度
マルチプレクサ４０１のＰＯＲＴ１の全ての入力線に共
通接続されている。輝度マルチプレクサ４０１のＰＯＲ
Ｔ２は、「１ｘｘｘ００００」を入力データとして受
け、「ｘｘｘ」の部分は、ステート・マシンからのＨＢ
ＢＩＴ、ＶＢＢＩＴ及びＦ２ＢＩＴの信号を夫々受け
る。最後に、輝度マルチプレクサ４０１のＰＯＲＴ０に
は、黒ラベル信号「１０Ｈ」（Ｈは１６進数を表す）が
供給され、色度マルチプレクサ４０２のＰＯＲＴ０、Ｐ
ＯＲＴ１及びＰＯＲＴ２には、色の中央値の信号「８０
Ｈ」が供給される。

【００３０】動作を説明する。読出しゲート信号ＲＧが
高レベルで、水平ブランキングビットＨＢＢＩＴが水平
ブランキング期間の終了時点で低レベルになると、ノア
・ゲート４０６から初期カウント値がロードされる。デ
ジタル遅延線４０８のＱ出力は、全て「０」であり、こ
れらが排他的論理和ゲート４０９、４１００４１２に供
給され、オア・ゲート４１３及び４１４の出力も「０」
となるので、マルチプレクサ４０１及び４０２の各ＰＯ
ＲＴ０が選択される。信号ＲＧが高レベルになると、Ｖ
ＩＤ信号がアンド・ゲート４０３及び４０４をイネーブ
ル状態にする。カウンタ４０７がＲＣＫの次のパルスに
応じてカウントを開始すると、排他的論理和ゲート４０
９及び４１０の出力は、それらの入力が異なるので高レ
ベルとなる。これにより、輝度マルチプレクサ４０１の
ＰＯＲＴ１に入力する全ての線に「１」が供給され、オ
ア・ゲート４１３の入力に高レベルが供給されてマルチ
プレクサ４０１及び４０２のＰＯＲＴ１が選択される。
ＲＣＫの次のクロック・パルスに応じてデジタル遅延線
４０８のＱ０出力が高レベルとなり、第１排他的論理和
ゲート４０９の出力を低レベルに変化させるので、輝度
マルチプレクサ４０１のＰＯＲＴ１の入力線には全て
「０」が供給される。次のクロック・パルスは、論理状
態には影響しないので、全て「０」が供給されるＰＯＲ
Ｔ１が選択されたままの状態が維持されている。４番目
のクロック・パルスに応じて、デジタル遅延線４０８の
Ｑ２出力は高レベルとなるので、第２排他的論理和ゲー
ト４１０の出力は、その入力が同一となるので低レベル
となり、第３排他的論理和ゲート４１２の出力は高レベ
ルとなる。第３排他的論理和ゲート４１２の出力が高レ
ベルになると、オア・ゲート４１４の出力も高レベルに
なり、マルチプレクサ４０１及び４０２のＰＯＲＴ２が
選択される。この時点で、識別ワード「１ｘｘｘ００
０」が輝度マルチプレクサ４０１のＰＯＲＴ２に供給さ
れる。遅疑のクロック・パルスに応じてデジタル遅延線
４０８のＱ３出力は高レベルとなるので、排他的論理和
ゲート４１２の出力は低レベルとなり、アンド・ゲート
４０３及び４０４の出力は高レベルとなる。アンド・ゲ
ート４０３及び４０４が共に高レベルを出力すると、オ
ア・ゲート４１３及び４１４がマルチプレクサ４０１及
び４０２のＰＯＲＴ３を選択し、入力ＦＩＦＯからのデ
ータ列を出力に転送する。従って、輝度マルチプレクサ
４０１の出力は、読出しゲートＲＧの開始後の５つのサ
ンプルに対して、「１０Ｈ」、全て「１」全て「０」全
て「０」及び識別データＩＤの順序で出力される。これ
により、ＤＵＭＧ信号の５ＤＵＭに対応する入力ＦＩＦ
ＯからのＡＹのダミー・サンプル値をこの識別順序で置
換する。

【００３１】従来のビデオ・ラインの終了に対応するカ
ウント動作の終了時点で、カウント出力は低レベルとな
り、第１排他的論理和ゲート４０９の入力を異なるレベ
ルとする。この時点で読出しゲート信号ＲＧも低レベル
なので、ＶＩＤも低レベルとなり、アンド・ゲート４０
３及び４０４の出力も低レベルとなる。上述と同じ動作
が継続され、従来のビデオ・ラインの各終了時点毎に
「１０Ｈ」に続いて全て「１」、全て「０」、全て
「０」及び識別データという識別データ・ワード列を出
力し、これは次のラインの開始時点で読出しゲート信号
ＲＧが再度高レベルになるまで続く。識別データ・ワー
ドＩＤのＨＢＢＩＴは、ラインの開始時点では低レベル
であり、ラインの終了時点では高レベルである。色度マ
ルチプレクサ４０２は、輝度チャンネル上に出力される
識別データ・ワード列の発生期間中に一連の「８０Ｈ」
のデータ・ワードを出力し、従来のフォーマットの有効
ビデオ・ライン部分の期間中に色度データを発生する。
この有効ビデオ・ライン部分は、入力ビデオ信号の有効
ビデオ部分と挿入されたダミー・データ・ワードとを含
んでいるものと理解されたい。

【００３２】図５及び図６は、コントローラ４０の出力
部分を示すブロック図であり、従来のフォーマットのＤ
ＶＴＲ１０からデータを読み出し、対応する入力ビデオ
信号の元のフォーマットに自動的に変換する機能を有す
る。輝度及び色度のデータＹ及びＣがパイプライン７２
及び７４に夫々入力される。これらパイプライン７２及
び７４にはダミー・デコーダ７６が接続されている。ダ
ミー・デコーダ７６は、値が全て負、即ち、１０進数で
１６より小さい数の各データ・ワードをデコードし、Ｙ
及びＣのデータ列の元のフォーマットを決定するか、又
はここに示すように、ダミー・サンプルを識別する為に
のみカウントしてそのカウント値をフォーマットの識別
子としても良い。この実施例においては、ダミー・デコ
ード７６は、３つのオア・ゲート７６２、７６４、７６
６を有し、色度成分及び輝度成分の４つのＭＳＢ（最上
位ビット）の何れかがこうレベルであれば、オア・ゲー
ト７６６からの高レベル出力を非ダミー信号ＮＤＵＭと
して出力する。すなわち、オア・ゲート７６６は、輝度
成分及び色度成分の両方が負にならない限りこうレベル
出力を発生する。各パイプライン７２及び７４は、一連
のラッチ群７２．ｎ及び７４．ｎ（ｎ＝１，２，３，
４）を含み、第１のラッチ７２．１及び７４．１は従来
のフォーマットのデータ列Ｙ及びＣを入力として受け、
第２のラッチ７２．２及び７４．２の入力信号を出力す
るように直列接続され、最後のラッチ７２．４及び７
４．４からパイプライン７２及び７４の出力が夫々出力
され、出力ＦＩＦＯ５０に供給される。このデータ列が
パイプライン７２及び７４を通過する際には、サンプリ
ング・クロックＦｓによりクロック駆動される。

【００３３】識別データ列検出器７３は、輝度パイプラ
イン７２に接続されており、データ列「１」、「０」、
「０」及びＩＤを有効ビデオ・ラインの各開始時点で同
時に検出する。パイプライン７２の第３ラッチ７２．３
の出力端には、１対のナンド・ゲート７３１及び７３２
で構成された全「１」検出器が設けられている。この全
「１」検出器は、全ての入力が高レベルのときのみ低レ
ベルの出力信号を発生する。第１及び第２ラッチ７２．
２及び７２．３の出力端には、夫々オア・ゲート７３３
〜７３５及び７３６〜７３８で構成された全「０」検出
器が設けられ、この全「０」検出器は、全ての入力が
「０」になった時のみ低レベル出力を発生する。全
「１」検出器及び全「０」検出器の出力は、検出オア・
ゲート７３９に入力される。この検出オア・ゲート７３
９は、識別データ列の最初の３つワードが発生する時以
外は高レベルになっている非開始信号ＮＳＴＲＴを発生
する。これら識別データ列の最初の３つのワードが従来
のフォーマット・データ・ラインの各開始時点及び各終
了時点の両方で発生するので、輝度パイプライン７２の
入力端の識別回路７１が識別データ列の識別ワードを検
出する。

【００３４】ＮＳＴＲＴ信号は、ＶＢＢＩＴ及びＨＢＢ
ＩＴ（ビット４及び５）と共にオア・ゲート７１２に入
力される。このＮＳＴＲＴ信号は、ＪＫフリップ・フロ
ップ７１４の反転Ｊ入力端にも供給される。オア・ゲー
ト７１２の出力は、ＪＫフリップ・フロップ７１４の反
転Ｋ入力端に供給される。フリップ・フロップ７１４の
反転Ｑ出力は、有効ビデオ信号ＡＣＴとして、直列のラ
ッチ７５．１、７５．２及び７５．３を含む第３パイプ
ライン７５に入力される。ＮＳＴＲＴ信号が低レベルに
なり、識別コードがラインの開始を指示する、即ち、Ｈ
ＢＢＩＴとＶＢＢＩＴの両方が低レベルとなり、オア・
ゲート７１２の出力が低レベルとなると、フリップ・フ
ロップ７１４の反転Ｑ出力が高レベルになる。ＮＳＴＲ
Ｔ信号が低レベルとなり、識別ワードＩＤがラインの終
了を指示する、即ち、ＨＢＢＩＴ及びＶＢＢＩＴの一方
又は両方が高レベルとなり、オア・ゲート７１２の出力
が高レベルとなると、フリップ・フロップ７１４の反転
Ｑ出力は高レベルとなる。ラインの終端のＮＳＴＲＴ信
号までの全ライン期間に亘り、ＡＣＴ信号が高レベルを
維持する。ＮＳＴＲＴ信号は、第２フリップ・フロップ
７１６にも反転クロック・イネーブル信号として入力さ
れる。識別ワードのフィールド識別ビット（Ｆ２ＢＩＴ
又はビット６）が第２フリップ・フロップ７１６に入力
され、その反転Ｑ出力にフィールド識別信号ＮＦ２を出
力する。この識別信号は、データ列からのラインがフィ
ールド１にある場合には高レベルであり、フィールド２
にある場合には低レベルとなる。この識別信号ＮＦ２
は、第３パイプライン７５にも入力される。

【００３５】ＡＣＴ信号は、アンド・ゲート７５２で第
３パイプラインの出力と合成され、識別データ列の最初
の３つのワードと等価な期間だけ遅延されたＡＣＴ３信
号を発生する。このＡＣＴ３信号は、第２アンド・ゲー
ト７５４でＮＤＵＭ信号及びＮＳＴＲＴ信号と合成さ
れ、ダミー・サンプルを除いた有効ビデオ・データと識
別データ列が輝度及び色度のパイプライン７２及び７４
の最終ラッチ７２．４及び７４．４に供給されたときの
み書込みフリップ・フロップ７５６に高レベルの入力信
号を供給する。クロック信号Ｆｓは、書込みフリップ・
フロップを介して書込み信号ＷＲをクロック駆動する際
に、データ列パイプラインの最終ラッチ７２．４及び７
４．４を通過する有効データもクロック駆動する。この
書込み信号ＷＲは、出力ＦＩＦＯ５０で使用され、デー
タ列からの元の入力信号の有効データを出力ＦＩＦＯに
書き込む。

【００３６】第３パイプライン７５の出力から得たＡＣ
Ｔ信号、ＮＤＵＭ信号及びＮＦ２．３信号は、サンプリ
ング・クロックＦｓと共にダミー・カウンタ７７に入力
され、従来のフォーマットのデータ列の最初のフィール
ドの最初のラインのダミー・サンプルの数をカウントす
る。フィールド１の第１ラインでＮＦ２信号が高レベル
になり、３サンプル分の時間経過後に出力されたＮＦ
２．３信号がノア・ゲート７７１に入力されると、カウ
ンタ７７２にクリア信号、即ち反転プレゼント・イネー
ブル入力端＼ＰＥ（「＼」は図面のオーバーライン記号
を表す）に供給される。フリップ・フロップ７７３の反
転Ｑ出力信号は、低レベルとなり、ノア・ゲート７７１
及びオア・ゲート７７４の両方に入力される。一方、Ｑ
出力は、第２ダミー・フリップ・フロップ７７５に入力
される。このフリップ・フロップ７７５のＱ出力の初期
状態は低レベルである。第２ダミー・フリップ・フロッ
プ７７５のＱ出力は、ＮＤＵＭ信号と共にオア・ゲート
７７４に入力される。フリップ・フロップ７７５に供給
される次のＡＣＴ３クロック・パルスに応じて、そのＱ
出力は高レベルとなる。この結果、フィールド１の第１
ラインの期間中（フィールド２の終了から２ライン分）
のみそのＱ出力は高レベルとなる。オア・ゲート７７４
の出力は、カウンタ７７２の反転カウント・イネーブル
入力端＼ＣＥに供給されるので、（フリップ・フロップ
７７３の反転Ｑ出力が低レベルとなる）フィールド１の
（フリップ・フロップ７７５のＱ出力が低レベルとな
る）ライン１にダミー・サンプルが存在する（ＮＤＵＭ
が低レベルになる）と、カウンタ７７２は、クロック信
号Ｆｓのパルスをカウントする。

【００３７】ＬＳＢ（最下位ビット）としてのＮＦ２．
３信号を含むカウンタ７７２のダミー・カウント値は、
常に偶数個のダミー・サンプルが存在するので、出力バ
ッファ７８に入力される。このＬＳＢ信号は、コントロ
ーラ４０内のマイクロ・プロセッサにより割り込み信号
として使用され、 バッファ７８からダミー・カウント
値を読出し処理する時を指示する。ＮＦ２．３信号が低
レベルでフィールド２を表している時、カウンタがフィ
ールド１の第１ラインのダミー・サンプルのカウント動
作を完了したのが確実なので、マイクロ・プロセッサは
バッファ７８ダミー・カウント値を読み出す。

【００３８】その後、コントローラ４０の中のマイクロ
・プロセッサは、アナログ出力モジュール６０を制御
し、検出したデータの元のフォーマットに従って従来よ
り周知の方法で、適当な同期信号及びタイミング信号を
出力ＦＩＦＯ５０からのデータ列に挿入する。アナログ
出力モジュール６０の出力のフォーマットは、従来の装
置１０により従来のフォーマットで処理される以前のア
ナログ入力モジュール２０に入力される元のアナログ入
力信号のフォーマットと同じである。

【００３９】コントローラ４０内のマイクロ・プロセッ
サは、アナログ入力及び出力モジュール２０及び６０並
びに図７及び図８に示すような制御バス上のコントロー
ラの入出力部内の各々のランレングス・エンコーダ型ス
テート・マシン９０と接続されている。ステート・マシ
ン９０は、マイクロ・プロセッサからのデータに応じて
必要なパラメータを発生し、入力アナログ信号を従来の
デジタル・フォーマットに変換し、この従来のデジタル
・フォーマット・データを従来の装置に入出力し、この
従来のデジタル・フォーマット・データを元の入力信号
のフォーマットに再変換する。各ステート・マシン９０
は、水平制御部９０Ｈと垂直制御部９０Ｖとを含んでい
る。水平制御部９０Ｈは、ピクセル・クロック入力端Ｆ
ｓを有し、垂直制御部９０Ｖにライン周波数のクロック
信号を入力する。水平及び垂直制御９０Ｈ及び９０Ｖ
は、各々ＦＩＦＯ制御レジスタ９２と、ＦＩＦＯバッフ
ァ９３と、ランレングス・エンコード・カウンタ９４
と、ラッチ９５と、ロード制御レジスタ９６とを有す
る。マイクロ・プロセッサ制御バスからのデータは、Ｆ
ＩＦＯ制御レジスタ９２及びＦＩＦＯバッファ９３に入
力される。マイクロ・プロセッサからのコマンドは、デ
コードの為にＦＩＦＯ制御レジスタ９２にロードされ、
マイクロ・プロセッサからのデータは、ＦＩＦＯバッフ
ァ９３にロードされる。マイクロ・プロセッサからのコ
マンドは、ＦＩＦＯリセット・コマンド、書込みクロッ
ク、読出しクロック及び再転送コマンドを含んでいる。
リセット・コマンドは、ＦＩＦＯバッファ９３をクリア
し、書込み及び読出しクロックは、ＦＩＦＯバッファ９
３に対してデータの書込み及び読出し動作を行わせる。
再転送コマンドは、ＦＩＦＯバッファ９３の中の最後の
データを再度読み出すコマンドである。ＦＩＦＯバッフ
ァ９３は、何もデータを記憶していない時に空信号をＦ
ＩＦＯ制御レジスタ９２に供給する。コントローラ４０
の適当なアナログ・モジュール３０、５０又はＩ／Ｏ部
からの同期信号は、ステート・マシン９０のタイミング
信号であり、ＦＩＦＯ制御レジスタ９２に入力される。

【００４０】ＦＩＦＯバッファ９３から読み出されたデ
ータは、カウンタ９４及びラッチ９５に入力される。ロ
ード制御レジスタ９６、カウンタ９４及びラッチ９５
は、水平制御部９０Ｈ内ではピクセル・クロックＦｓに
よりクロック駆動され、垂直制９０Ｖ内では水平ラッチ
９５Ｈからの水平ライン周波数信号Ｈ０により駆動され
る。ロード制御レジスタ９６は、ラッチ９５をイネーブ
ルしてデータをカウンタ９４にロードする。そして、読
出し要求信号としてＦＩＦＯクロック信号を発生し、Ｆ
ＩＦＯ制御レジスタ９２に供給する。ロード制御レジス
タ９６は、カウンタ９４から最終カウント信号を受け、
ラッチ９５をイネーブルして次のクロック・パルスに応
じて新しいデータ・ワードを記憶させる。カウント９４
に記憶されたカウント値は、特定のデータ値が保持され
るべきクロック周期数、即ち、例えば、水平ブランキン
グ期間を定めるクロック・パルスの数を表している。こ
のようにして、変換すべき信号の直交軸に関して必要な
制御信号が当業者には周知の方法によりマイクロ・プロ
セッサから発生される。

【００４１】入力及び出力のＦＩＦＯバッファ３０及び
５０として、垂直ブランキング期間を包含出来る程（即
ち、４５ライン分以上の期間）の容量を持つものを使用
すると、毎秒６０フレーム（５９．９４）のＮＴＳＣ方
式に対して毎秒５０フレームのヨーロッパのテレビジョ
ン・フォーマットも本発明のフォーマット変換器で処理
可能である。

【００４２】以上本発明の好適実施例について説明した
が、本発明はここに説明した実施例のみに限定されるも
のではなく、本発明の要旨を逸脱することなく必要に応
じて種々の変形及び変更を実施し得ることは当業者には
明らかである。

【００４３】

【発明の効果】本発明のフォーマット変換器は、充填サ
ンプルを有効サンプル・データ列に挿入することによ
り、特定のアナログ入力信号を従来のデジタル・フォー
マットのデジタル信号に自動変換可能であり、他方、従
来のデジタル・フォーマットのデジタル信号に挿入して
ある充填サンプルを抽出することにより、元の特定フォ
ーマットが何であるかを自動認識することができるの
で、元の特定フォーマットのアナログ信号に自動的に変
換することが可能である。よって、複数の異なる特定の
フォーマットのアナログ信号と従来のデジタル・フォー
マットのデジタル信号との間で双方向の自動信号変換を
実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例の基本構成を示すブロック図
である。

【図２】本発明のフォーマット変換器のタイミング信号
を発生する装置の一部分の構成を示すブロック図であ
る。

【図３】図２の装置の他の部分の構成を示すブロック図
である。

【図４】従来のデジタル・フォーマットのデータを出力
する装置の構成を示すブロック図である。

【図５】従来のフォーマットのデジタル・データから有
効ビデオ・データを抽出して元のフォーマットに変換す
る本発明のフォーマット変換器の一部分を示すブロック
図である。

【図６】図５のフォーマット変換器の他の部分の構成を
示すブロック図である。

【図７】本発明のフォーマット変換器の制御コマンドを
発生するステート・マシンの一部分の構成を示すブロッ
ク図である。

【図８】図７の装置の他の部分を示すブロック図であ
る。

【図９】本発明により従来のフォーマットに変換された
後の異なるフォーマットのデータのモニタの表示例を示
す図である。

【符号の説明】

１０ ＤＶＴＲ（従来のフォーマットのデジタル・ビデ
オ・テープ・レコーダ） ２０ 入力モジュール ３０ 入力ＦＩＦＯバッファ ４０ コントローラ ５０ 出力ＦＩＦＯバッファ ６０ 出力モジュール

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アジャイ・ケー・ルスラ アメリカ合衆国オレゴン州97007 ビー バートン サウス・ウェスト サンドス トーン・プレイス 9560 (56)参考文献 特開 昭53−72516（ＪＰ，Ａ) 特開 平１−286641（ＪＰ，Ａ) 特開 平２−168749（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 複数の異なる特定のフォーマットのアナ
   ログ信号と従来のデジタル・フォーマットのデジタル信
   号との間で信号変換するフォーマット変換器であって、 上記アナログ信号を入力信号として受けると、該入力信
   号をデジタル入力信号に変換し、該デジタル入力信号か
   ら上記特定のフォーマットに基づく有効データ部分を抽
   出し、有効サンプル・データ列を発生する手段と、 上記有効サンプル・データ列及び上記従来のデジタル・
   フォーマット間のデータ関係に応じて決まる数の充填サ
   ンプルを上記有効サンプル・データ列に挿入して上記従
   来のデジタル・フォーマットのデジタル信号を発生する
   手段と、 上記従来のデジタル・フォーマットのデジタル信号を入
   力信号として受けると、上記従来のデジタル・フォーマ
   ットのデジタル信号から上記充填サンプルを抽出して上
   記有効サンプル・データ列を発生する手段と、 上記充填サンプルから上記特定のフォーマットを認識す
   る手段と、 認識された上記特定のフォーマットに基づいて、上記有
   効サンプル・データ列をデジタル・アナログ変換して、
   上記特定のフォーマットのアナログ信号を発生する手段
   とを有することを特徴とするフォーマット変換器。