JPH05328394A - ビデオプリンタ - Google Patents

Abstract

(57)【要約】 【目的】小型軽量化とコストダウンを図る。 【構成】入力されたコンポジットビデオ信号（Ｖ）をデ
ジタルデータ（Ｒｄ，Ｇｄ，Ｂｄ）に変換しつつビデオ
画像を取込むビデオ画像取込み回路（１０）と、該デジ
タルデータを用いて画像プリントを行うプリント部（２
０）とを備えてなるビデオプリンタにおいて、ビデオ画
像取込み回路（１０）をアナログ処理部（１１）とセレ
クタ（３０）と１つのＡ／Ｄコンバータ（１２）とデー
タバッファ〔５０（５１〜５４）〕を有する書込み制御
手段（４０）とから構成し、かつこのデータバッファ
（５０）に１フレーム以下の適量をラッチしつつこれか
ら読取ったデジタルデータ（Ｒｄ，Ｇｄ，Ｂｄ）を用い
て部分プリント制御手段（２１，２２）が部分的にプリ
ントする構成である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンポジットビデオ信
号をデジタルデータに変換しつつ一部分ずつプリントを
行うビデオプリンタに関する。

【０００２】

【従来の技術】図８に、一般的なビデオプリンタを示
す。同図において、ビデオプリンタは、入力されたコン
ポジットビデオ信号Ｖをデジタル信号Ｒｄ，Ｇｄ，Ｂｄ
に変換しつつビデオ画像を取込むビデオ画像取込み回路
１０と、そのデジタル信号Ｒｄ，Ｇｄ，Ｂｄを用いて画
像をプリントするプリント部２０とからなる。

【０００３】ビデオ画像取込み回路１０は、アナログ処
理部１１，３つのＡ／Ｄコンバータ１２（１２Ｒ，１２
Ｇ，１２Ｂ）およびフレームメモリ１４（１４Ｒ，１４
Ｇ，１４Ｂ）と，共通のメモリコントローラ１３とから
なる。端子１から入力されたコンポジットビデオ信号Ｖ
は、映像信号と同期信号がミックスされた信号であり、
アナログ処理部１１で分けられる。すなわち、同期信号
ＳＹＮＣは垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳ
ＹＮＣに分けられ、かつ映像信号は赤色の輝度信号（カ
ラー信号）Ｒと緑色の輝度信号（カラー信号）Ｇと青色
の輝度信号（カラー信号）Ｂに分解される。

【０００４】さらに、アナログ処理部１１では、同期信
号ＳＹＮＣに同期したクロック信号ＣＬＫが生成され、
このクロック信号ＣＬＫを基本クロックとして、Ａ／Ｄ
コンバータ１２が駆動され、また、図９に示すように、
フレームメモリ１４への書込み制御信号ＭＥＭ−ＷＲが
生成される。すなわち、アナログ処理部１１から出力さ
れた各カラー信号Ｒ，Ｇ，Ｂは、対応する各Ａ／Ｄコン
バータ１２Ｒ，１２Ｇ，１２Ｂでそれぞれにデジタルデ
ータＲｄ，Ｇｄ，Ｂｄに変換され、その後に書込み制御
信号ＭＥＭ−ＷＲにより所定のタイミングで各フレーム
メモリ１４Ｒ，１４Ｇ，１４Ｂに書込まれる。

【０００５】一方、プリント部２０は、ＣＰＵ２１，Ｒ
ＯＭ２２，ＲＡＭ２３，制御回路２４，プリント用のヘ
ッド２５，各種モータ２６および各種センサー２７から
構成され、ＣＰＵ２１が各フレームメモリ１４Ｒ，１４
Ｇ，１４Ｂに１画面（１フレーム）分のデータが書込ま
れた後、つまりメモリコントローラ１３による書込み終
了動作後に、プリント動作をするものと形成されてい
る。

【０００６】すなわち、従来ビデオプリンタ（１０，２
０）は、コンポジットビデオ信号Ｖを３通りのデジタル
データに変換して、１フレーム分の各デジタルデータ
（Ｒｄ，Ｇｄ，Ｂｄ）をフレームメモリ１４Ｒ，１４
Ｇ，１４Ｂにそれぞれ格納し、しかる後にプリント動作
するものと構成されている。したがって、動画像でも静
止画像でも鮮明にハードプリントすることができる。

【０００７】

【発明が解決しようとする課題】しかし、上記従来構成
によると、Ａ／Ｄコンバータ１２およびフレームメモリ
１４が各３台（１２Ｒ，１２Ｇ，１２Ｂおよび１４Ｒ，
１４Ｇ，１４Ｂ）必要となり、コスト高かつ小型軽量化
が難しい。また、各フレームメモリ１４Ｒ，１４Ｇ，１
４Ｂを書込動作と読出動作とが別々に実行できる特殊構
造としなければならず、かつ１フレーム分を格納する大
容量としなければならないので、一段とコスト高とな
る。特に、静止画像をプリントする場合には、設備過剰
の虞れがあり、コストの点からも普及が妨げられている
のが実情である。

【０００８】本発明の目的は、小型軽量で低コストのビ
デオプリンタを提供することにある。

【０００９】

【課題を解決するための手段】本発明に係るビデオプリ
ンタは、入力されたコンポジットビデオ信号をデジタル
データに変換しつつビデオ画像を取込むビデオ画像取込
み回路と、該デジタルデータを用いて画像プリントを行
うプリント部とを備えてなるビデオプリンタにおいて、
前記ビデオ画像取込み回路を、アナログ処理部から出力
される３つのカラー信号のうちの１つずつを所定の順序
で選択するセレクタと、このセレクタで選択されたカラ
ー信号をデジタルデータに変換する１つのＡ／Ｄコンバ
ータと、変換されたデジタルデータの１フレーム分以下
の適量をラッチするデータバッファを含み，このデータ
バッファに所定の順序でデジタルデータを書込み制御す
る書込み制御手段とから構成し、かつ該データバッファ
にラッチされているデジタルデータを読取りつつ前記プ
リント部を駆動して部分プリント制御する部分プリント
制御手段を設けたことを特徴とする。

【００１０】

【作用】上記構成による本発明では、セレクタがアナロ
グ処理部から出力された３つのカラー信号のうちの１つ
ずつを所定の順序で選択し、これをＡ／Ｄコンバータに
入力する。変換された当該カラー信号のデジタルデータ
は、書込み制御手段によってその内部のデータバッファ
にラッチされる。すると、部分プリント制御手段が、デ
ータバッファにラッチされている１フレーム分以下の適
量なデジタルデータを読取りつつプリント部を駆動して
部分プリント制御する。この際、当該カラー信号の残り
部分あるいは選択された他のカラー信号の一部から変換
したデジタルデータが、引続きデータバッファにラッチ
される。すなわち、カラー信号を順次に選択してデジタ
ルデータに変換しつつ適量ずつ部分的にプリント動作さ
せるので、３つのＡ／Ｄコンバータおよび大容量フレー
ムメモリを設けなくとも、静止画像を円滑にハードプリ
ントできる。

【００１１】

【実施例】以下、本発明の実施例を図面を参照して説明
する。本ビデオプリンタは、図１に示す如く、ビデオ画
像取込み回路１０をアナログ処理部１１と１つのセレク
タ３０と１つのＡ／Ｄコンバータ１２と書込み制御手段
４０とから構成するとともに、部分プリント制御手段
（２１，２２）を設け、アナログ処理部１１から生成出
力されたカラー信号Ｒ，Ｇ，Ｂを順次に選択してデジタ
ルデータ（Ｒｄ ｏｒ Ｇｄ ｏｒ Ｂｄ）に変換しつ
つ部分的にプリント動作するように形成されている。

【００１２】但し、アナログ処理部１１およびプリント
部２０は、従来例（図８）の場合と同じとされているの
で、これらの説明は省略する。なお、ヘッド２５は、図
４（Ｂ）に示す如く縦方向に取付けられ、水平方向に移
動しつつプリントするものとされている。

【００１３】まず、セレクタ３０は、図１に示す如く、
アナログ処理部１１から生成出力されたカラー信号Ｒ，
Ｇ，Ｂのうちその１つずつを所定の順序で選択するもの
である。この選択は、プリント部２０を構成するＲＯＭ
２２に格納されたプログラムに基づきＣＰＵ２１によっ
て行われる。

【００１４】選択されたカラー信号（Ｒ ｏｒ Ｇ ｏ
ｒ Ｂ）は、Ａ／Ｄコンバータ１２でデジタルデータ
（Ｒｄ ｏｒ Ｇｄ ｏｒ Ｂｄ）に変換され、書込み
制御手段４０より発生される所定のタイミング（この実
施例ではラッチ信号ＬＴ１〜ＬＴ４）で、その内部に設
けられたデジタルバッファ５０（５１〜５４）に取込ま
れる。

【００１５】ここに、書込み制御手段４０は、図２に示
す構成とされ、データバッファ５０（ラッチ回路５１〜
５４）に１フレーム以下の適量つまり数バイト分のデジ
タルデータを取込み終わると、図３（Ａ）〔詳しくは同
（Ｂ）〕に示すように部分プリント制御手段（ＣＰＵ２
１，ＲＯＭ２２）に割込み信号ＩＮＴを発生するものと
形成されている。

【００１６】すなわち、水平位置カウンタ４１とラッチ
回路４２とコンパレータ４３とは、図４（Ａ）に示すテ
レビ画面６上でいう水平方向のどの部分を取込むかを決
する。つまり、水平位置カウンタ４１は、ビデオデータ
の水平位置（横方向の位置）をカウントするもので、水
平同期信号ＨＳＹＮＣでクリアーされ、クロック信号Ｃ
ＬＫ（ＣＫ）によりカウントアップされる。このクロッ
ク信号ＣＫは、Ａ／Ｄコンバータ１２のサンプルクロッ
クＣＬＫと同じか、若しくは間引いたものとされてい
る。

【００１７】また、ラッチ回路４２は、水平位置のどの
部分を取込むかを設定するレジスタで、その設定値はＣ
ＰＵ２１によりセットされる。一方、コンパレータ４３
は、水平位置カウンタ４１のカウント値とレジスタ（４
２）のセット値とが一致した時点でパルス信号Ｐを発生
する。

【００１８】一方、垂直位置カウンタ４４とデコーダ４
５とは、図４（Ａ）に示すテレビ画面６上の垂直位置
（縦方向の位置）をカウントし、かつその値をデコード
して図７に示すラッチ信号ＬＴ１〜ＬＴ４を生成するた
めの信号Ｎを出力する。なお、垂直位置カウンタ４４
は、垂直同期信号ＶＳＹＮＣでクリアーされ、水平同期
信号ＨＳＹＮＣでカウントアップされる。

【００１９】ここに、書込みクロック発生回路４６は、
コンパレータ４３からのパルス信号Ｐとデコーダ４５か
らのカウント値（Ｎ）とにより、水平方向位置および垂
直方向位置を明らかとし、どのラッチ回路５１〜５４に
デジタルデータ（Ｒｄ，Ｇｄ，Ｂｄ）を取込むかを特定
するラッチ信号ＬＴ１〜ＬＴ４を出力するとともに、い
ずれか１つのラッチ回路（５１〜５４）が全て書込まれ
た時点で割込み信号ＩＮＴを生成出力する。

【００２０】すると、ＣＰＵ２１は、当該ラッチ回路
（５１〜５４）にラッチリード信号（ＲＤ１〜ＲＤ４）
を出力する。これによってラッチデータがアクセスされ
ＲＡＭ２３の一部記憶エリアに記憶されると、上記割込
み信号ＩＮＴはネゲートされる。

【００２１】ここにおいて、部分プリント制御手段（２
１，２２）は、データバッファ５０（５１〜５４）にラ
ッチされているデジタルデータを読取りつつプリント部
２０を駆動して部分プリント制御する手段であるが、こ
の実施例では読取ったデジタルデータを上記ＲＡＭ２３
に一時記憶し、そのデータ量が例えば数ライン分だけ蓄
えられたところで部分プリントするものと形成されてい
る。プリント効率を高めるためである。

【００２２】なお、図５はテレビの走査線７で、プリン
トはこの走査線７を縦に切るような形でサンプルして行
われる。この画面は図６に示すように枡目状に分割され
る。この実施例では、縦方向の数が走査線７の数と等し
い４８０本（１〜４８０）で、横方向の数を６４０本
（１〜６４０）とする。この横方向の数は１走査線の中
を分割する数を表わして、水平位置カウンタ４１のクロ
ックＣＫにより決定される。また、各信号の出力タイミ
ングは図３（Ａ）、詳しくは同（Ｂ）に示す関係とな
る。

【００２３】次に、この実施例の作用を説明する。図４
（Ａ）に示すテレビ画面６をプリントする場合を考え
る。ここに、プリントに先立ち、図１のＣＰＵ２１は図
２の書込み制御手段４０のラッチ回路４２にまず“１”
をセットする。そして、プリントスタートすると、水平
位置カウンタ４１がアナログ処理部１１から入力される
水平同期信号ＨＳＹＮＣでクリアされ、その後にカウン
トアップを始め次のクロックＣＫで“１”となる。そし
て、図１のセレクタ３０で選択されかつＡ／Ｄコンバー
タ１２で変換されたデジタルデータ（Ｒｄ ｏｒ Ｇｄ
ｏｒ Ｂｄ）の取込みが行われる。すなわち、図６に
示す“１−１”のデータが取込まれる。

【００２４】この時の垂直位置カウンタ４４の値によ
り、格納するラッチ回路５１〜５４のいずれかがセレク
トされる。すなわち、図３，図７に示すラッチ信号ＬＴ
１〜ＬＴ４により決まる。初めはラッチ回路５１であ
る。続いて、“２−１”のデジタルデータはラッチ回路
５２に、“３−１”はラッチ回路５３に、“４−１”は
ラッチ回路５４に取込まれる。

【００２５】すると、書込みクロック発生回路４６が割
込み信号ＩＮＴを出力する。ここに、ＣＰＵ２１は、ラ
ッチリード信号ＲＤ１〜ＲＤ４を出力し、そのデジタル
データを読取ってＲＡＭ２３に書込む。これと同様な動
作を繰返すことにより、図６に示す“４８０−１”まで
行うと、ＲＡＭ２３に１ライン分（“１−１”〜“４８
０−１”）のデータが収集される。このデータ収集完了
後に、ＣＰＵ２１は現在の水平位置カウンタ４１の値
（１）に“１”を加えた値（２）をラッチ回路４２にセ
ットし、上記と同様に、“１−２〜４８０−２”までの
データ収集を行う。

【００２６】かくして、部分プリント制御手段（２１，
２２）は、ＲＡＭ２３に予め決められた数ライン分のデ
ジタルデータがたまった時点で、ヘッド２５等を駆動制
御して図４（Ａ）に示す画像を同（Ｂ）に示すようにし
てプリントする。

【００２７】なお、先にラッチされたデジタルデータが
ＣＰＵ２１によって読取られたラッチ回路（５１〜５
４）には、上記部分プリント動作中でも、次のデジタル
データがラッチされる。

【００２８】しかして、この実施例によれば、ビデオ画
像取込み回路１０をアナログ処理部１１とセレクタ３０
と１つのＡ／Ｄコンバータ１２とデータバッファ５０
（５１〜５４）を有する書込み制御手段４０とから構成
し、かつこのデータバッファ５０に１フレーム以下の適
量をラッチしつつこれから読取ったデジタルデータ（Ｒ
ｄ ｏｒ Ｇｄ ｏｒ Ｂｄ）を用いて部分プリント制
御手段（２１，２２）が部分的にプリントする構成とさ
れているので、高価なＡ／Ｄコンバータ１２を１台とし
かつ大容量で高価なフレームメモリ（１４）を一掃して
も静止画像を鮮明かつ円滑にプリントできる、とともに
低コスト化と小型軽量化を達成できる。

【００２９】また、書込み制御手段４０は、変換された
デジタルデータ（Ｒｄ ｏｒ Ｇｄｏｒ Ｂｄ）の１フ
レーム以下の適量をラッチするデータバッファ５０（５
１〜５４）を含み同期信号ＳＹＮＣ（ＨＳＹＮＣ，ＶＳ
ＹＮＣ）に基づいて所定の手順でデジタルデータを書込
み制御する構成とされているので、テレビ画面６を任意
に分割して正確に部分プリントすることができる。

【００３０】さらに、部分プリント制御手段は、プリン
ト部２０を構成するＣＰＵ２１，ＲＯＭ２２を兼用して
構築されているので、ヘッド２５等の駆動との連動が容
易となり信頼性を高められる。

【００３１】なお、以上の実施例では、データバッファ
５０は４つのラッチ回路５１〜５４から構成されていた
が、要は１フレーム以下のデジタルデータの適量を格納
できればよいので、その台数，容量さらには構成等は上
記開示内容に限定されず任意に選択して実施できる。

【００３２】また、データバッファ５０にデジタルデー
タが蓄えられた時点で割込み信号ＩＮＴを出力し、これ
によりＣＰＵ２１がソフトウェアによりそのデータを読
取るものと構成されていたが、例えばＤＭＡコントロー
ラを用いてハードウェア的にデータ出力するようにして
もよい。

【００３３】

【発明の効果】本発明によれば、ビデオ画像取込み回路
をアナログ処理部とセレクタと１つのＡ／Ｄコンバータ
とデータバッファを有する書込み制御手段とから構成
し、かつこのデータバッファに１フレーム以下の適量を
ラッチしつつこれから読取ったデジタルデータを用いて
部分プリント制御手段が部分的にプリントする構成とさ
れているので、高価なＡ／Ｄコンバータを１台としかつ
大容量で高価なフレームメモリを一掃しても静止画像を
鮮明かつ円滑にプリントできる、とともに低コスト化と
小型軽量化を達成できる。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】同じく、書込み制御手段の詳細回路図である。

【図３】同じく、各信号の出力動作を説明するためのタ
イミングチャートである。

【図４】同じく、テレビ画面と部分プリント動作とを説
明するための図である。

【図５】同じく、走査線を説明するための図である。

【図６】同じく、テレビ画面の分割例を説明するための
図である。

【図７】同じく、ラッチ信号の出力状態を説明するため
のタイミングチャートである。

【図８】従来例を示すブロック図である。

【図９】同じく、書込み制御信号の出力状態を説明する
ための図である。

【符号の説明】

１ 端子 １０ ビデオ画像取込み回路 １１ アナログ処理部 １２，１２Ｒ〜１２Ｂ Ａ／Ｄコンバータ １３ メモリコントローラ １４（１４Ｒ〜１４Ｂ） フレームメモリ ２０ プリント部 ２１ ＣＰＵ（部分プリント制御手段） ２２ ＲＯＭ（部分プリント制御手段） ２３ ＲＡＭ ３０ セレクタ ４０ 書込み制御手段 ４１ 水平位置カウンタ ４２ ラッチ回路 ４３ コンパレータ ４４ 垂直位置カウンタ ４５ デコーダ ４６ 書込みクロック発生回路 ５０ データバッファ ５１〜５４ ラッチ回路 Ｖ コンポジットビデオ信号 Ｒ，Ｇ，Ｂ カラー信号 Ｒｄ，Ｇｄ，Ｂｄ デジタルデータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力されたコンポジットビデオ信号をデ
   ジタルデータに変換しつつビデオ画像を取込むビデオ画
   像取込み回路と、該デジタルデータを用いて画像プリン
   トを行うプリント部とを備えてなるビデオプリンタにお
   いて、 前記ビデオ画像取込み回路を、アナログ処理部から出力
   される３つのカラー信号のうちの１つずつを所定の順序
   で選択するセレクタと、このセレクタで選択されたカラ
   ー信号をデジタルデータに変換する１つのＡ／Ｄコンバ
   ータと、変換されたデジタルデータの１フレーム分以下
   の適量をラッチするデータバッファを含み，このデータ
   バッファに所定の順序でデジタルデータを書込み制御す
   る書込み制御手段とから構成し、 かつ該データバッファにラッチされているデジタルデー
   タを読取りつつ前記プリント部を駆動して部分プリント
   制御する部分プリント制御手段を設けたことを特徴とす
   るビデオプリンタ。