JP2773686B2

JP2773686B2 - プリンタ装置

Info

Publication number: JP2773686B2
Application number: JP7162627A
Authority: JP
Inventors: 義久古橋
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-06-28
Filing date: 1995-06-28
Publication date: 1998-07-09
Anticipated expiration: 2013-07-09
Also published as: JPH0911551A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像機器等のビデオ信
号から画像を用紙に記録するビデオプリンタに関し、特
に静止画像の記録を行なうプリンタに関するものであ
る。

【０００２】静止画像の記録を行なうプリンタにおいて
は、画像信号をその繰り返し周期に合わせてメモリに書
き込んだのち、記録周期に応じて読み出すことによっ
て、用紙上に画像を印刷する。

【０００３】このような静止画像の記録を行なうための
メモリとして、大容量メモリを必要とせず、かつ１ライ
ンの印刷時間を１フレーム走査期間以下にすることが要
求されている。

【０００４】

【従来の技術】従来のプリンタにおいては、静止画像の
記録を行なうために、１フレーム分または１フィールド
分のメモリを有していたため、回路構成が複雑になり、
高価格化の原因になっていた。また、１フレーム分また
は１フィールド分のメモリの代わりに、ラインメモリを
有する場合は、メモリに１ライン分のデータが揃うまで
に、１フレーム（または１フィールド）走査分の時間、
待たなければならなかった。

【０００５】例えば、特開昭６０−１０３８８３号公報
においては、映像信号を１フレームまたは１フィールド
ごとに１水平走査期間分ずつ取り出して、１ライン分の
メモリに書込み、書き込まれた映像信号をプリンタのプ
リント速度に応じて読み出して、プリントすることが記
載されている。

【０００６】また図４は、従来のプリンタの回路構成例
を示したものであって、特開昭６１−２５５１８０号公
報に記載された技術の場合を例示し、２個の１ライン分
のラインメモリを１組として有する場合を示している。

【０００７】図４に示されたプリンタ回路においては、
ビデオプリンタのメモリ制御のために、コンポジットビ
デオ信号を入力して、ディジタル信号として出力するＡ
／Ｄ変換回路２３と、Ａ／Ｄ変換回路２３の出力するデ
ィジタル信号を蓄えるラインメモリ１と、コンポジット
ビデオ信号から、同期信号を抽出して出力する同期分離
回路２１と、同期信号を分周して、ラインメモリ１に書
き込む際の、メモリ空間を定める分周信号を生成する分
周回路４３と、分周信号とその反転信号を切換えて、ラ
インメモリ１０に出力する切換回路４４とを有してい
る。

【０００８】図４に示されたビデオプリンタにおいて
は、次のようにして、メモリ制御を行なっている。入力
されたビデオ信号は、ビデオアンプ４９で増幅された
後、Ａ／Ｄ変換器２３および同期分離回路２１に入力さ
れ、Ａ／Ｄ変換器２３では、ディジタル信号に変換され
るとともに、同期分離回路２１では、垂直同期信号およ
び水平同期信号が分離され、このうち垂直同期信号は、
書込みタイミング回路４７および分周回路４３に入力さ
れる。

【０００９】書込みタイミング回路４７では、垂直同期
信号に基づいて、同周期の書込みタイミングパルスを出
力する。分周回路４３では、垂直同期信号を１／４分周
した分周信号を出力する。この分周信号は、ラインメモ
リ１０のメモリ空間を、書込み時と読出し時に切り換え
るために使われる。

【００１０】ラインメモリ１０のメモリ空間を２つに分
けて、分周信号が“Ｈ”のときは、一方のメモリ空間を
書込みを実行し、他方のメモリ空間には読出しを実行す
るようにする。また分周信号が“Ｌ”のときは、これと
は逆に、分周信号が“Ｈ”のとき書込みが実行されたメ
モリ空間から読出しを実行し、他方のメモリ空間には書
込みを実行する。

【００１１】書込み時には、切換回路４４で、書込みタ
イミング回路４７からの書込みアドレスが選択され、Ａ
／Ｄ変換器２３からのディジタル信号が、デコーダ４２
を経て、ラインメモリ１に、書込みアドレスに対応して
格納される。書込みアドレスとして、１Ｖ（垂直走査）
期間に２５６個のアドレスが送出され、これによって、
１ライン分のデータが、ラインメモリ１に書込まれる。

【００１２】読出し時には、切換回路４４で、制御回路
４６からの読出しアドレスが選択され、ラインメモリ１
０から２Ｖ期間に２５６個のデータが読出されて、バス
バッファ４８および制御回路４６を経て、プリントヘッ
ド（サーマルヘッド４０）へ送り出される。

【００１３】このように、ラインメモリ１０における２
分されたメモリ空間に対する、書込み，読出しの実行動
作の切換えは、切換回路４４によって、分周信号の半同
期（２Ｖ周期）ごとに交互に行なわれる。このようにす
ることによって、ビデオ信号の入力速度が高速で、プリ
ンタの印刷速度が低速の場合にも、対応できるようにし
ている。

【００１４】

【発明が解決しようとする課題】第１の従来例によれ
ば、ビデオ信号から１ラインごとにデータの書込み，読
出しの処理を行なってプリントすることができるが、プ
リント時間をより短縮する方法については、なんら提案
されていない。

【００１５】また、第２の従来例に示された、ビデオプ
リンタのメモリ制御方法によれば、ラインメモリからの
読出し時間が２Ｖ期間と定まっているとともに、ライン
メモリからのデータ読出し時間によって１ラインのプリ
ント時間が定まるため、プリント時間を短縮するという
目的には使用することができない。

【００１６】

【発明の目的】本発明の目的は、このような、従来のビ
デオプリンタのメモリ制御方法の問題点を解決しようと
するものであって、特に、少ないメモリ容量で静止画像
の記録を行なうことができるとともに、プリント時間を
短縮することが可能なプリンタを提供することを目的と
している。

【００１７】

【課題を解決するための手段】本発明のプリンタにおい
ては、上述の目的を達成するため、次のような各手段を
備えている。

【００１８】(1) ビデオデータをディジタル化して画
像データに変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器
からの画像データが一時的に書き込まれる記憶部と、こ
の記憶部から読み出したビデオデータを印刷出力する印
刷部と、画像データの記憶部への書き込みおよび当該記
憶部から印刷部への読み出しを制御するメモリ制御部と
を備えている。しかも、記憶部が、１ライン分の画像デ
ータを記憶する複数個のラインメモリを備えている。ま
た、メモリ制御部は、ラインメモリ群を２つの組に分割
する記憶部分割機能と、画像データの１フレーム走査期
間に一方の組のラインメモリ群に複数ライン分の画像デ
ータを書き込むとともに他方の組のラインメモリ群にメ
モリ制御フレーム走査期間に予め書き込まれた複数ライ
ン分の画像データを１ライン分ずつ順次読み出す制御を
する並列制御機能とを備えている。更に、メモリ制御部
は、記憶部分割機能によりラインメモリ群を２つの組に
分けるそのラインメモリの個数を可変とすることによっ
て、１ラインのプリント時間を任意に選択可能とする機
能を備えた。

【００１９】(2) (1) の場合に、メモリ制御部が、外部
指令に基づいて分割されたそれぞれのラインメモリ群か
ら同数のラインメモリを選択すると共に当該ラインメモ
リに対して画像データの書込み，読出しを行なう制御を
するモード切り替え機能を備えた。

【００２０】(3) (1) の場合に、印刷部が、１フレーム
走査期間の１／ｎで１ライン分の画像データを出力する
印刷ヘッドを備え、記憶部が、２ｎ個のラインメモリを
備えた。

【００２１】

【作用】(1) プリンタにおいて、ディジタル化された画
像データをメモリに格納し、この格納された画像データ
を読み出してプリントする際に、このメモリを、複数個
の、１ライン分の画像データを記憶するラインメモリ１
〜６から構成する。

【００２２】そして、このラインメモリ群を２つに分割
し、ビデオデータの１フレーム走査期間に、一方の組の
ラインメモリ群に、複数ライン分の画像データを書き込
むとともに、他方の組のラインメモリ群に、前フレーム
走査期間に書き込まれた、複数ライン分の画像データ
を、１ライン分ずつ順次読み出してプリントする。

【００２３】従って、本発明によれば、少ないメモリ容
量で静止画像の記録を行なうことができるとともに、プ
リント時間を短縮することが可能となる。

【００２４】(2) この場合に、分割されたそれぞれのラ
インメモリ群から、任意の同数のラインメモリを選択し
て映像データの書込み，読出しを行なうようにする。こ
のようにすることによって、１ラインのプリントに必要
な時間を、所定の範囲内から任意に選択することができ
るようになる。

【００２５】

【実施例】以下、図１ないし図３に基づいて本発明の実
施例を詳細に説明する。図１は、本発明の一実施例のブ
ロック構成を示したものである。

【００２６】本実施例によるプリンタ装置は、ビデオデ
ータをディジタル化して画像データに変換するＡ／Ｄ変
換器２３と、このＡ／Ｄ変換器２３からの画像データが
一時的に書き込まれる記憶部１〜６と、この記憶部１〜
６から読み出したビデオデータを印刷出力する印刷部
と、ビデオデータの記憶部１〜６への書き込みおよび当
該記憶部１〜６から印刷部４０への読み出しを制御する
メモリ制御部３１とを備えている。印刷部は、図１に示
すように、サーマルヘッド４０と、ＲＧＢの画像データ
をこのサーマルヘッド４０で出力するための各部を備え
ている。

【００２７】記憶部は、本実施例では、１ライン分の画
像データを記憶する６個のラインメモリ１〜６を備えて
いる。各ラインメモリ１〜６は、それぞれＲＧＢ別に画
像データを記憶する３つの領域を備えている。

【００２８】しかも、メモリ制御部３１が、ラインメモ
リ群を２つの組に分割する記憶部分割機能と、画像デー
タの１フレーム走査期間に一方の組のラインメモリ群に
複数ライン分の画像データを書き込むとともに他方の組
のラインメモリ群にフレーム走査期間に予め書き込まれ
た複数ライン分の画像データを１ライン分ずつ順次読み
出す制御をする並列制御機能とを備えている。

【００２９】メモリ制御部は、記憶部１〜６へアドレス
を出力するＤＭＡコントローラ３１と、このＤＭＡコン
トローラ３１に書き込み又は読み出しのタイミング信号
を出力するタイミングクロック生成回路２２とにより実
現される。

【００３０】次に、動作を説明する。

【００３１】コンポジットビデオ信号ＶS は、デコーダ
２０を介してＡ／Ｄ変換回路２３に入力され、ディジタ
ル信号に変換されて、ラインメモリ１〜６に格納され
る。また、コンポジットビデオ信号ＶS は、デコーダ２
０を介して同期分離回路２１に入力されて、同期信号が
抽出される。同期信号は、タイミングクロック生成回路
２２に入力され、これによって、タイミングクロック生
成回路２２において、ラインメモリ１〜６の書込み読出
しのタイミングや、マトリクス演算回路２５における演
算のタイミング、ラインバッファ２７の書込み，読出し
のタイミング等が生成される。

【００３２】ＤＭＡコントローラ３１は、タイミング信
号を受けて、ラインメモリ１〜６に対する、ディジタル
化されたＢ（ブルー），Ｇ（グリーン），Ｒ（レッド）
信号の書込み，読出しを行なう。ラインメモリ１〜６か
ら読出されたＢ，Ｇ，Ｒ信号は、カラープロセス回路２
４で逆γ補正され、マトリクス演算回路２５でＹ（イェ
ロー），Ｍ（マゼンタ），Ｃ（シアン）の濃度データに
変換される。濃度データは、濃度通電時間変換回路２６
で通電時間データに変換され、ラインバッファ２７に格
納される。

【００３３】ラインバッファ２７に格納された通電時間
データは、データ比較回路２８に入力されて、もう一方
の入力端子から入力される、階調カウンタ２９で生成さ
れた階調データと比較され、その結果がサーマルヘッド
４０に送出される。このように、通電時間データと階調
データとが比較されることによって、サーマルヘッド４
０において濃度階調が表現される。

【００３４】次に、図２および図３に基づいて、ライン
メモリ１〜６の制御方法について説明する。図２は、ビ
デオデータの配置を示したものである。また図３は、ラ
インメモリにおける書込み，読出しのタイミングを示し
たものである。

【００３５】本実施例においては、ビデオデータは、図
２に示すように、画面上において、垂直方向に主走査を
行ない、水平方向に副走査を行なわれるものとし、１フ
レーム走査期間を１Ｖ期間とする。

【００３６】一例として、１ラインのプリント時間を１
Ｖ期間の１／３とした場合を述べる。先ず、最初の１Ｖ
期間で、データＶ1k（ｋ＝１，…，５２５）すなわちＶ
11 ,Ｖ12，…，Ｖ1n ,Ｖ1n+1, …, Ｖ1525をラインメモ
リ１に、データＶ2k（ｋ＝１，…，５２５）すなわちＶ
21 ,Ｖ22，…，Ｖ2n ,Ｖ2n+1, …, Ｖ2525をラインメモ
リ２に、データＶ3k（ｋ＝１，…，５２５）すなわちＶ
31 ,Ｖ32, …, Ｖ3n ,Ｖ3n+1, …, Ｖ3525をラインメモ
リ３に書込む。

【００３７】次の１Ｖ期間で、同様に、データＶ4k（ｋ
＝１，…，５２５）をラインメモリ４に、データＶ5k
（ｋ＝１，…，５２５）をラインメモリ５に、データＶ
6k（ｋ＝１，…，５２５）をラインメモリ６に書き込む
と同時に、この１Ｖ期間の最初の１／３の期間で、ライ
ンメモリ１からデータＶ1k（ｋ＝１，…，５２５）を読
出し、次の１／３の期間で、ラインメモリ２からデータ
Ｖ2k（ｋ＝１，…，５２５）を読出し、さらに次の１／
３の期間で、ラインメモリ３からデータＶ3k（ｋ＝１，
…，５２５）を読出すことによって、読み出されたデー
タが、サーマルヘッド４０においてプリントされる。

【００３８】さらに次の１Ｖ期間では、データＶ7k（ｋ
＝１，…，５２５）をラインメモリ１に、データＶ8k
（ｋ＝１，…，５２５）をラインメモリ２に、データＶ
9k（ｋ＝１，…，５２５）をラインメモリ３に書き込
み、この１Ｖ期間の最初の１／３の期間で、ラインメモ
リ４からデータＶ4k（ｋ＝１，…，５２５）を読出し、
次の１／３の期間で、ラインメモリ５からデータＶ5k
（ｋ＝１，…，５２５）を読出し、さらに次の１／３の
期間で、ラインメモリ６からデータＶ6k（ｋ＝１，…，
５２５）を読出すことによって、読み出されたデータ
が、サーマルヘッド４０においてプリントされる。

【００３９】以下、同様に、ラインメモリへの書込みと
読出しを１Ｖ期間ごとに、繰り返して行なうことによっ
て、１Ｖ期間の１／３の期間ごとに、順次１ラインずつ
印刷を行なうことができる。

【００４０】従って、本発明によれば、複数のラインメ
モリからなる、小さいメモリ構成を用いて、静止画像の
記録を行なうことができるとともに、プリント時間を短
縮することが可能となる。

【００４１】なお、図１に示された構成において、ライ
ンメモリ４個を使用して、２個ずつ２組に分割し、１組
のラインメモリに２ラインの書込みを行なって、他の１
組のラインメモリから１ラインずつ順次読み出してプリ
ントする操作を、２組のラインメモリについて交互に行
なうことによって、１ラインのプリントを１Ｖ期間の１
／２の期間で行なうことができる。

【００４２】また、図１に示された構成において、ライ
ンメモリ２個を使用して、１個ずつ２組に分割し、１個
のラインメモリに１ラインの書込みを行なって、他の１
個のラインメモリから１ラインの読出しを行なってプリ
ントする操作を、２個のラインメモリについて交互に行
なうことによって、１ラインのプリントを１Ｖ期間で行
なうことができる。

【００４３】さらに、多数のラインメモリを用意して、
使用するラインメモリの個数を変えることによって、１
ラインのプリント時間を１Ｖ期間，１Ｖ期間の１／２の
期間，１Ｖ期間の１／３の期間，…というように、任意
に選択して、１ラインのプリントに必要な時間の選択範
囲を広げることも可能であり、これによって、プリント
時間選択のモード切り換えの自由度を増大することがで
きる。

【００４４】

【発明の効果】以上説明したように本発明によれば、Ｒ
ＧＢディジタルデータを格納するラインメモリを複数個
で構成し、このラインメモリ群を２つに分けて、１フレ
ーム走査期間に一方のメモリ群には書込みを行い、他方
のメモリ群では、同じ期間に、１ラインずつ順次読出し
を行うという制御を行なうようにしたので、大容量のフ
ィールドメモリやフレームメモリを用いずに、静止画像
の記録を行なうことができるとともに、１ラインのプリ
ント時間を１フレーム走査期間以下にすることができる
ようになる。

【００４５】特に、多数のラインメモリを用意して、使
用するラインメモリの個数を変えることによって、１ラ
インのプリント時間を例えば１Ｖ期間，１Ｖ期間の１／
２の期間，１Ｖ期間の１／３の期間，…というように、
任意に選択して、１ラインのプリントに必要な時間の選
択範囲を広げることができるので、これによって、プリ
ント時間選択のモード切り換えの自由度を増大すること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック構成を示す図であ
る。

【図２】ビデオデータの配置を示す図である。

【図３】ラインメモリにおける書込み，読出しのタイミ
ングを示す図である。

【図４】従来のプリンタの回路構成例を示す図である。

【符号の説明】

１〜６ラインメモリ２０デコーダ２１同期分離回路２２タイミングクロック生成回路２３Ａ／Ｄ変換器２４カラープロセス回路２５マトリクス演算回路２６濃度通電時間変換回路２７ラインバッファ２８データ比較回路２９階調カウンタ３０ラッチストローブ生成回路３１ＤＭＡコントローラ３２ＣＰＵ３３ＤＭＡコントローラ４０サーマルヘッド

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) B41J 5/30 B41J 21/00 B41J 2/00 B41J 2/525 G06F 3/12 H04N 5/91 H04N 9/79

Claims

(57)【特許請求の範囲】

【請求項１】ビデオデータをディジタル化して画像デ
ータに変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器から
の画像データが一時的に書き込まれる記憶部と、この記
憶部から読み出したビデオデータを印刷出力する印刷部
と、前記画像データの前記記憶部への書き込みおよび当
該記憶部から前記印刷部への読み出しを制御するメモリ
制御部とを備え、前記記憶部が、１ライン分の画像データを記憶する複数
個のラインメモリを備え、前記メモリ制御部が、前記ラインメモリ群を２つの組に
分ける記憶部分割機能と、前記画像データの１フレーム
走査期間に一方の組のラインメモリ群に複数ライン分の
画像データを書き込むとともに他方の組のラインメモリ
群に前記フレーム走査期間に予め書き込まれた複数ライ
ン分の画像データを１ライン分ずつ順次読み出す制御を
する並列制御機能とを備えたプリンタ装置において、前記メモリ制御部は、前記記憶部分割機能によりライン
メモリ群を２つの組に分けるそのラインメモリの個数を
可変とすることによって、１ラインのプリント時間を任
意に選択可能とする機能を備えていることを特徴とした
プリンタ装置。
【請求項２】前記メモリ制御部が、外部指令に基づい
て前記分割されたそれぞれのラインメモリ群から同数の
ラインメモリを選択すると共に当該ラインメモリに対し
て前記画像データの書込み，読出しを行なう制御をする
モード切り替え機能を備えたことを特徴とする請求項１
記載のプリンタ装置。
【請求項３】前記印刷部が、前記１フレーム走査期間
の１／ｎで前記１ライン分の画像データを出力する印刷
ヘッドを備え、前記記憶部が、２ｎ個のラインメモリを備えたことを特
徴とする請求項１記載のプリンタ装置。
【請求項４】前記メモリ制御部が、前記記憶部へアド
レス信号を出力するＤＭＡコントローラと、このＤＭＡ
コントローラに書き込み又は読み出しのタイミング信号
を出力するタイミングクロック生成回路とを備えたこと
を特徴とする請求項１記載のプリンタ装置。
【請求項５】前記各ラインメモリがそれぞれ、ＲＧＢ
別に画像データを記憶する３つの記憶領域を備え、前記印刷部が、ＲＧＢの画像データをＣＭＹの濃度デー
タに変換するマトリクス演算回路を備えたことを特徴と
する請求項１記載のプリンタ装置。
【請求項６】前記印刷部が、前記マトリクス演算回路
からの濃度データを通電時間データに変換する濃度通電
時間変換回路と、この濃度通電時間変換回路からの通電
時間データに従って記録紙に印刷するサーマルヘッドと
を備えたことを特徴とする請求項５記載のプリンタ装
置。