JPS63188052A - 記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ドツトマトリクス方式による記録装置に関す
る。

［従来の技術］ 一般に、カラープリンタは、イエロー、マゼンタ、シア
ン、ブラックについて、それぞれ記録手段を有し、合計
４つの記録手段を有している。そして、２色分の記録手
段を組合わせることによって、レッド、ブルー、グリー
ンの記録が可箋である。この様子を第２０図に示しであ
る。たとえてレッドの記録を得られる。

しかし、この方法をそのままインクジェットプリンタに
適用した場合、混色（レッド、ブルー、グリーン）部の
インク量（記録紙上の単位面積あたりに吐出されるイン
ク量）は、単色（イエロー、マゼンタ、シアン）部のイ
ンク量の２倍になるので、混色部において色かにじみ易
いという問題がある。たとえば、グリーンを背景にして
イエローの細い線を記録すると、グリーンかにじむので
、イエローの線が見えなくなる。

［発明の目的］ 本発明は、上記従来装置の問題点に着目してなされたも
ので、レッド、ブルー、グリーン等の混色部とイエロー
、マゼンタ、シアン等の単色部とが混在するカラー画像
において、上記混色部の色にじみが生じない記録装置を
提供することを目的とするものである。

［発明の実施例］ 第１図は、本発明の一実施例を示すブロック図である。

記録装Ｍ１は、外部コンピュータ等のホストシステム２
とデータ線とによって接続されている。

記録装置ｔは、マイクロプロセッサ３と、インタフェー
ス部４と、ＲＯＭ５と、ＲＡＭ６と１色変換回路７と、
ヘッドコントローラ８〜１１と、ヘッド１２〜１５とを
有する。これらの間のデータ転送、変換処理は、マイク
ロプロセッサ３、色変換回路７によって制御される。

マイクロプロセッサ３は、ホストシステム２から送られ
た制御信号またはデータ信号を解析、変換し、記録装置
全体の制御を行なうものである。

インタフェース部４は、ホストシステム２から入力され
た信号の直列−並列変換、レベル変換、プロトコル変換
を行なうものである。ＲＯＭ５は、マイクロプロセッサ
を制御するプログラムが格納されている。ＲＡＭ６は、
記録データ等、マイクプロセッサ３が記録装置を制御す
るために必要な情報を記憶するものである。

色変換回路７は、マイクロプロセッサ３の指令に応じて
、一時的にバスの制御権を譲り受け。

ＤＭＡ　（ダイレクトメモリアクセス）方法によって、
ＲＡＭ６に格納された記録データの変換処理を行なうも
のである。

ヘッドコントローラ８〜１１は、最大３２ドツトの記録
データをラッチし、記録ヘッド１２〜１５の駆動データ
に変換するものである。また、ヘッドコントローラ８〜
１１は、タイマ機能を有し、記録ヘッド１２〜１５の駆
動通電時間を制御するものである。

記録ヘッド１２〜１５は、ヘッドコントローラ８〜１１
の出力によって、それぞれ、イエロー、マゼンタ、シア
ン、ブラックの記録を行なうものである。

また、ＭＰＵ３とＲＯＭ５とは、ドツトイメージを表現
する記録データを偶数列と奇数列とに分け、混色で記録
するときには、上記偶数列、上記奇数列のうちの一方の
列のみに記録させる手段の一例である。

第２図は、色変換回路７の構成例を示すブロック図であ
る。

アドレスレジスタセット１６は、７系統のアドレスレジ
スタＡＲＯ−ＡＲ６で構成され、ＤＭＡ時にはその動作
に応じて、どれか１つのアドレスレジスタが選択され、
その値がアドレスバスＡＯ〜１９上に出力される。

Ｙレジスタ１７、Ｍレジスタ１８、Ｃレジスタ１９は、
それぞれ８ビツトのレジスタであり、イエロー、マゼン
タ、シアン各色の記録データをラッチするものである。

このラッチされた記録データは、色変換部２０で変換処
理され、データバスＤｏ〜７に出力される。

レングスカウンタ２１は、変換すべきデータ数を指定す
るものでる。このレングスカウンタ２１の値は、ＤＭＡ
によるデータ転送に従って順次、減算され、その値がＯ
になったときに、所定数のデータ変換が終了したことを
ＤＭＡコントローラ２３に知らせるものである。

コマンドレジスタ２２は、変換に関する制御コマンドを
ラッチするものであり、制御コマンドをラッチしたとき
に、ＤＭＡコントローラ２３にＤＭＡ開始を指示するも
のである。

アドレスレジスタ１６、レングスカウンタ２１、コマン
ドレジスタ２２の値は、マイクロプロセッサ３によって
、データバスＤｏ−Ｄ７を介してセットされる。各レジ
スタの選択は、アドレス信号とチップセレクト信号（Ｃ
３の反転信号）とによってアドレスレコーダ２５が行な
う。

ＤＭＡコントローラ２３は、データ変換とＤＭＡ機ｆｌ
とを制御するものであり、コマンドレジスタ２２からＤ
ＭＡ開始を指示されると、バスリクエスト信号（ＢＲの
反転信号）によって、マイクロプロセッサ３にバス制御
権を要求するものである。バスグランド信号（ＢＧの反
転信号）によってバス制御権が渡されたことを確認する
と、ＤＭＡ機能によって、ＲＡＭ６に格納された記録デ
ータのデータ変換を行なう。所定のデータ変換が終了し
たことをレングスカウンタ２１から通知されると、ＤＭ
Ａコントローラ２３は、ＤＭＡを終了し、パス制御権を
マイクロプロセッサ３に返す。

また、リセット信号（ＲＥＳの反転信号）を受けると、
色変換回路７全体の初期設定を行なう。

データ転送コントローラ２４は、アドレスストローブ信
号（ＡＳの反転信号）、データストローブ信号（ＤＳの
反転信号）、リード／ライト（Ｒ／Ｗのうち、Ｗのみ反
転信号）、データ転送アクノリッジ（ＤＴＡＣＫの反転
信号）、クロック（ＣＬＫ）の各信号線を有し、マイク
ロプロセッサ３とレジスタとの間またはＲＡＭ６とレジ
スタとの間のデータ転送を制御する。

なお、バッファ２６と２７とは、双方向性入力バッファ
である。

第３図は、色変換部２０の詳細を示す回路図である。

Ｙレジスタ１７の出力ＹＯ〜Ｙ７、Ｍレジスタの出力Ｍ
Ｏ〜Ｍ７、Ｃレジスタ１７の出力ＣＯ〜Ｃ７は、変換回
路ＣＣ０−ＣＣ７に入力される。

変換回路が８素子あるので、８ドツトのデータ　゛を並
列処理することができる８選択信号ＳＡ、ＳＢ、Ｓは、
ＤＭＡコントローラ２３から送られる。変換回路ＣＣＯ
〜ＣＣ７の偶数出力ＥＶと奇数出力ＯＤとは、２人力選
択回路ＳＬＯ〜ＳＬ７によって、その何れか一方が選択
され、０ＵＴＯ〜０ＵＴ７へ出力される。この出力信号
は、バッファ２７を介してデータバスＤｏ−Ｄ７へ出力
される。

第４図は、変換回路ＣＣＯの一例を示す図である。

他の変換回路ＣＣＩ　ＮＣＣ７は、変換回路ＣＣＯと同
一である。第４図において、４人力選択回路５ＬＩＯは
、選択信号ＳＡ、ＳＢのレベルに応じて、入力信号ＣＯ
〜Ｃ３の何れか１つを選択し、その値を出力するもので
ある。入力端子Ｃｏ−Ｃ５には、イエロー、マゼンタ、
シアン、ブラックの各信号が入力される。ブランク信号
は、イエロー、マゼンタ、シアンの３色の信号のＡＮＤ
によって得られる。ブランク信号ＢＥは。

第３図に示すように、選択信号ＳＡ、ＳＢがどちらもハ
イレベルのとき（ブラック信号が選択されているとき）
のみローレベルになる。

第５図は、変換回路ＣＣＯ〜ＣＣ７の入出力関係を示す
図である。

たとえば、イエローが選択されているとき、偶数出力（
記録データの偶数列に対応する出力）ＥＶの値をＹＥｖ
、奇数出力（記録データの奇数列に対応する出力）００
の値をｙｏｏとする。第５図において、０がローレベル
、ｌが／Ｘイレベルを示している。すなわち、第５図に
おいて、イエロー信号Ｙが選択されると、選択回路５Ｌ
ＩＯが出力する。このときＢＥはハイレベルである。イ
エロー信号ＹはＡＮＤゲートを通り、偶数出力ＥＶまた
は奇数出力ＯＤが出力される。ただし、イエロー、マゼ
ンタ、シアンが３色とも１のときは偶数出力ＥＶはＯに
なる。また、２色以上が１のときは、奇数出力ＯＤは０
になる。

また、ブラック信号が選択されているときは、ブランク
信号がローレベルのため、ブラック信号の値がそのまま
偶数出力ＥＶ、奇数出力ＯＤとして出力される。

以上のように、第４図に示す変換回路ＣＣＯによって、
イエロー、マゼンタ、シアンの３色のデータからブラッ
クのデータを分離することができる。また、単色のデー
タについて出力する場合、偶数出力ＥＶ、奇数出力ＯＤ
の両方を出力し、混色のときは偶数出力のみにデータを
出力する。

第６図、第７図は、それぞれ上記実施例における記録デ
ータの変換の一例を示す図である。

第６図は、ＲＡＭ８に格納された変換前の記録データで
あり、記号の付いた各四角形が１バイト（８ビツト）の
内容を意味する。第６図の内容は、第１７図のようなビ
ットイメージに対応し、マイクロプロセッサ３によって
ＲＡＭ６に格納されたものである。４バイト（３２ビツ
ト）で１列分のビットイメージを表現する。たとえば、
ＹＯＯ，Ｙｏｌ、ＹＯ２、Ｙｏｌの４バイトは列０にお
けるイエローの記録データである。以下、Ｙ　（Ｎ−１
）３までの４Ｎバイトのデータによって、列Ｏから列（
Ｎ−１）までのＮ列分のビットイメージを表現する。上
記表現方法は、マゼンタ、シアンの記録データについて
も共通する。

色変換回路７のアドレスレジスタＡＲＯ１ＡＲ１，ＡＲ
２の値は、イエロー、マゼンタ、シアンの各記録データ
の先頭アドレスを示すようにセットしておく、また、Ａ
Ｒ３〜ＡＲ６の各アドレスレジスタの値を先頭とし、そ
れぞれ４ＮバイトのＲＡＭ容量を空領域として確保する
。レングスカウンタ２１の値は４Ｎにセットする０以上
の設定を行なった上で、コマンドレジスタ２２に制御コ
マンドを書込むことによって、変換処理を開始する。

色変換回路７は、アドレスレジスタＡＲＯ〜ＡＲ２の値
を順次、アドレスバス上に出力し、ＲＡＭＢ上の記録デ
ータＹＯＯ，ＭＯＯ，ｃｏｏをそれぞれ、Ｙレジスタ１
７、Ｍレジスタ１８、Ｃレジスタ１９にラッチする。

次に、第３図、第４図に示した変換回路によつを、アド
レスレジスタＡＲＯ〜ＡＲ３によって示されるアドレス
に書込む。また、奇数出力れるアドレスに書込む、ブラ
ックの記録データは、その偶数出力と奇数出力とが同じ
値になるので、偶数出力のみ書込む。次に、各アドレス
レジスタの値を１加算し、レングスカウタの値をマイナ
ス１する０以上の操作をレングスカウンタの値がＯにな
るまで繰返すことによって、４Ｎ回の変換が行なわれ、
第７図に示す記録データが得られる０以上の制御は、Ｄ
ＭＡコントローラ２３によって行なわれる。

変換処理が終わると、バス制御権がマイクロプロセッサ
３に返される。マイクロプロセッサ３は、第７図に示す
記録データの偶数出力データと奇数出力データとを交互
に、ヘッドコントローラ８〜１１へ転送することによっ
て、記録ヘッド１２〜１５を駆動し、第１８図に示すよ
うな記録を記録紙上に得る。

以上のように、第１７図に示すようなドツトイメージに
対応する記録データを偶数列と奇数列とに分け、混色時
には偶数列のみ記録ヘッドを駆動するようなデータにし
、これによって、第１８図に示すように、記録紙上での
インク濃度が一定になり、にじみのない良好な記録を得
ることができる。

変換処理は、ＤＭＡ方式で行なわれるので、マイクロプ
ロセッサを用いたソフトウェアによる変換に比べて非常
に高速になる。

第６図、第７図において、記録データを格納するアドレ
スがアドレスレジスタＡＲＯ〜ＡＲ７によって指定され
るので、ＲＡＭＢ中における記録データの位置または各
記録データの前後関係を自由に設定することができる。

また、上記実施例において、１列分の記録データが４バ
イトで構成されているが、この記録データの長さは、４
バイト以外の長さでもよい、レングスカウンタ２１の設
定値を変えるだけで上記記録データの長さを変えること
ができる。

第３図において、変換回路を８組に設定しであるが、こ
の組数は何重でもよく、使用する記録装置のデータバス
等に応じて適当な値を選択すればよい。

第２図に示した色変換回路は、ゲートアレイとして集積
回路化が容易に可能であり、この場合、大量生産により
大幅なコストダウンを実現することができる。

第８図、第９図は、第２図に示す色変換回路を用いて得
られる記録データを変換する他の方法を示す図である。

第８図は、変換前の記録データを示し、たとえば、イエ
ローの１列分のデータＹＯＯ１Ｙｅｔ、ＹＯ２、ＹＯ３
の４バイトの後、４バイトを空領域にしである。このよ
うに各色の記録データは４バイトおきに格納しである。

変換処理において１色変換回路はＹｏｏ、　Ｍｏｏ、　
Ｃｏｏの各データをラッチした後に、偶数出力ＹＯＯ，
ＭＯＯ，Ｃｏｏ、ＢＫｏｏをＲＡＭに格納する。

各偶数出力よりも４バイト後に格納する。このような変
換方法によって、第９図に示す変換結果を得る。

マイクロプロセッサ３が、第９図に示す記録データを順
次、ヘッドコントローラ８から１１へ転送することによ
って、上記実施例と全く同じ記録データを得ることがで
きる。

第８図、第９図に示す実施例は、第２図におけるＤＭＡ
コントローラのみを変更することによって実現回部であ
る。また、必要なアドレスレジスタは、ＡＲＯ〜ＡＲ３
の４系統のみである。

第８図、第９図の実施例は、変換された記録データをヘ
ッドコントローラに転送する場合、マイクロプロセッサ
３が偶数列と奇数列とを区別する必要がない、このため
に、マイクロプロセッサ３の負担が軽減され、処理時間
を短縮できる。

第１０図は、色変換部２０の他の例を示す回路図である
。

第１０図に示す色変換部において、１バイトの記録デー
タが２バイトに拡大される。たとえば、第１１図におい
て、イエローの記録データＹＯ〜Ｙ７は、ＹＯ〜Ｙ３が
上位パイ）ＹＵＰに拡大され、Ｙ４−Ｙ７が下位バイト
ＹＬＯに拡大される。

この２バイトのデータは第１θ図における選択信号Ｓに
よって何れか一方が選択され、０ＵＴＯ〜０ＵＴ７へ出
力される。

第１２図、第１３図は、第１θ図、第１１図に示す実施
例における記録データの変換の一例を示す図である。

第１２図は、変換前の記録データであり、イエロー、マ
ゼンタ、シアンの各記録データは１バイトおきに格納さ
れている。変換によって、各記録データは、上位バイト
と下位バイトとに拡大され、第１３図に示す記録データ
が得られる。この記録データに基づいて記録ヘッドを駆
動することによって、第１９図に示すように、混色時に
は、偶数行のみ記録ヘッドを駆動することができる。

この実施例において、第１８図に示すものと同等の記録
を得るためには、記録ヘッドのドツト間隔を半分にしな
ければならない、また横方向のドツト間隔は２倍になる
。

この実施例では、記録データを偶数行と奇数行とに分け
ることによって、最初の実施例と次の実施例と同等の効
果を得ることができる。したがって、記録ヘッドのドツ
ト密度、記録ヘッドの位置決め精度等、記録装置の性能
に応じて適当な方法を選ぶことができる。

今までの実施例においては変換前の記録データは、イエ
ロー、マゼンタ、シアンの３色で構成される。しかし、
ホストシステムの機部等によっては、レッド、グリーン
、ブルーの３色を用いた方がマイクロプロセッサの解析
、変換処理が容易となり、処理速度が向上する場合があ
る。

この場合、第４図に示す変換回路のＹ、Ｍ、Ｃの各入力
の前段に第１４図に示す回路をを接続し、Ｂ、Ｇ、Ｈの
各入力に、ブルー、グリーン、レッドの記録データを入
力することによって、レッド、グリーン、ブルーの３色
をイエロー、マゼンタ、シアン、ブラックに変換できる
。このようにして変換した状態を第１５図に示しである
。

記録データの変換方法は、第３図に示す実施例等と同様
であり、変換前の記録データとしてイエロー、マゼンタ
、シアンの代りにブルー、グリーン、し′ラドの各記録
データを格納しておけばよい。

ドツトイメージを表現する記録データを偶数列と奇数列
とに分け、混色時は、偶数列にのみ記録することによっ
て、記録紙上でのインク濃度を均一にし、にじみ等のな
い良好な記録を得ることができる。

第２の実施例では、変換された記録データに基づいて記
録ヘッドを駆動するときのマイクロプロセッサの負担が
少ないので、処理速度が向上される。

第３の実施例では、記録データを偶数行と奇数行とに分
けることによって、第１の実施例と同等の効果が得られ
る。記録装置の性俺に応じて適当な方を選ぶことができ
る。

第４の実施例では、レッド、グリーン、ブルーの記録デ
ータをイエロー、マゼンタ、シアン、ブラックのデータ
に変換することが可能である。

［発明の効果］ 本発明によれば、レッド、ブルー、グリーン等の混色部
とイエロー、マゼンタ、シアン等の単色部とが混在する
カラー画像において、上記混色部の色にじみが生じない
という効果を有する。

【図面の簡単な説明】

第１図は、本発明による記録装置の構成を示すブロック
図である。 第２図は、第１図に示す色変換回路構成を示すブロック
図である。 第３図は、第２図に示す色変換部の回路図である。 第４図は、第３図に示す変換回路の回路図である。 第５図は、第４図に示す変換回路の入出力の関係を示す
図である。 第６図、第７図、第８図、第９図は、変換前と変換後と
の記録データの内容を示す図でる。 第１０図は、第３図に示す例の変形例を示す回路図であ
る。 第１１図は、第１０図の色変換部の機能の一例を示す図
である。 ｍ１２図、第１３図は、第１Ｏ図に示す色変換部を用い
たときの変換前、変換後の記録データの内容を示す図で
ある。 第１４図は、第４図の変形例を示す図である。 第１５図は、第１４図に示す変形例による変換回路の機
悌図である。 第１６図は、上記実施例による記録方法を示す図である
。 第１７図は、上記実施例において記録したいビットイメ
ージの一例を示す図である。 第１８図、第１９図は、上記実施例における第１７図の
ビットイメージを記録した記録結果の例を示す図である
。 第２０図は、従来の記録装置による記録方法を示す図で
ある。 ３・・・マイクロプロセッサ。 ８〜１１・・・ヘットコントローラ、 １２〜１５・・・記録ヘッド。 特許出願人　　キャノ°ン株式会社 同代理人　　　用久保　　新　− 第３図　　親：邑支捜舒 と 第４図 葛没：壷授回距 第１０図 第１１図 第１４図 第１５図 第１７図　　　　　　　　　第１８図 第１９図

Claims (1)

【特許請求の範囲】
1. ドットイメージを表現する記録データを偶数列と奇数列
   とに分け、混色で記録するときには、前記偶数列、前記
   奇数列のうちの一方の列のみに記録することを特徴とす
   る記録装置。