JPH0333111B2 - - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ 本発明は印字手段の駆動を制御する装置に関す
るものである。

［従来技術］ 従来、複数の記録エレメントを備えた記録ヘツ
ドを用いて印字を行なうプリンタが知られてい
る。このようなプリンタにおいて、記録ヘツドを
駆動する方法としては、複数の記録エレメントを
一斉に駆動する方法と、複数の記録エレメントを
時分割に駆動する方法とがあり、機種毎に一義的
に決められていた。

例えば従来のドツトマトリツクスプリンタにお
いては、印字ヘツドの出力が全ドツトに対して一
斎に印加されるため、印字ヘツドに瞬間的に大電
流が流れてしまう。

従つて、印字ヘツドの駆動電源を大容量の物に
しなければならない。

更に、プリンタの印字速度を向上させようとす
れば、駆動電源は一層大型で大容量のものになつ
てしまい、経済的にもスペース的にも極めて不利
な条件となつてしまう。

さらに、プリンタの印字速度を向上させようと
すれば駆動電源は一層大型で、大容量のものにな
つていしまい経済的にもスペース的にも極めて不
利な条件となつている。

また、この種の装置では記録ヘツドと、記録ヘ
ツドに入力される記録データは１対１に対応して
いる。たとえば記録用のワイヤ、インクジエツト
ノズルなどの１ドツトを形成する記録エレメント
が８個記録ヘツド上に一列に配列されている場合
には、その列のいずれかの端部の記録エレメント
をMSB（最上位ビツト）として以下配列順に桁が
下がる８ビツトの記録データが用いられる。

第１図はある記録装置における記録データとそ
れにより形成されるドツトパターンを示してい
る。この装置の記録ヘツドは記録データ「１」が
入力された際に斜線で示すように記録媒体上に記
録ドツトが形成される。この装置では
「10011100」というデータPD１を入力すると、ド
ツトDT１からDT８の位置に図示するようなド
ツトパターンが形成される。すなわち「D7、
D6、D5、D4、D3、D2、D1、D0」という記録デ
ータの各ビツトはそれぞれドツトDT１〜DT８
に１対１に対応している。

ところが記録ヘツドおよびその制御用ゲートア
レイ、ドライバに接続される記録制御用マイクロ
プロセツサの種類によつては、記録データのビツ
ト順が逆に出力される場合が考えられる。たとえ
ば第２図に示されるように、第１図と同一の意味
を有する記録データがMSBとLSBを逆の順に並
べた形で入力される場合がある。第１図と同一の
装置でこの記録データを記録すると、第２図右側
に示されるように、当然ビツトイメージも逆の順
番に反転されてしまう。したがつて、複数種類の
記録データ形式に装置を対応させるためにはデー
タの並びを反転させる必要がある。

ビツトの上下反転をハードウエアにより行なう
場合には、ヘツドあるいはドライバ部分の配線の
接続を変更することにより行なえるが、この方法
によるとプリント基板、配線ケーブルなどの配線
部分を変更する必要があり、手間とコストが嵩む
ので欠点がある。また、装置を複数の記録データ
形式に対応可能とするためにはソフトウエアによ
りビツト反転を行なうより方法がないが、この場
合には反転処理時間が記録時間に加算されるの
で、全体の処理時間が長くかかる欠点がある。

［目的］ 本発明は上記点に鑑みてなされたもので、その
目的とするところは、記録データ形式、電源容量
等に応じて適正に印字手段を駆動することが可能
な汎用性の高い印字制御手段を提供することにあ
る。

即ち本発明は、コマンド情報及びドツトパター
ンを形成するための複数ビツトの印字情報を入力
する入力手段と、前記複数ビツトの情報の配列順
序を選択するための第１、第２の選択信号を、印
字情報の入力前に前記入力手段から入力するコマ
ンド情報に基づいて発生する第１信号発生手段
と、前記第１選択信号に応答して前記入力手段か
ら入力する前記複数ビツトの印字情報の配列順序
を反転して出力し、前記第２選択信号に応答して
前記複数ビツトの印字情報の配列順序を反転せず
に出力する変換手段と、前記変換手段から出力さ
れる前記複数ビツトの印字情報をラツチする複数
のラツチ手段と、前記複数のラツチ手段に対応し
て設けられ各々が複数の印字素子を備えた複数の
印字手段の駆動モードを選択するための第１、第
２のモード選択信号を、印字情報の入力前に前記
入力手段から入力するコマンド情報に基づいて発
生する第２信号発生手段と、前記第１モード選択
信号に応答して前記複数の印字手段を時分割駆動
する第１モードを選択し、前記第２モード選択信
号に応答して前記複数の印字手段を一斉駆動する
第２モードを選択する駆動制御手段と、を有する
ことを特徴とする印字制御装置を提供するもので
ある。

［実施例］ 以下、図面に示す実施例に基づいて本発明を詳
細に説明する。

第３図に本発明による記録装置の概略構成を示
すブロツク図を示す。記録装置１０１は外部コン
ピユータなどのホストシステム１００とデータ線
により接続される。ホストシステム１００からの
データは直列−並列変換、レベル変換、あるいは
プロトコル制御を行なうインターフエース部１１
１に入力される。

インターフエース部１１１の出力データ線は制
御用マイクロプロセツサ１１０および記録ヘツド
コントローラ１１２に接続されており、これらの
間のデータ転送および変換処理は記録制御用の制
御用マイクロプロセツサ１１０により制御され
る。

記録ヘツドコントローラ１１２は入力された論
理的なビツトイメージを表現する記録データを、
記録ヘツド素子１１４の物理的な配列および主と
して駆動通電時間に対応した駆動データに変換す
るブロツクで、この記録ヘツドコントローラ１１
２の出力により記録ヘツドドライバ１１３を介し
て記録ヘツド１１４が駆動される。一方記録ヘツ
ドドライバ１１３は記録ヘツド１４４を駆動する
に十分な電圧レベルに記録ヘツドコントローラ１
１２の出力を変換するものである。

本発明の記録装置においては、記録ヘツドコン
トローラ１１２を第４図に示すような構成とする
ことによりビツトの上下が反転した記録データ形
式に装置を対応させる。

第４図に示した記録ヘツドコントローラ１１２
は、簡略化のために１本の線で示した入力データ
線D0〜D7を介して８ビツトの記録データおよび
記録制御コマンドを入力することにより制御され
る。

記録データはビツトの上下を反転するビツトシ
フター１を介して４ブロツクの記録データラツチ
８〜１１、出力制御回路１２〜１５を介して記録
ヘツドドライバ１１３に出力される。各記録デー
タラツチおよび出力制御回路はたとえば８ビツト
構成とし、順次出力制御回路１２〜１５をストロ
ーブすることにより32（８×４）素子から構成さ
れた感熱ヘツド、インクジエツトヘツド、あるい
はワイヤドツトヘツドなどの記録ヘツドを制御で
きる。

ビツトシフター１の反転、非反転はデータ線
D0〜D7から入力された８ビツトのコマンドをラ
ツチするコントロールレジスタ３の出力により制
御される。このコントロールレジスタ３には固有
のアドレスを設定しておき、ステイタスコントロ
ーラ２あるいは制御用マイクロプロセツサ１１０
の出力するライト信号により制御コマンドを書き
込む。

記録データラツチ８〜１１のラツチタイミング
の制御、および出力制御回路１２〜１５のストロ
ーブタイミングはステイタスコントローラ２、通
電制御回路４によつて制御される。

ステイタスコントローラ２はライト（書き込
み）、リード（読み出し）、チツプセレクト、リセ
ツトの入力を有しており、制御用マイクロプロセ
ツサ１１０により制御される。たとえば記録デー
タラツチ８〜１１にアドレスを設定しておき、制
御用マイクロプロセツサ１１０から出力されるア
ドレスデータのデコード出力によりステイタスコ
ントローラ２をセレクトするとともにライト信号
を入力すれば、ステイタスコントローラ２が各記
録データラツチ８をラツチでき、これによつて各
ブロツクに送るデータを決定できる。

通電制御回路４は出力制御回路１２〜１５を制
御して記録ヘツドの通電タイミングの同期および
通電時間を調節する。通電時間はコントロールレ
ジスタ３にラツチされている、データ線D0〜D7
から入力された制御コマンドに応じた時間長だけ
通電制御回路４が出力制御回路１２〜１５をスト
ローブすることにより決定される。この通電の同
期および通電時間は端子CKiを介して入力される
クロツクに基づいて制御される。入力されたクロ
ツクはビツトプリスケーラ６、５ビツトカウンタ
７に入力され、クロツクに応じてシフトする５ビ
ツトカウンタ７の５ビツト出力と、コントロール
レジスタ３にラツチされている制御コマンドのう
ちの５ビツトをコンパレータ５で比較した結果形
成される信号にしたがつて通電制御回路４が通電
終了時期を決定する。

記録開始タイミングはステイタスコントローラ
２に端子TOiから入力されるタイムアウト信号に
より与えられ、記録終了は通電制御回路４が端子
TOOを介して出力するタイムアウト出力信号に
よつて制御用マイクロプロセツサ１１０に報知さ
れる。またステイタスコントローラ２をリード又
はライトする事によつても記録開始タイミングを
与える事が可能である。

次にビツトシフター１およびコントロールレジ
スタ３部分のより詳細な構成を第５図に示す。

ビツトシフター１は例えば図示するように
AND−NORゲートSD０〜SD７により構成され
る。各AND−NORゲートの２つのANDゲート
は２入力のゲートから構成されている。

各AND−NORゲートの図中下側のANDゲー
トの一方の入力はラツチ素子から構成されたコン
トロールレジスタ３の第７ビツト出力BDRと接
続されている。また他方のANDゲートの一方の
入力はコントロールレジスタ３の第７ビツトの反
転出力BDFと接続されている。そして各AND−
NORゲートの残りの入力には反転するパターン
に応じて８本のデータバスのうち２本ずつが接続
されている。ここでは記録データＤ７〜Ｄ０をＤ
０〜Ｄ７の順に反転する構成としている。たとえ
ばAND−NORゲートSD０はデータＤ７とＤ０
を入力していずれかのデータを出力するようにな
つている。出力データは各AND−NORゲートの
NORゲートを通して反転されて第４図の各記録
データラツチ８〜１１に送られる。

第５図の構成では記録ヘツドコントローラ外部
からのデータはバツフア１８を通過してから内部
データバスに導かれる。

コントロールレジスタ３はライト端子WRと、
固有のアドレスを有しており、前に触れたように
端子WRにデコードされた書き込み信号を入力す
ることにより記録制御コマンドがラツチされる。
このコマンドは次のコマンドにより書き換えられ
るまでコントロールレジスタ３に保存される。制
御コマンドのMSB Ｄ７には記録データの上下反
転、非反転を命令する「１」ないし「０」のデー
タを含ませておく。制御コマンドの残りの７ビツ
トはヘツドの通電タイミングおよび通電時間制御
用に割り当てられ、ラツチされたそれぞれのデー
タは通電制御回路４、コンパレータ５に与えられ
る。

以上の構成において、制御用マイクロプロセツ
サ１１０が記録データの上下反転、非反転、通電
時間、通電タイミングなどを示す所望の制御コマ
ンドを出力し、コントロールレジスタ３のアドレ
スを選択することによりこの制御コマンドはコン
トロールレジスタ３にラツチされ、保存される。

制御コマンドの第７ビツトに応じてコントロー
ルレジスタ３の第７ビツトの出力BDR、BDFは
互いに反転したハイレベルないしローレベルにな
る。したがつて、各AND−NORゲートSD０〜
SD７はいずれか一方のデータバスの信号のみを
拾つて出力する。たとえばコントロールレジスタ
３の出力BDRがハイレベル、BDFがローレベル
の場合には、AND−NORゲートSD０〜SD７は
それぞれデータバスＤ７〜Ｄ０の記録データを出
力し、逆に出力BDRがローレベル、BDFがハイ
レベルの場合にはAND−NORゲートSD０〜SD
７はそれぞれデータバスＤ０〜Ｄ７の記録データ
を出力する。

以上のようにして制御用マイクロプロセツサ１
１０が上下反転した形式の記録データを用いてい
る場合、あるいはホストシステムが異なつたデー
タ配列を用いている場合でも、容易に制御コマン
ドを用いて記録ヘツドの構成に応じた記録データ
列を形成し、記録媒体上に正しい配列によるビツ
トイメージを形成することが可能になる。この場
合、変換に要する時間は制御コマンドをコントロ
ールレジスタ３にラツチする時間のみであり、し
かも反転コマンドは他の時間制御に関する制御コ
マンドなどと同時に送り込めるため実質的には変
換時間は０で、従来のソフトウエアによる変換に
比して非常に高速である。

第４図に示した記録ヘツドコントローラ１１２
はゲートアレイとして集積回路化が容易に可能
で、この場合、上記のように上下反転した記録デ
ータ列をも種々の記録ヘツドの物理的な配列に変
換できるため、IC化された記録ヘツドコントロ
ーラ１１２はワイヤドツトプリンタ、感熱プリン
タ、インクジエツトプリンタなど種々の方式のい
ろいろな記録素子配列を有した記録装置に適用す
ることができる。

この場合、従来のようにプリント基板やケーブ
ルによつて変換を行なう必要がなくなるため、基
板、ケーブルなどの配線部材を規格化することが
でき、大量生産が容易で大幅なコストダウンを実
現できる。

一方、一斉駆動、時分割駆動の切換えはHT＋
ＱとHT−Ｑの信号により行なわれる。

すなわち、一斉駆動ならばHT＋Ｑがハイレベ
ルに、HT−Ｑがローレベルになる。

すなわち、印字データがラツチされた後に印字
開始信号が入力されると通電制御回路４により
TOOはハイレベルとなる。

ここで印字出力用のクロツクが入ると一斉に出
力信号が送出され、出力制御回路１２〜１５から
第６図に示すように一斉に出力が行なわれる。

他方、時分割駆動の場合にはHT＋Ｑがローレ
ベルにHT−Ｑがハイレベルとなる。そして印字
データがラツチされた後に印字開始信号が入ると
通電制御回路４によりTOOはハイレベルとなる。

この結果出力制御回路１２〜１５から第７図に
示すように時分割された出力が出される。

このように一斉駆動と時分割駆動を選択するこ
とができ、印字ヘツドに対して瞬間的に大電流が
流れるのを防止でき、駆動用電源を小型化でき
る。

また第５図のHR＋ＱとHR−Ｑにより、時分
割駆動時に印字する順番を切り換える事が可能で
ある。

なお第１図においては印字データのラツチ回路
８ないし１１、印字出力回路１２ないし１５がそ
れぞれ４組として示したがこの組数はいくつあつ
てもよい。

時分割駆動では印字する順番が任意であつても
よく、さらに印字ヘツドの時分割駆動とタイマー
を使用すれば多色の高速印字が可能である。

また、時分割駆動では第７図に示すように４つ
の時分割駆動が可能である、印字データラツチ回
路により自動的に時分割駆動数を変更できるよう
になつているため、印字データラツチ回路の数に
より時分割駆動数を合わせる必要がないため、高
速印字が可能となつている。

［効果］ 以上の様に本発明によれば、印字情報の送出前
にこの印字情報が入力する入力手段から入力する
コマンド情報に基づいて印字情報の配列順序を反
転するか否かの選択及び印字手段の駆動モードの
選択が可能になるので、記録データの形式、電源
容量等に応じて適正に印字手段を駆動でき、種々
の印字装置に適用することが可能になる。

【図面の簡単な説明】

図は本発明の一実施例を説明するもので第１図
および第２図はビツトイメージによる記録を行な
う記録装置の異なつた記録データ形式の説明図、
第３図は制御回路のブロツク図、第４図は第３図
中のヘツドコントローラの構成を示すブロツク
図、第５図は第４図中のビツトシフタ、コントロ
ールレジスタの構造を詳細に示したブロツク図、
第６図は一斉駆動時の出力波形図、第７図は時分
割駆動時の出力波形図である。 １……ビツトシフタ、２……ステイタスコント
ローラ、３……コントロールレジスタ、８〜１１
……記録データラツチ回路、１２〜１５……出力
制御回路、１１０……制御用マイクロプロセツ
サ、１１２……記録ヘツドコントローラ、１１３
……記録ヘツドドライバ、１１４……記録ヘツ
ド。

Claims (1)

1. 【特許請求の範囲】 １ コマンド情報およびドツトパターンを形成す
   るための複数ビツトの印字情報を入力する入力手
   段と、 前記複数ビツトの情報の配列順序を選択するた
   めの第１、第２の選択信号を、印字情報の入力前
   に前記入力手段から入力するコマンド情報に基づ
   いて発生する第１信号発生手段と、 前記第１選択信号に応答して前記入力手段から
   入力する前記複数ビツトの印字情報の配列順序を
   反転して出力し、前記第２選択信号に応答して前
   記複数ビツトの印字情報の配列順序を反転せずに
   出力する変換手段と、 前記変換手段から出力される前記複数ビツトの
   印字情報をラツチする複数のラツチ手段と、 前記複数のラツチ手段に対応して設けられ各々
   が複数の印字素子を備えた複数の印字手段の駆動
   モードを選択するための第１、第２のモード選択
   信号を、印字情報の入力前に前記入力手段から入
   力するコマンド情報に基づいて発生する第２信号
   発生手段と、 前記第１モード選択信号に応答して前記複数の
   印字手段を時分割駆動する第１モードを選択し、 前記第２モード選択信号に応答して前記複数の
   印字手段を一斉駆動する第２モードを選択する駆
   動制御手段と、 を有することを特徴とする印字制御装置。