JPS6141558A - 記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は記録装置に係り、さらに詳細にはビットイメー
ジを所定ビット数で論理的に表現したデータ列を入力し
、記録ヘッド素子の物理的な配列に応じたデータ列に変
換して記録出力を行なう記録装置に関する。

［従来技術］ 従来、コンピュータシステムなどの記録出力装置として
、ワイヤドツトプリンタ、インクジェットプリンタ、サ
ーマルプリンタあるいは熱転写プリンタなど、種々のド
ツトマトリクスプリンタが知られている。この種の装置
は活字式のインパクトプリンタなどに比して、ビットイ
メージグラフィックスによる図案、特殊文字が自由に記
録出力できる点が大きな特徴となっている。

この種の装置では記録ヘッドと、記録ヘッドに入力され
る記録データは１対１に対応している。

たとえば記録用のワイヤ、インクジェットノズルなどの
１ドツトを形成する記録エレメントが８個記録ヘッド上
に一列に配列されている場合には、その列のいずれかの
端部の記録エレメントをＭＳＢ　（最上位ビット）とし
て以下配列順に桁が下がる８ビツトの記録データが用い
られる。

第１図はある記録装置における記録データとそれにより
形成されるドツトパターンを示している。この装置の記
録ヘッドは記録データｒｌＪが入力された際に斜線で示
すように記録媒体上に記録ドツトが形成される□。この
装置では「１００１１１００」というデータＰＤＩを入
力すると、ドラ）ＤＴＩからＤＴ８の位置に図示するよ
うなドツトパターン示形成される。すなわ、ちｒＤ７、
Ｄ６、Ｄ５、Ｄ４、Ｄ３、Ｄ２、Ｄｌ、ＤＯＪ　という
記録データの一ビットはそれぞれドツトＤＴＩ−ＤＴ８
に１対ｌに対応している。

ところが記録ヘッドおよびその制御用ゲートアレイ、ド
ライバに接続される記録制御用マイクロプロセッサの種
類によっては、記録データのビット順が逆に出力される
場合が考えられる。たとえば第２図に示されるように、
第１図と同一の意味を有する記録データがＭＳＢとＬＳ
Ｂを逆の順に並べた形で入力される場合がある。第１図
と同一の装置でこの記録データを記録すると、第２図右
側に示されるように、当然ビットイメージも逆の順番に
反転されてしまう。したがって、複数種類の記録データ
形式に装置を対応させるためにはデータの並びを反転さ
せる必要がある。

ビットの上下反転をハードウェアにより行なう場合には
、ヘッドあるいはドライバ部分の配線の接続を変更する
ことにより行なえるが、この方法によるとプリント基板
、配線ケーブルなどの配線部分を変更する必要があり、
手間とコストが嵩むので欠点がある。また、装置を複数
の記録データ形式に対応可能とするためにはソフトウェ
アによりビット反転を行なうより方法がないが、この場
合には反転処理時間が記録時間に加算されるので、全体
の処理時間が長くかかる欠点がある。

［目　的］ 本発明は以上の点に鑑みてなされたもので、入力される
記録データ形式が異なっていた場合にも高速に入力され
た記録データを正しい形で出力できる記録装置を提供す
ることを目的とする。

［実施例］ 以下、図面に示す実施例に基づいて本発明の詳細な説明
する。

第３図に本発明による記録装置の概略構成を示すブロッ
ク図を示す。記録装置１０１は外部コンピュータなどの
ホストシステムｌＯＯとデータ線により接続される。ホ
ストシステム１００からのデータは直列−並列変換、レ
ベル変換、あるいはプロトコル制御を行なうインターフ
ェース部１１１に入力される。

インターフェース部１１１の出力データ線は制御用マイ
クロプロセッサ１１０および記録ヘッドコントローラ１
１２に接続されており、これらの間のデータ転送および
変換処理は記録制御用の制御用マイクロプロセッサ、ｌ
ｌＯにより制御される。

記録ヘッドコントローラ１１２は入力された論理的なビ
ットイメージを表現する記録データを、記録ヘッド素子
１１４の、物理的な配列および主として駆動通電時間に
対応上た駆動データに変換するブロックで、この記録ヘ
ッドコントローラ１１２の出力により記録ヘッドドライ
バ１１３を介して記録ヘッド１１４が駆動される。一方
記録ヘッドドライバ１１３は記録へラド１１４を駆動す
るに十分な電圧レベルに記録ヘッドコントローラ１１２
の出力を変換するものである。

本発明の記録装置においては、記録へラドコントローラ
１１２を第４図に示すような構成とすることによりビッ
トの上下が反転した記録データ形式に装置を対応させる
。

第４図に示した記録ヘッドコントローラ１１２は、簡略
化のために１本の線で示した入力データ線ＤＯ−Ｄ７を
介して８ビツトの記録データおよび記録制御コマンドを
入力することにより制御される。

記録データはビー２トの上下を反転するビットシフター
１を介して４ブロツクの記録データラッチ８〜１１、出
力制御回路１２〜１５を介して記録ヘッドドライバ１１
３に出力される。各記録データラッチおよび出力制御回
路はたとえば８ビｙ　）構成とし、順次出力制御回路１
２〜１５をストローブすることにより３２（８Ｘ４）素
子から構成された感熱ヘッド、インクジェットヘッド、
あるいはワイヤドツトヘッドなどの記録ヘッドを制御で
きる。

ピットシフターｌの反転、非反転はデータ線ＤＯ〜Ｄ７
から入力された８ビツトのコマンドをラッチするコント
ロールレジスタ３の出力により制御される。このコント
ロールレジスタ３には固有のアドレスを設定しておき、
スティタスコントローラ２あるいは制御用マイクロプロ
セッサ１１０の出力するライト信号により制御コマンド
を書き込む。

記録データラッチ８〜１１のラッチタイミングの制御、
および出力制御回路１２〜１５のストローブタイミング
はスティタスコントローラ２、通電制御回路４によって
制御される。

スティタスコントローラ２はライト（書き込み）、リー
ド（読み出し）、チップセレクト、リセットの入力を有
しており、制御用マイクロプロセッサ１１Ｏにより制御
される。たとえば記録データラッチ８〜１１にアドレス
を設定しておき、制御用マイクロプロセッサ１１０から
出力されるアドレスデータのデコード出力によりスティ
タスコントローラ２をセレクトするとともにライト信号
を入力すれば、スティタスコントローラ２が各記録デー
タラッチ８をラッチでき、これによって各ブロックに送
るデータを決定できる。

通電制御回路４は出力制御回路１２〜１５を制御して記
録ヘッドの通電タイミングの同期および通電時間を調節
する。通電時間はコントロールレジスタ３にラッチされ
ている、データ線Ｄｏ〜Ｄ７から入力された制御コマン
ドに応じた時間長だけ通電制御回路４が出力制御回路１
２〜１５をストローブすることにより決定される。この
通電の同期および通電時間は端子ＣＫｉを介して入力さ
れるクロックに基づいて制御される。入力されたクロッ
クは６ビツトブリスコーラ６．５ビツトカウンタ７に入
力され、クロックに応じてシフトする５ビツトカウンタ
７の５ビツト出力と、コントロールレジスタ３にラッチ
されている制御コマンドのうちの５ビツトをコンパレー
タ５で比較した結果形成される信号にしたがって通電制
御回路４が通電終了時期を決定する。

記録開始タイミングはスティタスコントローラ２に端子
ＴＯｉから入力されるタイムアウト信号により与えられ
、記録終了は通電制御回路４が端子Ｔ００を介して出力
するタイムアウト出力信号によって制御用マイクロプロ
セッサ−１Ｏに報知される。またスティタスコントロー
ラ２をリード又はライトする事によっても記録開始タイ
ミングを与える事が可能である。

次にピットシフターｌおよびコントロールレジスタ３部
分のより詳細な構成を第５図に示す。

ピットシフター１はたとえば図示するようにＡＮＤ−Ｎ
ＯＲゲート５ＤＯ−３Ｄ７により構成される。各ＡＮＤ
−ＮＯＲゲートの２つのＡＮＤゲートは２人力のゲート
から構成されている。

各Ａ　Ｎ　Ｄ　−Ｎ　ＯＲゲートの図中下側のＡＮＤゲ
ートの一方の入力はラッチ素子から構成されたコントロ
ールレジスタ３の第７ビツト出力ＢＤＲと接続されてい
る。また他方のＡＮＤゲートの一方の入力はコントロー
ルレジスタ３の第７ビツトの反転出力ＢＤＦと接続され
ている。そして各ＡＮＤ−ＮＯＲゲートの残りの入力に
は反転するパターンに応じて８本のデータバスのうち２
本ずつが接続されている。ここでは記録データＤ７〜Ｄ
ＯをＤＯ〜Ｄ７の順に反転する構成としている。たとえ
ばＡＮＤ−ＮＯＲゲートＳＤＯはデータＤ７とＤＯを入
力していずれかのデータを出力するようになっている。

出力データ、は各ＡＮＤ−ＮＯＲゲートのＮＯＲゲート
を通して反転されて第４図の各記録データラッチ８〜１
１に送られる。

第５図の構成では記録ヘッドコントローラ外部からのデ
ータはバッファ１８を通過してから内部データバスに導
かれる。

コントロールレジスタ３はライト端子ＷＲと、固有のア
ドレスを有しており、前に触れたように端子ＷＲにデコ
ードされた書き込み信号を入力することにより記録制御
コマンドがラッチされる。

このコマンドは次のコマンドにより書き換えられるまで
コントロールレジスタ３に保存される。制御コマンドの
ＭＳＢ　（Ｄ７）には記録データの上下反転、非反転を
命令する「１」ないし「０」のデータを含ませておく。

制御コマンドの残りの７ビツトはヘッドの通電タイミン
グおよび通電時間制御用に割り当てられ、ラッチされた
それぞれのデータは通電制御回路４、コンパレータ５に
与えられる。

以上の構成において、制御用マイクロプロセッサ１１０
が記録データの上下反転、非反転、通電時間、通電タイ
ミングなどを示す所望の制御コマンドを出力し、コント
ロールレジスタ３のアドレスを選択することによりこの
制御コマンドはコントロールレジスタ３にラッチされ、
保存される。

制御コマンドの第７ビツトに応じてコントロールレジス
タ３の第７ビツトの出力ＢＤＲ，ＢＤＦは互いに反転し
たハイレベルないしローレベルになる。したがって、各
ＡＮＤ−ＮＯＲゲート５ＤＯ−３Ｄ７はいずれか一方の
データバスの信号のみを拾って出力する。たとえばコン
トロールレジスタ３の出力ＢＤＲがノ＼イレベル、ＢＤ
Ｆがローレベルの場合には、ＡＮＤ−ＮＯＲゲート５Ｄ
Ｏ−３Ｄ７はそれぞれデータバスＤ７〜Ｄ。

の記録データを出力し、逆に出力ＢＤＲがローレベル、
ＢＤＦがハイレベルの場合にはＡＮＤ−ＮＯＲゲートＳ
ＤＯ〜ＳＤ７はそれぞれデータバスＤＯ−０７の記録デ
ータを出力する。

以上のようにして制御用マイクロプロセッサ１１０が上
下反転した形式の記録データを用いている場合、あるい
はホストシステムが異なったデータ配列を用いている場
合でも、容易に制御コマンドを用いて記録ヘッドの構成
に応じた記録データ列を形成し、記録媒体上に正しい配
列によるビットイメージを形成することが可能になる。

この場合、変換に要する時間は制御コマンドをコントロ
ールレジスタ３にラッチする時間のみであり、しかも反
転コマンドは他の時間制御に関する制御コマンドなどと
同時に送り込めるため実質的には変換時間は０で、従来
のソフトウェアによる変換に比して非常に高速である。

第４図に示した記録ヘッドコントローラ１１２はゲート
アレイとして集積回路化が容易に可能で、この場合、上
記のように上下反転した記録データ列をも種々の記録ヘ
ッドの物理的な配列に変換できるため、ＩＣ化された記
録ヘッドコントローラ１１２はワイヤドツトプリンタ、
感熱プリンタ、インクジェットプリンタなど種々の方式
のいろいろな記録素子配列を有した記録装置に汎用する
ことができる。この場合、従来装置におけるようにプリ
ント基板やケーブルによって変換を行なう必要がなくな
るので、基板、ケーブルなどの配線部材を汎用型とする
ことができ、大量生産が容易に可能で、装置全体を大き
くコストダウンすることができる。

記録データラッチ８〜１１は８×４の３２ドツト構成に
限定されることなく、記録ヘッドにおいて一度に形成さ
れるドツト数に応じて所望の数設けることができる。

また、上記ではデータ列のビットの上下の配列を反転変
換する構成を例示したが、変換パターンはこれに限定さ
れることなく、各ビットごとの正論理〜負論理の変換、
上位４ビツトと下位４ビツトの交換など、記録ヘッドの
素子の物理的配列、走査方式などに応じて種々変更する
ことができる。また、各種変換パターンに応じたビット
シフターｌを複数個設けることにより複数種類の変換パ
ターンに対応させることも可能である。

［効　果］ 以上の説明から明らかなように、本発明によれば、ビッ
トイメージを所定ビット数で論理的に表現したデータ列
を入力し、記録ヘッド素子の物理的な配列に応じたデー
タ列に変換して記録出力を行な、う記録装置において、
ビットごとのデータ反転、交換などの変換を行なう手段
と、この変換手段を入力データ列の配列形式に応じて制
御する手段を設けた構成を採用しているため、簡単安価
な構成により高速に必要な記録データ列の変換を行なえ
、複数の入力データ形式、あるいは用いられる制御用マ
イクロプロセッサの複数のデータ形式に容易に対応でき
る優れた記録装置を提供することができる。

【図面の簡単な説明】

第１図、第２図はビットイメージによる記録を行なう記
録装置の異なった記録データ形式をそれぞれ示した説明
図、第３図は本発明による記録装置の構成の概略を示し
たブロック図、第４図は第３図中の記録ヘッドコントロ
ーラの構成を示したブロック図、第５図は第４図中のピ
ットシフター、コントロールレジスタの構造をより詳細
に示した回路図である。 ■・・・ピットシフター ２・・・スティタスコントローラ ３・・・コントロールレジスタ ４・・・通電制御回路 ８〜１１・・・記録データラッチ １２〜１５・・・出力制御回路 １１０・・・制御用マイクロプロセッサ１１２・・・記
録ヘッドコントローラ １１３・・・記録ヘッドドライバ １１４・・・記録ヘッド ５ＤＯ−３Ｄ７・・・ＡＮＤ−ＮＯＲゲート区

Claims (1)

【特許請求の範囲】
1. ビットイメージを所定ビット数で論理的に表現したデー
   タ列を入力し、記録ヘッド素子の物理的な配列に応じた
   データ列に変換して記録出力を行なう記録装置において
   、ビットごとのデータ反転、交換などの変換を行なう手
   段と、この変換手段を入力データ列の配列形式に応じて
   制御する手段を設けたことを特徴とする記録装置。