JPS61154858A - ドツトパタ−ン制御回路及びそれを用いた記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は入力されるドツトパターンデータをコマンドデ
ータに基づき変換して出力するドツトパターン制御回路
、及びこのドツトパターン制御回路を用いた記録装置に
関する。

（従来技術） 一般にドツトマトリクスによって画像を形成す”る装置
においては、入力された画像データと出力される画像デ
ータが一致する０例えばドツトマトリクス式記録装置で
は記録ヘッドと、記録ヘッドに入力される記録データは
ｌ対ｌに対応している。たとえば記録用のワイヤ、イン
クジェットノズルなどの１ドツトを形成する記録エレメ
ントが８個記録ヘッド上に一列に配列されている場合に
は、その列のいずれかの端部の記録エレメントをＭＳＢ
　（最上位ビット）として以下の配列順に桁が下がる８
ビツトの記録データが用いられる。

第１図はある記録装置における記録データとそれにより
形成されるドツトパターンを示している。この装置の記
録ヘッドは記録データ［１」が入力された際に斜線で示
すように記録媒体上に記録ドツトが形成される。この装
置ではｒｌｏｏｌｌｌｏｏＪというデータＰＤＩを入力
すると、ドツトＤＴｌからＤＴ８の位置に図示するよう
なドツトパターンが形成される。すなわち「ＤＩ。

Ｄ６．Ｄ５．Ｄ４．Ｄ３．Ｄ２．ＤＩ、ＤＯＪという記
録データの各ビットはそれぞれドラ）ＤＴｌ−ＤＴ８に
ｌ対ｌに対応している。

ところが記録ヘッドおよびその制御用ゲートアレイ、ド
ライバに接続される記録制御用マイクロプロセッサの種
類によっては、記録データのビット順が逆に出力される
場合が考えられる。たとえば第２図に示されるように、
第１図と同一の意味を有する記録データがＭＳＢとＬＳ
Ｂを逆の順に並べた形で入力される場合がある。第１図
と同一の装置でこの記録データを記録すると、第２図右
側に示されるように、当然ビットイメージも逆の順番に
反転してしまう、したがって、複数種類の記録データ形
式に装置を対応させるためにはデータの並びを反転させ
る必要がある。しかしこの反転処理には長い処理時間が
必要であり、データの出力を遅延させることになる。

（目的） 本発明は以上の欠点を除去するものであり、極めて短時
間で入力されたドツトパターンを変換処理し出力し得る
ドツトパターン制御回路及びそれを用いた記録装置を提
供することを目的とする。

［実施例］ 以下１図面に示す実施例に基づいて本発明の詳細な説明
する。

第３図に本発明による記録装置の概略構成を示すブロッ
ク図を示す、記録装置１０１は外部コンピュータなどの
ホストシステム１００とデータ線により接続される。ホ
ストシステム１００からの印字に関するデータは直列−
並列変換、レベル変換、あるいはプロトコル制御を行な
うインターフェース部ｉｌｌに入力される。

インターフェース部１１１の出力データ線は制御用マイ
クロプロセッサ１１０および記録ヘッドコントローラ１
１２に接続されており、これらの間のデータ転送および
変換処理は記録制御用の制御用マイクロプロセッサ１１
０により制御される。

記録ヘッドコントローラ１１２は入力された論理的なビ
ットイメージを表現する記録データを記録ヘッド素子１
１４の物理的な配列および主とし□“て駆動通電時間に
対応した駆動データに変換するブロックで、この記録ヘ
ッドコントローラ１１２の出力により記録ヘッドドライ
バ１１３を介して記録ヘッド１１４が駆動される。一方
記録ヘッドドライバ１１３は記録へラド１１４を駆動す
るに十分な電圧及び電流レベルに記録ヘッドコントロー
ラ１１２の出力を変換するものである。

本発明の記録装置においては、記録ヘッドコントローラ
１１２を第４図に示すような構成とすることによりビッ
トの上下が反転した印字データ形式に装置を対応させる
。

第４図に示した記録ヘッドコントローラ１１２は、簡略
化のために１本の線で示した入力データ線ＤＯ〜Ｄ７を
介して８ビツトの印字データおよび記録制御コマンドを
入力することにより制御される。

印字データは各バイト内においてビットの上下を反転す
るバイトコントローラｌを介して４ブロツクの印字デー
タラッチ８〜１１、出力制御回路１２〜１５を介して記
録ヘッドドライバ１１３に出力される。各印字データラ
ッチおよび出力制御回路はたとえば８ビツト構成とし、
順次出力制御回路１２〜１５をストローブすることによ
り３２　（８Ｘ４）素子から構成された感熱ヘッド、イ
ンクジェットヘッド、あるいはワイヤドツトヘッドなど
の記録ヘッドを制御できる。

バイトコントローラｌの反転、非反転はデータ線ＤＯ〜
Ｄ７から入力された８ビツトのコマンドをラッチするコ
マンドレジスタ３の出力により制御される。このコマン
ドレジスタ３には固有のアドレスを設定しておき、ステ
イタスコントローラ２あるいは制御用マイクロプロセッ
サ１１０の出力するライト信号により制御コマンドを書
き込む。

記録データラッチ８〜１１のタイミングの制御、および
出力制御回路１２〜１５のストローブタイミングはステ
ィスコントローラ２、通電コントローラ４によって制御
される。

スティタスコントローラ２は１本コントローラ１１２の
制御の中心をなすもので、ＭＰＵ１１０からの入力は書
込ポー）ＷＲ１読出ポー）ＨＤ。

チップセレクトポー）Ｃ３，レジスタ切換ポートＲ３０
１及び記録開始ポー）ＴＯｒがある。ここで記録ヘッド
コントローラ１１２は１図に示した各入力ボート及び出
カポ−）　（ＨＤＯｎ−ＨＤ３ｎ）を端子ピンとして出
した１個のＩＣチップとして形成されるが、前述したチ
ップセレクタＣ５がＭＰＵｌｌ０により選択されると１
等コントローラ１１２が動作状態となる。従って以下の
説明はＣ８が選択された状態におけるものである。

またＭＰＵよりレジスタ切換ポートＲ５Ｏにｌが入ると
、スティタスコントローラ２は、コマンドレジスタ３に
コマンドデータを書込むかまたは読出す様コマンドレジ
スタ３を制御する。従ってＲ５Ｏが１の時に書込ポー）
ＷＲを選択することにより、データ線ＤＯ〜Ｄ７を介し
テＭＰＵ　１１０から入力されているコマンドデータを
コマンドレジスタ３に書き込むことができる。

コマンドデータはＤＯ〜Ｄ７に対応して８ビツトから構
成され、このうちＤＯ−０４は通電コントローラ４を制
御する為に与えられ、具体的には、通電コントローラが
記録ヘッドを駆動する時間幅を決定できる様２進数値で
与えられる。

そしてこの値はそのまま１つの通電時間幅を示すもので
はなく、後述する選択回路７が１クロツクパルス毎の出
力を選択しているか、または３２クロツクパルス毎の出
力を選択しているかによって２つの絶対時間値を示すこ
とになる。結局、ＤＯ〜Ｄ４の同一の値は一方が他方の
３２倍の長さを有する様な２つの時間値を示すことにな
る。

またコマンドデータのＤ５には、各出力制御回路１２〜
１５を同時に駆動させるか、もしくは時分割で駆動させ
るかの決定に用いられる。Ｄ６には、ラッチ８〜１１に
対して正転状態で１バイト毎の印字データを書き込んで
いくか、または上下反転した状態で１バイト毎の印字デ
ータを書き込んでいくかの決定に用いられる。またＤ６
は各ラッチ８〜１１内における８ビツトの印字データを
正転状態で書き込んでいくか、または上下反転状態で書
き込んでいくかの決定にあてられる。

以上の様にしてデータ線ＤＯ〜Ｄ７を介して送られてき
たコマンドデータは、コマンドレジスタ３に書き込まれ
る０次にデータ線ＤＯ〜Ｄ７を介してＭＰＵ１ｌＯから
送られてくる８ビツトの印字データを各ラッチ８〜１１
に書き込むためには、Ｒ５Ｏを０とし、かつ書込ポー）
ＷＲを選択すればよい、このような状態にあって初めて
、印字データはコマンドレジスタ３に書き込まれたデー
タに従って各ラッチに書き込まれていく、この時ラッチ
コントローラ５は、コマンドレジスタ３のデータに従っ
て、データ線ＤＯ〜Ｄ７を介して８ビツトづつやってく
る印字データをラッチのｌ→４にまたは４→１に書き込
んでいくかを制御し、同時に内部に有したラッチカウン
タ５ａで書き込んだラッチの数をカウントする。このカ
ウンタ５ａの機能については後述する。

また印字データの書き込みの際にラッチコントローラ５
とは別にバイトコントローラｌがコマンドレジスタ３内
のデータに基づいて、００〜７の８ビツトのドツトデー
タを正転させて書き込むか、反転させて書き込むかを制
御する。

次にバイトコントローラｌおよびコマンドレジスタ３部
分のより詳細な構成を第５図に示す。

バイトコントローラｌはたとえば図示するようにＡＮＤ
−ＮＯＲゲートＳＤＯ〜ＳＤ７により構成される。各Ａ
ＮＤ−ＮＯＲゲートの２つのＡＮＤゲートは２人力のゲ
ートから構成されている。

各ＡＮＤ−ＮＯＲゲートの図中下側のＡＮＤゲートの一
方の入力はラッチ素子から構成されたコマンドレジスタ
３の第７ビツト出力ＢＤＲと接続されている。また他方
のＡＮＤゲートの一方の入力はコマンドレジスタ３の第
７ビツトの反転出力ＢＤＦと接続されている。そして各
ＡＮＤ−ＮＯＲゲートの残りの入力には反転するパター
ンに応じて８本のデータバスのうち２木ずつが接続され
ている。ここでは記録データＤ７〜ＤＯＩＤＯ〜Ｄ７の
順に反転する構成としている。たとえばＡＮＤ−ＮＯ１
’ｌ’−）　５ＤＯｊｔデータＤ７とり。

を入力していずれかのデータを出力するようになってい
る。出力データは各ＡＮＤ−ＮＯＲゲートのＮＯＲゲー
トを通して反転されて第４図の各記録データラッチ８〜
１１に送られる。

第５図の構成では記録ヘッドコントローラ外部からのデ
ータはバッファ１８を通過してから内部データバスに導
かれる。

制御コマンドの第７ビツト応じてコマンドレジスタ３の
第７ビツトの出力ＢＤＲ，ＢＤＦは互いに反転したハイ
レベルないしローレベルになる。

したがって、各ＡＮＤ−ＮＯＲゲートＳＤＯ〜ＳＤ７は
いずれか一方のデータバスの信号のみを拾って出力する
。たとえばコマンドレジスタ３の出力ＢＤＲがハイレベ
ル、ＢＤＦがローレベルの場合には、ＡＮＤ−ＮＯＲゲ
ート５ＤＯＮＳＤ７はそれぞれデータバスＤ７〜Ｄｏの
記録データを出力し、逆に出力ＢＤＲがローレベルＢＤ
Ｆがハイレベルの場合にはＡＮＤ−ＮＯＲゲートＳＤＯ
〜ＳＤ７はそれぞれデータバスＤＯ〜Ｄ７の記録データ
を出力する。

以上のバイトコントローラｌとラッチコントローラ５の
制御により、データ線ＤＯ〜Ｄ７を介して送られた第６
図（ａ）に示す４バイトの印字データは、（ａ）、（ｂ
）、（ｃ）、（ｄ）の４つの態様で各ラッチ８〜１１に
書き込むことが可能になる。

以上のようにして制御用マイクロプロセッサ１１０が上
下反転した形式の記録データを用いている場合、あるい
はホストシステムが異なったデータ配列を用いている場
合でも、容易に制御コマンドを用いて記録ヘッドの構成
に応じた記録データ列を形成し、記録媒体上に正しい配
列によるビットイメージを形成することが可能になる。

この場合、変換に要する時間は制御コマンドをコマンド
レジスタ３にラッチする時間のみであり、しかも反転コ
マンドは他の時間制御に関する制御コマンドなどと同時
に送り込めるため実質的には変換時間はＯで、従来のソ
フトウェアによる変換に比して非常に高速である。

一方本ヘッドコントローラ１１２の制御はＭＰＵｌｌ０
からポートＣＫ工に送られてくるクロックパルスを基本
としてなされる。クロックパルスは、３２クロツク毎に
１パルスを出力する５ビット分周器６を介して分周選択
回路７に入るとともに、直接入るもの〜がある０選択回
路７では、選択ボー）　ＰＳＯが０のときクロックパル
スをそのまま５ビツトカウンタ２８に出し、ｌの時には
３２クロツク毎のパルスを５ビツトカウンタ２８に出す
。５ビツトカウンタ２８の出力は比較器２９に入る。比
較器２９では５ビツトカウンタ２８の値とコマンドレジ
スタ３に記憶された通電時間幅データＤＯ−Ｄ４とを比
較し、一致した時には一致出力を通電コントローラ４に
出す、ＭＰＵ１１０は入カポ−）ＰＳＯを適宜切換え、
この切換とコマンドレジスタ３へ記憶させる通電時間幅
データの設定によってｌクロックパルスから２１０＝１
０２４クロツクパルスまでの種々な時間幅のパルスを比
較器２９の一致出力として得ることができる。このよう
にして得られた比較器２９の一致出力が最終的な記録ヘ
ッドの通電（駆動）時間幅を決定することとなる。

第４図に示した記録ヘッドコントローラ１１２はゲート
アレイとして集積回路化が容易に可能で、この場合、上
記のように上下反転した記録データ列をも種々の記録ヘ
ッドの物理的な配列に変換できるため、ＩＣ化された記
録ヘッドコントローラ１１２はワイヤドツトプリンタ、
感熱プリンタ、インクジェットプリンタなど種々の方式
のいろいろな記録素子配列を有した記録装置に汎用する
ことができる。この場合、従来装置におけるようにプリ
ント基板やケーブルによって変換を行なう必要がなくな
るので、基板、ケーブルなどの配線部材を汎用型とする
ことができ、大量生産が容易に可能で、装置全体を大き
くコストダウンすることができる。

記録データラッチ８〜１１は８Ｘ４の３２ドツト構成に
限定されることなく、記録ヘッドにおいて一度に形成さ
れるドツト数に応じて所望の数設けることができる。

また、上記ではデータ列のビットの上下の配列を反転変
換する構成を例示したが、変換パターンはこれに限定さ
れることなく、各ビットごとの正論理〜負論理の変換、
上位４ビツトと下位４ビツトの変換など、記録ヘッドの
素子の物理的配列、走査方式などに応じて種々変更する
ことができる。また、各種変換パターンに応じたバイト
コントローラｌを複数個設けることにより複数種類の変
換パターンに対応させることも可能である。

一方、−斉駆動、時分割駆動の切換えは第５図に示した
コマンドレジスタ３のＨＴ＋ＱとＨＴ−Ｑの信号により
行なわれる。

すなわち、−斉駆動ならばＨＴ＋Ｑがノ＼イレベルに、
ＨＴ−Ｑがローレベルになる。

ここで後述する印字開始トリが−が入ると一斉に出力信
号が送出され、出力制御回路１２〜１５から第８図に示
すように一斉に出力が行なわれる。

他方１時分割駆動の場合にはＨＴ＋ＱがローレベルにＨ
Ｔ−Ｑがハイレベルになる、そして印字トリガ信号が入
ると出力制御回路１２〜１５から第９図に示すように時
分割された出力が出される。

このように−斉駆動と時分割駆動を選択することができ
、記録ヘッドに対して瞬間的に大電流が流れるのを防止
でき、駆動用電源を小型化できる。

また第５図のＨＲ＋ＱとＨＲ−Ｑにより、時分割駆動時
に印字する順番を切り換える事が可能である。

なお、第４図においては印字データのラッチ回路８ない
しｌ’ｌ、出力制御回路１２ないし１５がそれぞれ４組
として示したがこの組数はいくつあってもよい。

時分割駆動では印字する順番が任意であってもよく、さ
らに印字ヘッドの時分割駆動とタイマーを使用すれば多
色の高速印字が可能である。

また、時分割駆動では第９図に示すように４つの時分割
駆動が可能である。印字データラッチ回路により自動的
に時分割駆動数を変更できるようになっているため、印
字データラッチ回路の数により時分割駆動数を合わせる
必要がないため、高速印字が可能となっている。

次に以上の如く構成された記録装置の動作を第７図にフ
ローチャートを基にして説明する。

基本的にはホストシステム１００が記録装置１０１に対
して、次に印字に関するデータを送出し次々に印字を行
なわせていくが、記録装置内においては通電コントロー
ラ側からは後述するが印字中ＴＯＯがＭＰＵｌｌ０に送
出され、ＭＰＵｌｌ０はこの信号ＴＯＯにより最少のロ
スタイムでホストシステム１００からの印字データの処
理を行なうことができ、また印字中は他の処理を実行で
きるので、結果的に印字が極めて高速になされることに
なる。従って以降は記録装置１０１内での動作のみにつ
いて説明を行なっていく。

まずＭＰＵ　ｌ　ｌ　Ｏはステップ３１において、ステ
ィタスコントローラ２のＲ３ＯをＯとし、データ線ＤＯ
−０７を介して各ラッチ８〜１１にＯをラッチさせる０
次にステップＳ２において、スティタスコントローラ２
のＲ３Ｏを１とし、かつ書込ポー）ＷＲを選択すること
によりデータ線り。

〜Ｄ７を介してコマンドデータをコマンドレジスタ３に
記憶させる。この時コマンド書込指令に同期して、すな
わちＲ３Ｏが１でかつポー）ＷＲが選択されたときには
、スティタスコントローラ２が通電コントローラ４及び
ラッチコントローラ５を制御して、各ラッチ８〜１１の
内容を出力制御回路１２〜１５を介して出力させる。し
かしながらこの時には各ラッチには０が記憶されている
ので、記憶ヘッドにて記録はなされない。

このようにコマンドデータを書込んだ後、ステップＳ３
、Ｓ４でラッチコントローラ５内に含まれているラッチ
カウンタ５ａと印字出力カウンタ５ｂを０にリセットす
る。

次にスティタスコントローラ２がＲＯ５＝　０で、ボー
トＷＲが選択されている状態において印字データをラッ
チ８〜１１に記憶させるが、それに先立ち１バイトの印
字データ内で反転が必要か否か（ステップＳ５）及び各
バイト間に反転が必要であるか否か（ステップ３７）を
コマンドレジスタ３を読出すことによって判断し、反転
がある時にはそれぞれ反転処理（ステップＳ６．５８）
を行なう、ここで１バイト内の印字データにおけるビッ
トの反転は前述した様にバイトコントローラｌにて行な
われ、また各バイト毎の印字データ間における反転はラ
ッチコントローラ５がラッチ８から１１に向ってラッチ
させていくか、またラッチ１１からラッチ８に向ってラ
ッチさせていくかを制御することにより行なわれる。こ
のようにしてステップＳ９で１バイト分の印字データが
所定のチー２チに書込まれると、ステップ３１０でラッ
チカウンタ５ａが１だけインクリメントされ、更にステ
ップ５１１でスティタスコントローラ２がコマンド読出
し状態（Ｒ３Ｏ−、ｌ、ポートＲＤ選択）にあるか否か
を判断する。読出し状態でないならばステップ５１２で
コマンド書込み状態（Ｒ３Ｏ＝１、ボー）ＷＲ選択）で
あるか否か判断し、コマンド書込み状態でもない時には
ヅテップＳ９に戻って更に１バイト分の印字データを書
込む、このような処理を繰り返すことにより、所定の複
数のラッチに所定の状態で印字データを書込むことがで
きる。

ステッピ３１１においてスティタスコントローラ２がコ
マンド読出し状態であると判断された時には、コマンド
レジスタ３内のコマンドが読出されてラッチコントロー
ラ５、通電コントローラ４をコマンドの制御下におく、
また同時に印字生信号が出力Ｔ１００に発生し、ステッ
プ５１３において一斉駆動であるか否か判断される。−
斉駆動の時には、通電コントローラ４は出力制御回路１
２〜１５を同時に駆動開始させ、各ラッチ８〜ｌｌ内の
印字データを記録ヘッドドライバ１１３に送出して、記
録へラド１１４の駆動素子（例えば発熱素子、ピエゾ素
子、ソレノイド等）を駆動させる。−力出力制御回路１
２〜１５が駆動開始するのと同期して、ボー）ＣＫＩに
はクロックパルスが印加され、５ビツトカウンタ２８の
内容とコマンドレジスタ３内の通電時間データとが比較
器２９で比較させる（ステップ１５）０両者の値が一致
すると比較器２９から通電コントローラ４へ一致出力が
出され、通電コントローラ４は出力制御回路１２〜１５
の駆動を停止させる（ステップＳ　ｌ　６）　。

第８図は出力制御回路の出力信号及び印字生信号である
ＴＯＯ出力を示しており、出力制御回路からの信号が消
失するのと同期して印字生信号も消失する。このように
して記録へラド１１４はコマンドレジスタ３内に記録さ
れた通電時間の開駆動されることになる。−斉駆動が停
止すると再びステップＳ３に戻って同じ動作を繰り返す
、尚第８図は全ラッチ８〜１１に印字データが書込まれ
ている場合を示している。

一方ステップ３１３において時分割駆動である時には、
印字データを最初に書込んだラッチに対応した出力制御
回路が、通電コントローラ４により最初に駆動開始され
（ステップ５１７）同時にボートＣＫＩにクロックパル
スを印加してコマンドレジスタ内の通電時間データの間
だけ出力信号を出す（ステップＳｔａ、Ｓ　１９）　、
第１回の時分割駆動が停止すると印字出力カウンタ５ｂ
はｌだけインクリメントされ（ステップ５２０）、ここ
でラッチカウンタ５ａの内容と印字カウンタ５ｂの内容
を比較する０両カウンタ５ａ、５ｂに内容が異なる時に
は、ステップＳ２２で２番目に印字データが書込まれた
ラッチに対応した出力制御回路が駆動開始され、ステー
、プＳ１８に戻る０以上の如き動作を繰返すことにより
各出力制御回路を時分割で駆動し、ラッチカウンタ５ａ
と印字出力カウンタ５ｂの値が一致した時には印字が終
了したものとしてステップＳ３に戻る。

第９図は出力制御回路の出力と印字生信号Ｔ００を示し
ており、時分割駆動の時に印字生信号Ｔ００は、最後の
出力制御回路の出力が消失した時に同時に消失するよう
になっている。

以上の如く本実施例においては、個々の印字データラッ
チ８〜ｌｌ内において、正転及び逆転の両態様で１バイ
ト印字データを記憶でき、更に数バイトの印字データを
バイト単位で反転させて記憶させることができ、従って
多様なホストシステムに対応することができる。

また本実施例では、全印字データラッチ８−１１に書込
みを行なわなくても１．コマンド読出し指令（スティタ
スコントローラ２のＲ５Ｏが１でボー）ＲＤが選択され
た時）またはコマンド書込み指令（スティタスコントロ
ーラ２のＲ５０＝１、ＷＲ選択）により出力制御回路１
２〜１５が駆動されるので、無駄なラッチに印字データ
を書込む必要がなく、処理時間が短縮される。

また本実施例は前述した様に、コマンド書込み指令によ
っても出力制御回路１２〜１５が駆動されるので、コマ
ンドデータを書換える時にも記録を行なえる。従ってシ
リアル型に記録装置において、記録ヘッドが記録の為に
走行中に記録を中断することなくコマンドデータを書換
え、即座に別なモードで記録を行なっていくことができ
る。

また本実施例にあっては１選択回路７をボートＰＳＯに
よって制御すること、及び、比較器２９によって５ビツ
トカウンタ２８の内容とコマンドデータの内容を比較す
ることにより多様な記録ヘッドへの通電時間を設定する
ことができる。

また本実施例にあっては、記録ヘッドの駆動時間の間印
字中であることを示す印字生信号（ＴＯＯ）が通電コン
トローラ４から発生し、マイクロプロセッサＭＰＵｌｌ
０側に送られるので、ＭＰＵｌｌ０は印字が終了すると
即座に次の印字データを処理することができ、また印字
中は他の処理を実行できるので全体としてみた時、印字
速度は大幅に向上する。またこの印字生信号ＴＯＯを監
視することにより、異常に長く記録ヘッドを駆動させる
ことを防止でき、記録ヘッドの有効な保護を行なうこと
ができる。

（他の実施例） 第１Ｏ図は本実施例の他の実施例であり、ヘッドコント
ローラ１１２及びドライバ１１３、記録ヘッド１１４を
４段並列に配置したものであり。

格段においてそれぞれ異色の記録を行ないカラー記録を
行なうことができる０本実施例においては＠１段目のヘ
ッドコントローラ１１２のＴＯＯ出力が第２段目のヘッ
ドコントローラ１１２−１のＴＯＩ入力に入り、第２段
目のヘッドコントローラ１１２−１のＴＯＯ出力が第３
段目のヘッドコントローラ１１２−２のＴＯＩ出力に入
るといったカスケード接続によって前段が接続されてい
る。このようにヘッドコントローラ１１２−１〜１１２
−３の入カポ−２）ＴＯＩにそれぞれ前段のＴＯＯ出力
が入力されていると、格段におけるＴＯ■入力の立下り
でその段の通電開始がなされる。このような構成によっ
て第１１図に示す如く、第１段目において、ＴＯＯ出力
が出ている間の１時間、記録へラド１１４が通電駆動さ
れる。

第２段目においては、第１段目のＴＯＯ出力が立下った
時点からやはり１時間の間記録ヘッド１１４−１が通電
駆動される。更に第３段目においても、第２段目のＴＯ
Ｏ出力が立下った時点から１時間、記録ヘッド１１４−
２を通電駆動し、第４段目も第３段目が立下った後Ｔ時
間記録ヘッド１１４−３を通電駆動する。このようにし
て格段毎に時分割で記録ヘッドが通電駆動されてゆき、
この間第４段目のコントローラ１１２−３のＴＯＯ出力
は印字生信号を出し続ける。ヘッドコントローラ１１２
−３のＴＯＯ出力は、インターフェース回路ｌｌｌを介
してホストシステム１００に送られる。ホストシステム
１００ではこの信号が立下った時には印字が終了したと
判断して、次の印字データまたはコマンドデータを記録
装置１０１に送り込む、またホストシステム１００はこ
のＴＯＯ出力を監視することにより１以上に長く記録ヘ
ッドが駆動されるのを防止することができる。

尚Ｅ述の実施例においては、第４段目の記録へラド１１
４−３まで駆動されているが、印字データが存在しない
ときには駆動しない、この制御はホストシステム１００
が行なうものであり、いづれにしても第４段目のヘッド
コントローラ１１２−３のＴＯＯ出力は、この第４段目
が駆動されていない時には最後に通電され段におけるＴ
００出力の立下りとともに立下り、印字終了時期を正確
に示す。

第１２図は第１段目と第３段目の記録ヘッドが駆動され
た時の格段のＴＯＯ出力波形を示している。このように
途中の段が駆動されない時にも結果的に第４段目のヘッ
ドコントローラ１１２−３のＴＯＯ出力は、駆動される
段の総和時間だけ出力される。これによって記録処理は
更に効率的に行なえる。

以上の様に本実施例によれば、初段のヘッドコントロー
ラ１１２を駆動させるだけ次々に次段のヘッドコントロ
ーラが時分割で駆動されてゆき、ＭＰＵｌｌ０の負担を
軽減することができる。また格段の記録ヘッドが時分割
で駆動されるので、一度に大電流が必要とはならず、電
源装置を小型下できる。また電源装置をより小型化する
ためには、それぞれの段における記録ヘッドを前述した
様に時分割で駆動すれば良い。

尚本発明は上記実施例に限定するものではなく、例えば
記録装置だけでなくドツトマトリックス式表示装置等の
出力装置にも応用できることは明らかである。またＥ記
実施例は印字データの上下反転についてのものであるが
、白抜文字を無核文字で書く等の画像の白黒反転にも応
用できる。

（効果） 以上述べた如く本発明は、ドツトパターンデータを出力
する時に、ドツトパターンデータを変換して書込むため
のコマンドデータを書込む様にしたので、データの変換
処理時間が大幅に低下し、記録装置に応用した時には高
速に記録が可能になる。

【図面の簡単な説明】

第１図及び第２図はビットイメージによる記録を行なう
記録装置の異なった記録データ形式の説明図、 第３図は制御回路のブロック図、 第４図は第３図中ヘッドコントローラのブロック図、 第５図は、第４図中のバイトコントローラ、コマンドレ
ジスタの構成を詳細に示したブロック図、 第６図（ａ）〜（ｂ）は入力されたドツトパターンと反
転処理後のパターンを示す説明図、第７図（ａ）、（ｂ
）はフローチャト。 第８図は一斉駆動時の出力波形図、 第９図は時分割駆動時の出力波形図、 第１０図は他の実施例のブロック図、 第１１図Ａよ前段の記録ヘッドが駆動された時のＴＯＯ
における出力波形の説明図、 第１２図は１．３段の記録ヘッドが駆動された時のＴＯ
Ｏにおける出力波形の説明図、ｌ・・・／＜　イトコン
トローラ ２・１ステイタスコントローラ ３・・φコマンドレジスタ ４・・・通電コントローラ ５・１ラツチコントローラ ８〜１１・・・記録データラッチ １２〜１５・Φ・出力制御回路 １１０・・・マイクロプロセッサ １１１・・・インターフェース回路 １１２．１１２−１．１１２−２，１１２−３・・・ヘ
ッドコントローラ １１４．１１４−１，１１４−２，１１４−３Φ・・記
録ヘッド

Claims (2)

【特許請求の範囲】
1. （１）入力されるドットパターンデータをすでに入力さ
   れたコマンドデータに基づいて変換し出力するドットパ
   ターン制御回路において、コマンドデータを書込む第１
   のレジスタと、ドットパターンデータを書込む第２のレ
   ジスタと、コマンドデータを前記第２のレジスタに書込
   む時に前記第１のレジスタ内にあるドットパターンデー
   タを出力するコントローラとを有することを特徴とする
   ドットパターン制御回路。
2. （２）外部装置と接続可能なインターフェース手段と、
   該インターフェース手段を介して入力されるデータを変
   換し出力する前記ドットパターン制御回路と、該ドット
   パターン制御回路からの出力により記録する記録手段と
   からなることを特徴とする記録装置。