JPH0382562A - サーマルヘッド駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、複数の発熱抵抗体を有し、その発熱抵抗体
に通電することにより、印字を可能とするサーマルヘッ
ド駆動装置に関するものである。

（ロ）従来の技術 従来、複数の発熱抵抗体とその発熱抵抗体の各々に対応
した複数のドライバーを有したライン方式のサーマルヘ
ッドに於いて、黒を印字すべき発熱抵抗体に対し一斉に
駆動を行うと非常に大きね電源容量が必要となる為、前
記発熱抵抗体をいくつかのブロックに分けて時分割駆動
を行っていた。

第４ｒ！！Ａは従来例のサーマルヘッドに於ける駆動装
置のブロック図であり、電気的回路構成としては、発熱
抵抗体Ｒ１−Ｒ２０４ｇを有する発熱抵抗体部４１と複
数のドライバーＩＣ４２と熱制御用温度検出素子４５と
バイパスコンデンサ４３．４４とから戊っている。

第５図は、前記ドライバーＩＣ４２の１つの基本回路構
成図であり、主にシフトレジスタ５０５とラッチ回路５
０４と出力保護回路５０６とドライバ−５０２とゲート
回路５０３とロジック回路５０１とから成る。第４図に
示す従来例は複数の発熱抵抗体部４１およびドライバー
ＩＣ４２を８鑓のブロックに分けて時分割駆動を行う例
であり、その駆動タイミングチャートを第６図に示す。

駆動方法は、まず、ＤＡＴＡ　ＩＮ端子５１１より１ラ
イン分のシリアル印字データをＣＬＯＣＫ信号５１２に
同期させながらシフトレジスタ５０５に人力し、ＬＡＴ
ＣＨ信号５１０にてラッチ回路５０４にその印字データ
をラッチさせる。次に、ドライバー５０２が発熱抵抗体
５０１を駆動可能な状態にする為のＢ、Ｅ、Ｏ信号５０
８をアクティブにし、５ＴＲＯＢＥ　ｌ〜５ＴＲＯＢＥ
　８の駆動パルスにて１ラインを８分割して印字を行う
。この分割数については１ラインが全部黒印字を行った
場合の電力と［源容量とから決定さ、れる。

（ハ）発明が解決しようとする課題 しかし、このような従来のサーマルヘッド駆動装置にお
いては、時分割数を増加させて電源容量を小さくする程
、印字速度が遅くなるという問題がある。

本発明はこのような事情を考慮してなされたもので、従
来と同じ電源容量でも印字速度が速く、又、従来と同程
度の印字速度でも、電源容量が小さいサーマルヘッド駆
動装置を提供するもである。

（ニ）課題を解決するための手段 この発明は、印字ドツトに対応する発熱抵抗体を複数個
配列したサーマルヘッドの各発熱抵抗体に印字データに
対応する駆動電圧を印加して印字を行うようにしたサー
マルヘッド駆動装置において、黒印字を杼うドツト数を
カウントするためのドツトカウント手段と、前記カウン
ト手段におけるカウント内容をデコードして時分割数を
決定する時分割数制御手段と、前記時分割数制御手段に
て決定した時分割数にて分割する発熱抵抗体のブロック
を決定する分割ブロック制御手段を備え、印字を行おう
とする！ライン印字データにおける黒印字ドツトの数に
よって時分割駆動における黒印字ドツトの数によって時
分割駆動における分割数を変化させ、黒印字の数が少な
い時には分割数も少なくして印字速度を上げるように制
御することを特徴とするサーマルヘッド駆動装置である
。

この発明においては、シリアルに転送される印字データ
がドライバーＩＣのシフトレジスタへ入力されると同時
にドツトカウンタにも入力されるように構成されるが、
前記カウンタの内容によって１ライン印字に要する時間
が異なるため、！ライン印字終了信号を送り出し駆動側
？二対してＬラインの印字か終了したことを知らせるよ
うにしている。前記サーマルヘッドは、通常セラミック
基板の上に５００〜５０００個の発熱抵抗体が直線上に
配置され、その１個１個が画素を出力できるよう形成す
ることが好ましい。前記発熱抵抗体へ２ｉ！電する手段
には通常、クロック信号に同期してシリアル印字データ
を入力するシフトレジスタとこのシリアル印字データを
ＬＡＴＣＨ信号によってラッチする回路とを備え、ラッ
チされたシリアル印字データと５ＴＲＯＢＥ信号のパル
ス波形に応じて発熱抵抗体の通電パルスを出力するドラ
イバーＩＣを用いることかできる。黒印字ドツトカウン
タは、黒印字データが入力される時だけクロック信号を
カウントするように制御されたバイナリ−カウンタで構
成できる。又、時分割数および分割ブロックを決定する
回路には、例えば、プログラムアレイロジック（ＰＡＬ
）のようなＩＣを用いることもできるし、ゲート回路を
組合せて用いてもよい。

（ホ）作用 ライン方式のサーマルヘッドにおいて、時分割駆動を行
う場合、黒印字データをカウントし、そのカウント数に
よって時分割数を制御すれば、比較的小さな電源容量で
印字速度の高速化をはかることができる。

（へ）実施例 以下、図面に示す実施例に基づいてこの発明を詳述する
。これによってこの発明が限定されるものではない。

第１図はこの発明の基本構成を示すブロック図であり、
サーマルヘッド１は、電圧ＶＨが印加される複数の発熱
抵抗体を配列した発熱抵抗体部２と、発熱抵抗体部２を
駆動する複数のドライバーＩＣを配列したドライバーＩ
Ｃ部３と、時分割のを決定し制御する分割数制御回路６
と分割ブロック制御回路５とを含んだ５ＴＲＯＢＥパル
ス制御回路４と、黒印字ドツトの数をカウントする黒印
字ドツトカウンタ７と、サーマルヘプトの温度を検出す
るサーミスタ８を備えている。９はＡ／Ｄコンバータで
ある。

ファクシミリやプリンタの場合、通常はメインＣＰＵに
より扱われる印字データはパラレルデータ（例えば８ビ
ツトデータ）である為、メインＣＰＵより送られて来た
パラレル印字データはパラレル／シリアル変換器（図示
しない）にてシリアル印字データに変換され、サーマル
ヘッドｌに設けられたドライバーＩＣ部３に対し、ドラ
イバ制御信号と共に送り込まれる。

ドライバーＩＣ部３は第５図に示した従来のドライバー
ｒｃが使用できる。

第２図はこの発明の一実施例の駆動制御回路の要部を示
す回路図である。同図において、２１〜２８は第５図に
示す６４ビツトのドライバーＩＣ４個を１組とする、８
組のドライバーＩＣであり、駆動パルス信号５ＴＢＩ−
ＳＴＢ８によって発熱抵抗体Ｒ１−Ｒ２０４ｇを駆動す
る。ＤＡＴＡＩＮ端子から入力されるシリアル印字デー
タは６４ビツトドライバーＩＣ２１〜２８に入力される
同時に、黒印字ドツトカウンタである１１ビットバイナ
リ−カウンタ２９にも入力される。

１１ビツトバイナリ−カウンタ２９の上位３ピツ）　（
ｂ＋＋、　ｂｏｏ、　ｂｅ）は５ＴＲＯＢＥパルスの制
御を行うプログラマブル・ロジックアレイ（以下ＰＡＬ
という）３０に入力される。ＰＡＬ３０は１１ビットバ
イナリ−カウンタ２９と５ＴＲＯＢＥ端子からのパルス
入力に対して時分割数と分割ブロックを制御するために
、信号ＳＴＢ　１　ａ＝ｓＴＢ８　ａの出力状態を決定
する。ＮＡＮＤゲート３１〜３８は、５ＴＲＯＢＥ端子
からのパルスと信号５ＴＢ１ａ〜５ＴＢ８ａを受けて信
号ＳＴＢ　ｌ−５ＴＢ８をドライバＩＣ２１〜２８へ出
力する。

第１表はＰＡＬ３０の入出力状態を示している。

カウンタ内容（ｂ、＋、ｂｔｏ、ｂｅ）＝　（ｏ、ｏ。

０）では全ブロックを同時に駆動し、（ｂ、。

ｂｏｏ、ｂｓ）＝　（０，０，ｌ　）では２分割駆動、
（ｂ＋＋、ｂｏｏ、ｂｅ）＝　（０，１、Ｏ）又は（０
゜１、ｔ）では４分割駆動、（ｂｚ、ｂｏｏ、ｂｓ）＝
（１，０，０）〜（１，１，１）では８分割駆動を行う
ように５ＴＢ１ａ＝ＳＴＢ８ａを決定している。

第１表 第３図は第２図に示す実施例のタイミングチャート図で
ある。ＤＡＴＩＮ端子よりシリアル印字データをＣＬＯ
ＣＫ信号と同期させながら入力し、ＬＡＴＣＨ信号によ
りドライバーＩＣ２１〜２８のラッチ回路に、前記シリ
アル信号をラッチさせる。同時に１１ビットバイナリ−
カウンタ２９にて黒印字データ数がカウントされ、ＰＡ
Ｌ３０に入力されることにより、信号５ＴＢＩ−８ＴＢ
８が決定される。

第３図の例ではカウンタ内容がまず（ｂ、。

ｂｏｏ、ｂｅ＝（１，Ｉ、１）である為、信号ＳＴＢ　
ｌ−５ＴＢ８のパルスが各々ＴＩ−Ｔ８のタイミングで
出力する８分割駆動となり、続いて（ｂ、、、ｂ、、、
ｂｅ）＝　（ｏ、ｏ、ｔ　）となり２分割駆動を行い、
更に（ｂ　ｒｒ、ｂ　ｒ。、ｂｓ）＝　（０゜１．０）
となり４分割駆動を行っている。各ライン印字の間に設
けた期間Ｔ。は、例えば、２分割駆動又はそれ以下の短
いｌライン駆動が続いた場合のサーマルヘッド自体の温
度上昇や、熱履歴の影響を避けるための冷却期間であり
、この期間を利用してデータ転送とラッチが行われる。

１ライン駆動が終了すると、ＰＡＬ３０はＥＮＤ信号を
出力する。サーマルヘッドは一般にマイクロコンピュー
タにて制御を行うことが多いが、この実施例のサーマル
ヘッドを制御する場合には、マイクロコンピュータはま
ずシリアル印字データの転送ラッチを行った後、Ｂ、Ｅ
、Ｏ信号をアクティブとし、５ＴＲＯＢＥパルスをＥ　
Ｎ　Ｄ信号が出力されるまで送り続け、ＥＮＤ信号が出
力された時点でＢ、Ｅ、Ｏ信号を非アクティブとし、Ｔ
Ｏの期間に次のラインの印字準備を行えばよい。

この発明のサーマルヘッド駆動装置は、ｎ個（２°１＜
ｎ≦２“）の発熱抵抗体を駆動する場合にαビットのバ
イナリ−カウンタにて黒印字データをカウントし、該カ
ウンタの上位よりにビットのデータを用いて２″個の駆
動信号（５ＴＲＯＢＥ信号）を制御して、発熱抵抗体の
駆動を行うようにしたものである。

以上のように、比較的簡単な回路と駆動方式により、従
来と同じ電源容量でも印字速度を速くすることができる
。さらに、平均印字速度を従来と等しくした場合には従
来より容量の小さいコンパクトな電源が使用できる。な
お、上記実施例の分割数、ブロックの分割方法、発熱抵
抗体の数、ドライバーＩＣのビット数等はこれに限定さ
れるものではない。

（ト）発明の効果 従来のサーマルヘッドはｌライン全部黒印字された時を
ベースに電源容量と時分割駆動の分割数が決定されてい
るが、１ラインに於いて通常の文章では黒印字ドツトが
十数パーセントであることを考慮すると、この発明によ
ればかなり印字速度を速くすることができる。

また、この発明によれば、上記黒印字比率（十数パーセ
ント）を考慮すると、従来の印字速度を得るのに必要な
電源容量はかなり小さいものでよい。

【図面の簡単な説明】

第１図はこの発明の基本構成を示すブロック図、第２図
はこの発明の〜実施例を示す要部回路図、第３図は第２
図に示す実施例のタイミングチャート図、第４図は従来
例を示す回路図、第５図は従来例およびこの発明の実施
例で用いたドライバーｔＣの基本回路構成図、第６図は
第４図に示すサーマルヘッド駆動装置における８分割駆
動のタイミングチャート図である。 Ｌ・・・・・・サーマルヘッド、２・・・・・・発熱抵
抗体部、３・・・・・・ドライバーＩＣＬ ４・・・・・・５ＴＲＯＢＥパルス制御回路、５・・・
・・・分割ブロック制御回路、６・・・・・・分割数制
御回路、 ７・・・・・・黒印字ドツトカウンタ、８・・・・・・
サーミスタ（温度検出素子）、９・・・・・・Ａ／Ｄコ
ンバータ、 Ｒ１〜Ｒ２４０８・・・・・・発熱抵抗体、２１〜２８
・・・・・・６４ビツトドライバーＩＣ。

Claims (1)

【特許請求の範囲】
1. １、印字ドットに対応する発熱抵抗体を複数個配列した
   サーマルヘッドの各発熱抵抗体に、印字データに対応す
   る駆動電圧を印加して印字を行うようにしたサーマルヘ
   ッド駆動装置において、黒印字を行うドット数をカウン
   トするためのドットカウント手段と、前記カウント手段
   におけるカウント内容をデコードして時分割数を決定す
   る時分割数制御手段と、前記時分割数制御手段にて決定
   した時分割数にて分割する発熱抵抗体のブロックを決定
   する分割ブロック制御手段を備え、印字を行おうとする
   １ライン印字データにおける黒印字ドットの数によって
   時分割駆動における分割数を変化させ、黒印字ドットの
   数が少ない時には分割数も少なくして、印字速度を上げ
   るように制御することを特徴とするサーマルヘッド駆動
   装置。