JPH0382562A - サーマルヘッド駆動装置 - Google Patents
サーマルヘッド駆動装置Info
- Publication number
- JPH0382562A JPH0382562A JP1219204A JP21920489A JPH0382562A JP H0382562 A JPH0382562 A JP H0382562A JP 1219204 A JP1219204 A JP 1219204A JP 21920489 A JP21920489 A JP 21920489A JP H0382562 A JPH0382562 A JP H0382562A
- Authority
- JP
- Japan
- Prior art keywords
- printing
- drive
- thermal head
- divisions
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 claims description 23
- HKLUUHOGFLPVLP-UHFFFAOYSA-N 3,5-dihydroxy-2-(2-hydroxyphenyl)-7-methoxychromen-4-one Chemical group C=1C(OC)=CC(O)=C(C(C=2O)=O)C=1OC=2C1=CC=CC=C1O HKLUUHOGFLPVLP-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 101710170644 Dormancy associated translation inhibitor Proteins 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、複数の発熱抵抗体を有し、その発熱抵抗体
に通電することにより、印字を可能とするサーマルヘッ
ド駆動装置に関するものである。
に通電することにより、印字を可能とするサーマルヘッ
ド駆動装置に関するものである。
(ロ)従来の技術
従来、複数の発熱抵抗体とその発熱抵抗体の各々に対応
した複数のドライバーを有したライン方式のサーマルヘ
ッドに於いて、黒を印字すべき発熱抵抗体に対し一斉に
駆動を行うと非常に大きね電源容量が必要となる為、前
記発熱抵抗体をいくつかのブロックに分けて時分割駆動
を行っていた。
した複数のドライバーを有したライン方式のサーマルヘ
ッドに於いて、黒を印字すべき発熱抵抗体に対し一斉に
駆動を行うと非常に大きね電源容量が必要となる為、前
記発熱抵抗体をいくつかのブロックに分けて時分割駆動
を行っていた。
第4r!!Aは従来例のサーマルヘッドに於ける駆動装
置のブロック図であり、電気的回路構成としては、発熱
抵抗体R1−R204gを有する発熱抵抗体部41と複
数のドライバーIC42と熱制御用温度検出素子45と
バイパスコンデンサ43.44とから戊っている。
置のブロック図であり、電気的回路構成としては、発熱
抵抗体R1−R204gを有する発熱抵抗体部41と複
数のドライバーIC42と熱制御用温度検出素子45と
バイパスコンデンサ43.44とから戊っている。
第5図は、前記ドライバーIC42の1つの基本回路構
成図であり、主にシフトレジスタ505とラッチ回路5
04と出力保護回路506とドライバ−502とゲート
回路503とロジック回路501とから成る。第4図に
示す従来例は複数の発熱抵抗体部41およびドライバー
IC42を8鑓のブロックに分けて時分割駆動を行う例
であり、その駆動タイミングチャートを第6図に示す。
成図であり、主にシフトレジスタ505とラッチ回路5
04と出力保護回路506とドライバ−502とゲート
回路503とロジック回路501とから成る。第4図に
示す従来例は複数の発熱抵抗体部41およびドライバー
IC42を8鑓のブロックに分けて時分割駆動を行う例
であり、その駆動タイミングチャートを第6図に示す。
駆動方法は、まず、DATA IN端子511より1ラ
イン分のシリアル印字データをCLOCK信号512に
同期させながらシフトレジスタ505に人力し、LAT
CH信号510にてラッチ回路504にその印字データ
をラッチさせる。次に、ドライバー502が発熱抵抗体
501を駆動可能な状態にする為のB、E、O信号50
8をアクティブにし、5TROBE l〜5TROBE
8の駆動パルスにて1ラインを8分割して印字を行う
。この分割数については1ラインが全部黒印字を行った
場合の電力と[源容量とから決定さ、れる。
イン分のシリアル印字データをCLOCK信号512に
同期させながらシフトレジスタ505に人力し、LAT
CH信号510にてラッチ回路504にその印字データ
をラッチさせる。次に、ドライバー502が発熱抵抗体
501を駆動可能な状態にする為のB、E、O信号50
8をアクティブにし、5TROBE l〜5TROBE
8の駆動パルスにて1ラインを8分割して印字を行う
。この分割数については1ラインが全部黒印字を行った
場合の電力と[源容量とから決定さ、れる。
(ハ)発明が解決しようとする課題
しかし、このような従来のサーマルヘッド駆動装置にお
いては、時分割数を増加させて電源容量を小さくする程
、印字速度が遅くなるという問題がある。
いては、時分割数を増加させて電源容量を小さくする程
、印字速度が遅くなるという問題がある。
本発明はこのような事情を考慮してなされたもので、従
来と同じ電源容量でも印字速度が速く、又、従来と同程
度の印字速度でも、電源容量が小さいサーマルヘッド駆
動装置を提供するもである。
来と同じ電源容量でも印字速度が速く、又、従来と同程
度の印字速度でも、電源容量が小さいサーマルヘッド駆
動装置を提供するもである。
(ニ)課題を解決するための手段
この発明は、印字ドツトに対応する発熱抵抗体を複数個
配列したサーマルヘッドの各発熱抵抗体に印字データに
対応する駆動電圧を印加して印字を行うようにしたサー
マルヘッド駆動装置において、黒印字を杼うドツト数を
カウントするためのドツトカウント手段と、前記カウン
ト手段におけるカウント内容をデコードして時分割数を
決定する時分割数制御手段と、前記時分割数制御手段に
て決定した時分割数にて分割する発熱抵抗体のブロック
を決定する分割ブロック制御手段を備え、印字を行おう
とする!ライン印字データにおける黒印字ドツトの数に
よって時分割駆動における黒印字ドツトの数によって時
分割駆動における分割数を変化させ、黒印字の数が少な
い時には分割数も少なくして印字速度を上げるように制
御することを特徴とするサーマルヘッド駆動装置である
。
配列したサーマルヘッドの各発熱抵抗体に印字データに
対応する駆動電圧を印加して印字を行うようにしたサー
マルヘッド駆動装置において、黒印字を杼うドツト数を
カウントするためのドツトカウント手段と、前記カウン
ト手段におけるカウント内容をデコードして時分割数を
決定する時分割数制御手段と、前記時分割数制御手段に
て決定した時分割数にて分割する発熱抵抗体のブロック
を決定する分割ブロック制御手段を備え、印字を行おう
とする!ライン印字データにおける黒印字ドツトの数に
よって時分割駆動における黒印字ドツトの数によって時
分割駆動における分割数を変化させ、黒印字の数が少な
い時には分割数も少なくして印字速度を上げるように制
御することを特徴とするサーマルヘッド駆動装置である
。
この発明においては、シリアルに転送される印字データ
がドライバーICのシフトレジスタへ入力されると同時
にドツトカウンタにも入力されるように構成されるが、
前記カウンタの内容によって1ライン印字に要する時間
が異なるため、!ライン印字終了信号を送り出し駆動側
?二対してLラインの印字か終了したことを知らせるよ
うにしている。前記サーマルヘッドは、通常セラミック
基板の上に500〜5000個の発熱抵抗体が直線上に
配置され、その1個1個が画素を出力できるよう形成す
ることが好ましい。前記発熱抵抗体へ2i!電する手段
には通常、クロック信号に同期してシリアル印字データ
を入力するシフトレジスタとこのシリアル印字データを
LATCH信号によってラッチする回路とを備え、ラッ
チされたシリアル印字データと5TROBE信号のパル
ス波形に応じて発熱抵抗体の通電パルスを出力するドラ
イバーICを用いることかできる。黒印字ドツトカウン
タは、黒印字データが入力される時だけクロック信号を
カウントするように制御されたバイナリ−カウンタで構
成できる。又、時分割数および分割ブロックを決定する
回路には、例えば、プログラムアレイロジック(PAL
)のようなICを用いることもできるし、ゲート回路を
組合せて用いてもよい。
がドライバーICのシフトレジスタへ入力されると同時
にドツトカウンタにも入力されるように構成されるが、
前記カウンタの内容によって1ライン印字に要する時間
が異なるため、!ライン印字終了信号を送り出し駆動側
?二対してLラインの印字か終了したことを知らせるよ
うにしている。前記サーマルヘッドは、通常セラミック
基板の上に500〜5000個の発熱抵抗体が直線上に
配置され、その1個1個が画素を出力できるよう形成す
ることが好ましい。前記発熱抵抗体へ2i!電する手段
には通常、クロック信号に同期してシリアル印字データ
を入力するシフトレジスタとこのシリアル印字データを
LATCH信号によってラッチする回路とを備え、ラッ
チされたシリアル印字データと5TROBE信号のパル
ス波形に応じて発熱抵抗体の通電パルスを出力するドラ
イバーICを用いることかできる。黒印字ドツトカウン
タは、黒印字データが入力される時だけクロック信号を
カウントするように制御されたバイナリ−カウンタで構
成できる。又、時分割数および分割ブロックを決定する
回路には、例えば、プログラムアレイロジック(PAL
)のようなICを用いることもできるし、ゲート回路を
組合せて用いてもよい。
(ホ)作用
ライン方式のサーマルヘッドにおいて、時分割駆動を行
う場合、黒印字データをカウントし、そのカウント数に
よって時分割数を制御すれば、比較的小さな電源容量で
印字速度の高速化をはかることができる。
う場合、黒印字データをカウントし、そのカウント数に
よって時分割数を制御すれば、比較的小さな電源容量で
印字速度の高速化をはかることができる。
(へ)実施例
以下、図面に示す実施例に基づいてこの発明を詳述する
。これによってこの発明が限定されるものではない。
。これによってこの発明が限定されるものではない。
第1図はこの発明の基本構成を示すブロック図であり、
サーマルヘッド1は、電圧VHが印加される複数の発熱
抵抗体を配列した発熱抵抗体部2と、発熱抵抗体部2を
駆動する複数のドライバーICを配列したドライバーI
C部3と、時分割のを決定し制御する分割数制御回路6
と分割ブロック制御回路5とを含んだ5TROBEパル
ス制御回路4と、黒印字ドツトの数をカウントする黒印
字ドツトカウンタ7と、サーマルヘプトの温度を検出す
るサーミスタ8を備えている。9はA/Dコンバータで
ある。
サーマルヘッド1は、電圧VHが印加される複数の発熱
抵抗体を配列した発熱抵抗体部2と、発熱抵抗体部2を
駆動する複数のドライバーICを配列したドライバーI
C部3と、時分割のを決定し制御する分割数制御回路6
と分割ブロック制御回路5とを含んだ5TROBEパル
ス制御回路4と、黒印字ドツトの数をカウントする黒印
字ドツトカウンタ7と、サーマルヘプトの温度を検出す
るサーミスタ8を備えている。9はA/Dコンバータで
ある。
ファクシミリやプリンタの場合、通常はメインCPUに
より扱われる印字データはパラレルデータ(例えば8ビ
ツトデータ)である為、メインCPUより送られて来た
パラレル印字データはパラレル/シリアル変換器(図示
しない)にてシリアル印字データに変換され、サーマル
ヘッドlに設けられたドライバーIC部3に対し、ドラ
イバ制御信号と共に送り込まれる。
より扱われる印字データはパラレルデータ(例えば8ビ
ツトデータ)である為、メインCPUより送られて来た
パラレル印字データはパラレル/シリアル変換器(図示
しない)にてシリアル印字データに変換され、サーマル
ヘッドlに設けられたドライバーIC部3に対し、ドラ
イバ制御信号と共に送り込まれる。
ドライバーIC部3は第5図に示した従来のドライバー
rcが使用できる。
rcが使用できる。
第2図はこの発明の一実施例の駆動制御回路の要部を示
す回路図である。同図において、21〜28は第5図に
示す64ビツトのドライバーIC4個を1組とする、8
組のドライバーICであり、駆動パルス信号5TBI−
STB8によって発熱抵抗体R1−R204gを駆動す
る。DATAIN端子から入力されるシリアル印字デー
タは64ビツトドライバーIC21〜28に入力される
同時に、黒印字ドツトカウンタである11ビットバイナ
リ−カウンタ29にも入力される。
す回路図である。同図において、21〜28は第5図に
示す64ビツトのドライバーIC4個を1組とする、8
組のドライバーICであり、駆動パルス信号5TBI−
STB8によって発熱抵抗体R1−R204gを駆動す
る。DATAIN端子から入力されるシリアル印字デー
タは64ビツトドライバーIC21〜28に入力される
同時に、黒印字ドツトカウンタである11ビットバイナ
リ−カウンタ29にも入力される。
11ビツトバイナリ−カウンタ29の上位3ピツ) (
b++、 boo、 be)は5TROBEパルスの制
御を行うプログラマブル・ロジックアレイ(以下PAL
という)30に入力される。PAL30は11ビットバ
イナリ−カウンタ29と5TROBE端子からのパルス
入力に対して時分割数と分割ブロックを制御するために
、信号STB 1 a=sTB8 aの出力状態を決定
する。NANDゲート31〜38は、5TROBE端子
からのパルスと信号5TB1a〜5TB8aを受けて信
号STB l−5TB8をドライバIC21〜28へ出
力する。
b++、 boo、 be)は5TROBEパルスの制
御を行うプログラマブル・ロジックアレイ(以下PAL
という)30に入力される。PAL30は11ビットバ
イナリ−カウンタ29と5TROBE端子からのパルス
入力に対して時分割数と分割ブロックを制御するために
、信号STB 1 a=sTB8 aの出力状態を決定
する。NANDゲート31〜38は、5TROBE端子
からのパルスと信号5TB1a〜5TB8aを受けて信
号STB l−5TB8をドライバIC21〜28へ出
力する。
第1表はPAL30の入出力状態を示している。
カウンタ内容(b、+、bto、be)= (o、o。
0)では全ブロックを同時に駆動し、(b、。
boo、bs)= (0,0,l )では2分割駆動、
(b++、boo、be)= (0,1、O)又は(0
゜1、t)では4分割駆動、(bz、boo、bs)=
(1,0,0)〜(1,1,1)では8分割駆動を行う
ように5TB1a=STB8aを決定している。
(b++、boo、be)= (0,1、O)又は(0
゜1、t)では4分割駆動、(bz、boo、bs)=
(1,0,0)〜(1,1,1)では8分割駆動を行う
ように5TB1a=STB8aを決定している。
第1表
第3図は第2図に示す実施例のタイミングチャート図で
ある。DATIN端子よりシリアル印字データをCLO
CK信号と同期させながら入力し、LATCH信号によ
りドライバーIC21〜28のラッチ回路に、前記シリ
アル信号をラッチさせる。同時に11ビットバイナリ−
カウンタ29にて黒印字データ数がカウントされ、PA
L30に入力されることにより、信号5TBI−8TB
8が決定される。
ある。DATIN端子よりシリアル印字データをCLO
CK信号と同期させながら入力し、LATCH信号によ
りドライバーIC21〜28のラッチ回路に、前記シリ
アル信号をラッチさせる。同時に11ビットバイナリ−
カウンタ29にて黒印字データ数がカウントされ、PA
L30に入力されることにより、信号5TBI−8TB
8が決定される。
第3図の例ではカウンタ内容がまず(b、。
boo、be=(1,I、1)である為、信号STB
l−5TB8のパルスが各々TI−T8のタイミングで
出力する8分割駆動となり、続いて(b、、、b、、、
be)= (o、o、t )となり2分割駆動を行い、
更に(b rr、b r。、bs)= (0゜1.0)
となり4分割駆動を行っている。各ライン印字の間に設
けた期間T。は、例えば、2分割駆動又はそれ以下の短
いlライン駆動が続いた場合のサーマルヘッド自体の温
度上昇や、熱履歴の影響を避けるための冷却期間であり
、この期間を利用してデータ転送とラッチが行われる。
l−5TB8のパルスが各々TI−T8のタイミングで
出力する8分割駆動となり、続いて(b、、、b、、、
be)= (o、o、t )となり2分割駆動を行い、
更に(b rr、b r。、bs)= (0゜1.0)
となり4分割駆動を行っている。各ライン印字の間に設
けた期間T。は、例えば、2分割駆動又はそれ以下の短
いlライン駆動が続いた場合のサーマルヘッド自体の温
度上昇や、熱履歴の影響を避けるための冷却期間であり
、この期間を利用してデータ転送とラッチが行われる。
1ライン駆動が終了すると、PAL30はEND信号を
出力する。サーマルヘッドは一般にマイクロコンピュー
タにて制御を行うことが多いが、この実施例のサーマル
ヘッドを制御する場合には、マイクロコンピュータはま
ずシリアル印字データの転送ラッチを行った後、B、E
、O信号をアクティブとし、5TROBEパルスをE
N D信号が出力されるまで送り続け、END信号が出
力された時点でB、E、O信号を非アクティブとし、T
Oの期間に次のラインの印字準備を行えばよい。
出力する。サーマルヘッドは一般にマイクロコンピュー
タにて制御を行うことが多いが、この実施例のサーマル
ヘッドを制御する場合には、マイクロコンピュータはま
ずシリアル印字データの転送ラッチを行った後、B、E
、O信号をアクティブとし、5TROBEパルスをE
N D信号が出力されるまで送り続け、END信号が出
力された時点でB、E、O信号を非アクティブとし、T
Oの期間に次のラインの印字準備を行えばよい。
この発明のサーマルヘッド駆動装置は、n個(2°1<
n≦2“)の発熱抵抗体を駆動する場合にαビットのバ
イナリ−カウンタにて黒印字データをカウントし、該カ
ウンタの上位よりにビットのデータを用いて2″個の駆
動信号(5TROBE信号)を制御して、発熱抵抗体の
駆動を行うようにしたものである。
n≦2“)の発熱抵抗体を駆動する場合にαビットのバ
イナリ−カウンタにて黒印字データをカウントし、該カ
ウンタの上位よりにビットのデータを用いて2″個の駆
動信号(5TROBE信号)を制御して、発熱抵抗体の
駆動を行うようにしたものである。
以上のように、比較的簡単な回路と駆動方式により、従
来と同じ電源容量でも印字速度を速くすることができる
。さらに、平均印字速度を従来と等しくした場合には従
来より容量の小さいコンパクトな電源が使用できる。な
お、上記実施例の分割数、ブロックの分割方法、発熱抵
抗体の数、ドライバーICのビット数等はこれに限定さ
れるものではない。
来と同じ電源容量でも印字速度を速くすることができる
。さらに、平均印字速度を従来と等しくした場合には従
来より容量の小さいコンパクトな電源が使用できる。な
お、上記実施例の分割数、ブロックの分割方法、発熱抵
抗体の数、ドライバーICのビット数等はこれに限定さ
れるものではない。
(ト)発明の効果
従来のサーマルヘッドはlライン全部黒印字された時を
ベースに電源容量と時分割駆動の分割数が決定されてい
るが、1ラインに於いて通常の文章では黒印字ドツトが
十数パーセントであることを考慮すると、この発明によ
ればかなり印字速度を速くすることができる。
ベースに電源容量と時分割駆動の分割数が決定されてい
るが、1ラインに於いて通常の文章では黒印字ドツトが
十数パーセントであることを考慮すると、この発明によ
ればかなり印字速度を速くすることができる。
また、この発明によれば、上記黒印字比率(十数パーセ
ント)を考慮すると、従来の印字速度を得るのに必要な
電源容量はかなり小さいものでよい。
ント)を考慮すると、従来の印字速度を得るのに必要な
電源容量はかなり小さいものでよい。
第1図はこの発明の基本構成を示すブロック図、第2図
はこの発明の〜実施例を示す要部回路図、第3図は第2
図に示す実施例のタイミングチャート図、第4図は従来
例を示す回路図、第5図は従来例およびこの発明の実施
例で用いたドライバーtCの基本回路構成図、第6図は
第4図に示すサーマルヘッド駆動装置における8分割駆
動のタイミングチャート図である。 L・・・・・・サーマルヘッド、2・・・・・・発熱抵
抗体部、3・・・・・・ドライバーICL 4・・・・・・5TROBEパルス制御回路、5・・・
・・・分割ブロック制御回路、6・・・・・・分割数制
御回路、 7・・・・・・黒印字ドツトカウンタ、8・・・・・・
サーミスタ(温度検出素子)、9・・・・・・A/Dコ
ンバータ、 R1〜R2408・・・・・・発熱抵抗体、21〜28
・・・・・・64ビツトドライバーIC。
はこの発明の〜実施例を示す要部回路図、第3図は第2
図に示す実施例のタイミングチャート図、第4図は従来
例を示す回路図、第5図は従来例およびこの発明の実施
例で用いたドライバーtCの基本回路構成図、第6図は
第4図に示すサーマルヘッド駆動装置における8分割駆
動のタイミングチャート図である。 L・・・・・・サーマルヘッド、2・・・・・・発熱抵
抗体部、3・・・・・・ドライバーICL 4・・・・・・5TROBEパルス制御回路、5・・・
・・・分割ブロック制御回路、6・・・・・・分割数制
御回路、 7・・・・・・黒印字ドツトカウンタ、8・・・・・・
サーミスタ(温度検出素子)、9・・・・・・A/Dコ
ンバータ、 R1〜R2408・・・・・・発熱抵抗体、21〜28
・・・・・・64ビツトドライバーIC。
Claims (1)
- 1、印字ドットに対応する発熱抵抗体を複数個配列した
サーマルヘッドの各発熱抵抗体に、印字データに対応す
る駆動電圧を印加して印字を行うようにしたサーマルヘ
ッド駆動装置において、黒印字を行うドット数をカウン
トするためのドットカウント手段と、前記カウント手段
におけるカウント内容をデコードして時分割数を決定す
る時分割数制御手段と、前記時分割数制御手段にて決定
した時分割数にて分割する発熱抵抗体のブロックを決定
する分割ブロック制御手段を備え、印字を行おうとする
1ライン印字データにおける黒印字ドットの数によって
時分割駆動における分割数を変化させ、黒印字ドットの
数が少ない時には分割数も少なくして、印字速度を上げ
るように制御することを特徴とするサーマルヘッド駆動
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1219204A JPH0382562A (ja) | 1989-08-25 | 1989-08-25 | サーマルヘッド駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1219204A JPH0382562A (ja) | 1989-08-25 | 1989-08-25 | サーマルヘッド駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0382562A true JPH0382562A (ja) | 1991-04-08 |
Family
ID=16731839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1219204A Pending JPH0382562A (ja) | 1989-08-25 | 1989-08-25 | サーマルヘッド駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0382562A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0557942A (ja) * | 1991-08-30 | 1993-03-09 | Ishida Scales Mfg Co Ltd | サーマルヘツド |
JPH06291949A (ja) * | 1992-08-12 | 1994-10-18 | Matsushita Graphic Commun Syst Inc | 記録装置 |
JP2008027994A (ja) * | 2006-07-19 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2018230781A1 (ko) * | 2017-06-15 | 2018-12-20 | 경상대학교산학협력단 | 트리아이오다이드 수지의 접촉 살균력을 이용한 담수조류의 살균방법 |
-
1989
- 1989-08-25 JP JP1219204A patent/JPH0382562A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0557942A (ja) * | 1991-08-30 | 1993-03-09 | Ishida Scales Mfg Co Ltd | サーマルヘツド |
JPH06291949A (ja) * | 1992-08-12 | 1994-10-18 | Matsushita Graphic Commun Syst Inc | 記録装置 |
JP2008027994A (ja) * | 2006-07-19 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2018230781A1 (ko) * | 2017-06-15 | 2018-12-20 | 경상대학교산학협력단 | 트리아이오다이드 수지의 접촉 살균력을 이용한 담수조류의 살균방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1070593B1 (en) | Thermal printer and method of controlling it | |
EP0138493B1 (en) | Printer | |
JPH0382562A (ja) | サーマルヘッド駆動装置 | |
JP2001180027A (ja) | サーマルプリンタ | |
JPH0243060A (ja) | サーマルヘッド駆動装置 | |
EP0439162B1 (en) | Thermal printer | |
JP2570768B2 (ja) | サーマルプリンタの印字制御装置 | |
JP2573947B2 (ja) | サーマルヘッドの予熱装置 | |
EP0378201B1 (en) | Printer | |
JP2923950B2 (ja) | サーマルプリンタの印字制御装置 | |
JPH0319069B2 (ja) | ||
JPH082658B2 (ja) | 二色発色感熱紙の印字方法 | |
JPS58201464A (ja) | フアクシミリ装置の感熱記録方式 | |
JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
JPH03153368A (ja) | サーマルヘッド | |
JPH03153367A (ja) | サーマルヘッド | |
JP2563014B2 (ja) | サーマルヘッド | |
JPS62295565A (ja) | ファクシミリ装置 | |
JPH0829600B2 (ja) | サ−マルプリンタの印字制御装置 | |
JPH03126563A (ja) | サーマルプリンタの駆動制御装置 | |
JPH0829599B2 (ja) | サ−マルプリンタの印字制御装置 | |
JPH0550907B2 (ja) | ||
JPH03133663A (ja) | サーマルヘッド駆動装置 | |
JPH0425145B2 (ja) | ||
JPS63254060A (ja) | サ−マルヘツド駆動制御回路 |