JP2008027994A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008027994A
JP2008027994A JP2006196289A JP2006196289A JP2008027994A JP 2008027994 A JP2008027994 A JP 2008027994A JP 2006196289 A JP2006196289 A JP 2006196289A JP 2006196289 A JP2006196289 A JP 2006196289A JP 2008027994 A JP2008027994 A JP 2008027994A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
inner lead
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006196289A
Other languages
English (en)
Other versions
JP4767115B2 (ja
Inventor
Yutaka Kato
豊 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006196289A priority Critical patent/JP4767115B2/ja
Publication of JP2008027994A publication Critical patent/JP2008027994A/ja
Application granted granted Critical
Publication of JP4767115B2 publication Critical patent/JP4767115B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】チップ積層タイプ構造とした場合に、樹脂封止時の樹脂の流動により発生していた金属細線のショートあるいは封止樹脂体からの露出を防止して、それらに起因する装置不良をなくし、装置の品質をさらに安定かつ向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体チップ４は半導体チップ３の外形寸法よりも大きく、インナーリード１０１ａは板厚方向に屈曲した段差部を有し、インナーリード１０１ａの先端部は半導体チップ３、４の周縁領域の裏面側に重なるように配置される。
【選択図】図２

Description

本発明は、複数の半導体チップを１つのパッケージに搭載したチップ積層タイプの半導体装置及びその製造方法に関するものである。
近年、半導体装置の低コスト化及び小型化を図るために、互いに異なる機能を有する半導体チップ、又は互いに異なるプロセスにより形成された半導体チップを、３次元実装するチップ積層タイプの半導体装置が提案されている。
以下、従来の半導体装置として、複数の半導体チップを搭載したチップ積層タイプの半導体装置について、図面を参照しながら説明する。
図７に示すチップ積層タイプの半導体装置３００は、リードフレーム１のダイパッド２の表面（上面）に第１の半導体チップ３の底面が接着剤９ａによりダイボンディングされ、その第１の半導体チップ３の表面（上面）に第２の半導体チップ４がその底面側で接着剤９ｂを介してダイボンディングされ、第１の金属細線７により第１の半導体チップ３の電極パッド５とインナーリード１ａとが、第２の金属細線８により第２の半導体チップ４の電極パッド６とインナーリード１ａとが電気的に接続され、封止樹脂体１０によりモールドされて第１の半導体チップ３と第２の半導体チップ４の２チップを１パッケージとしていた。
第１の半導体チップ３は吊りリード（図示せず）に支持されたダイパッド２の表面（上面）に接着剤９ａで接着され、第２の半導体チップ４は接着剤９ｂにより第１の半導体チップ３上に接着されている。また、ダイパッド２の周囲には複数のインナーリード１ａが配置されており、これら吊りリードとインナーリード１ａとダイパッド２とによりリードフレーム１が構成されている。
第１及び第２の半導体チップ３、４の各電極パッド５、６は、第１及び第２の金属細線７、８を介して、リードフレーム１のインナーリード１ａに電気的に接続されている。上記吊りリードとインナーリード１ａとダイパッド２と半導体チップ３、４と金属細線７、８は、封止樹脂体１０によって樹脂封止（樹脂モールド）されている。
図７に示した半導体装置３００の製造方法としては、まず、金属薄板をエッチング加工またはプレス加工により所望する電極形状に加工してリードフレーム１を作成する。リードフレーム１には、吊りリード（図示せず）とダイパッド２とインナーリード１ａとアウターリード１ｂとが一体に形成される。
次に、接着剤９ａを用いて、第１の半導体チップ３をダイパッド２に接着し、接着剤９ｂを用いて、第２の半導体チップ４を第１の半導体チップ３に接着する。次に、第１の半導体チップ３の電極パッド５とインナーリード１ａとの間を第１の金属細線７によって結線し、第２の半導体チップ４の電極パッド６とインナーリード１ａとの間を第２の金属細線８によって結線する。
次に、ダイパッド２上に第１、第２の半導体チップ３、４が搭載され、第１、第２の金属細線７、８で電気的に接続されたリードフレーム１を封止金型（図示せず）で密封し、封止樹脂体１０を注入して樹脂封止する。
この従来の構成および製造方法によれば、複数の半導体チップを積層して、１パッケージ内に収容する半導体装置の場合、ワイヤボンディングを行うための電極パッドを覆わないようにするために、積層する半導体チップの外形寸法は、１段目の半導体チップを最も大きく、２段目の半導体チップ以降は順次、外形寸法を小さくしていく必要があった。
特開平１０−２０００４３号公報
しかしながら、上記のような従来の半導体装置においては、積層する半導体チップの外形寸法に大小が有る場合に、以下の点が問題となる。
金属細線同士のショートを防止するため、外形寸法が１段目の半導体チップより小さい２段目以降の半導体チップとインナーリードとを接続する金属細線を、外形寸法の最も大きい１段目の半導体チップとインナーリードを接続する金属細線をまたぐように、結線する必要があるため、２段目半導体チップ以降は順次、金属細線の長さが長くなり、そのループ高さが高くなる。
このように、金属細線が長い、あるいは、ループ高さが高いと、樹脂封止時に樹脂の流れにより金属細線が変形し、金属細線同士のショートや封止樹脂体からの金属細線の露出等の不良が発生して、大きな問題となる。
この問題に対して、金属細線のループ高さを抑える場合には、図８に示すように、２つの半導体チップ３、４を裏面同士が向かい合うように搭載した半導体装置４００が考えられる。
しかし、この半導体装置４００では、金属細線のループ高さは低くすることができるものの、半導体チップの外形寸法が異なる場合には、インナーリードが大きい半導体チップの外周よりも外側に形成されているので、小さい半導体チップ側の金属細線が長くなり、問題は解決しない。
また、他の従来技術（例えば、特許文献１を参照）として、図９に示すように、ダイパッドを使用せず、インナーリードの表裏面に、第１の半導体チップ３の表面（上面）と第２の半導体チップ４の裏面（下面）を向かい合うように搭載した半導体装置５００が提案されている。
この半導体装置５００では、金属細線が短く、ループ高さが低くなるものの、第１の半導体チップ３の表面にインナーリード５０１ａが重なるように形成されているため、電極パッド５をチップ中央付近にしか配置できなくなり、電極パッド５の位置、数共に制限されてしまい、半導体チップの設計上で自由度がなくなるという新たな問題が発生する。
本発明は、上記従来の問題点を解決するもので、半導体装置の構造としてチップ積層タイプ構造とした場合に、樹脂封止時の樹脂の流動により発生していた金属細線のショートあるいは封止樹脂体からの露出を防止して、それらに起因する装置不良をなくし、装置の品質をさらに安定かつ向上させることができる半導体装置及びその製造方法を提供する。
上記の課題を解決するために、本発明の請求項１記載の半導体装置は、インナーリード及びアウターリードを有するリードフレームと、前記リードフレームの板厚方向の少なくとも一方側に配置された第１の半導体チップおよび第２の半導体チップと、前記第１の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを接続する第１の金属細線と、前記第２の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを接続する第２の金属細線と、前記インナーリードと前記第１の半導体チップと前記第２の半導体チップと前記第１の金属細線と前記第２の金属細線を樹脂封止する封止樹脂体とを備え、前記第１の半導体チップの外形寸法よりも前記第２の半導体チップの外形寸法が大きく、前記第１の半導体チップの少なくとも１辺から前記第２の半導体チップの外周部がはみ出した状態で、前記リードフレームの板厚方向に、前記第１の半導体チップから前記第２の半導体チップの順に積層され、前記インナーリードの先端部が、前記第２の半導体チップの裏面側に配置され、前記第２の半導体チップと前記リードフレームの板厚方向に重なる構造を有することを特徴とする。
また、本発明の請求項２記載の半導体装置は、請求項１に記載の半導体装置であって、前記インナーリードの先端部が、前記第１の半導体チップの裏面側に配置され、前記第１の半導体チップと前記リードフレームの板厚方向に重なる構造を有することを特徴とする。
また、本発明の請求項３記載の半導体装置は、請求項２に記載の半導体装置であって、前記第１の半導体チップの裏面は、前記インナーリードと一体で形成され複数の吊りリードにより支持されたダイパッドと前記インナーリードの少なくとも一方に固着された構造を有することを特徴とする。
また、本発明の請求項４記載の半導体装置は、請求項３に記載の半導体装置であって、前記第２の半導体チップの裏面が前記第１の金属細線の最高部より上方位置にある状態で、前記第１の半導体チップの表面と前記第２の半導体チップの裏面とが固着された構造を有することを特徴とする。
また、本発明の請求項５記載の半導体装置は、請求項４に記載の半導体装置であって、前記インナーリードは板厚方向に屈曲した段差部が形成された構造を有することを特徴とする。
また、本発明の請求項６記載の半導体装置は、請求項５に記載の半導体装置であって、前記インナーリードの段差部が複数形成された構造を有することを特徴とする。
また、本発明の請求項７記載の半導体装置は、インナーリード及びアウターリードを有するリードフレームと、前記リードフレームの板厚方向の両方側にそれぞれ配置される第１の半導体チップと第２の半導体チップと、前記第１の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを接続する第１の金属細線と、前記第２の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを接続する第２の金属細線と、前記インナーリードと前記第１の半導体チップと前記第２の半導体チップと前記第１の金属細線と前記第２の金属細線を樹脂封止する封止樹脂体とを備え、前記第１の半導体チップの外形寸法よりも前記第２の半導体チップの外形寸法が大きく、前記第１の半導体チップの少なくとも１辺から前記第２の半導体チップの外周部がはみ出した状態で、前記リードフレームの板厚方向に、前記第１の半導体チップから前記第２の半導体チップの順に積層され、前記インナーリードの先端部が、前記第２の半導体チップの裏面側に配置され、前記第２の半導体チップと前記リードフレームの板厚方向に重なる構造を有することを特徴とする。
また、本発明の請求項８記載の半導体装置は、請求項７に記載の半導体装置であって、前記インナーリードの先端部が、前記第１の半導体チップの裏面側に配置され、前記第１の半導体チップと前記リードフレームの板厚方向に重なる構造を有することを特徴とする。
また、本発明の請求項９記載の半導体装置は、請求項８に記載の半導体装置であって、前記第１の半導体チップおよび前記第２の半導体チップが、相互に裏面を対向させた状態で、前記インナーリードと一体で形成され複数の吊りリードにより支持されたダイパッドと前記インナーリードの少なくとも一方に固着された構造を有することを特徴とする。
また、本発明の請求項１０記載の半導体装置は、請求項９に記載の半導体装置であって、前記インナーリードは板厚方向に屈曲した段差部が複数形成された構造を有することを特徴とする。
また、本発明の請求項１１記載の半導体装置は、請求項６または請求項１０に記載の半導体装置であって、前記第１の金属細線が接続される前記インナーリードの第１の金属細線接続面は、前記第１の半導体チップの表面と同一平面に位置するように形成された構造を有することを特徴とする。
また、本発明の請求項１２記載の半導体装置は、請求項１１に記載の半導体装置であって、前記第２の金属細線が接続される前記インナーリードの第２の金属細線接続面は、前記第２の半導体チップの表面と同一平面に位置するように形成された構造を有することを特徴とする。
また、本発明の請求項１３記載の半導体装置の製造方法は、インナーリード及びアウターリードとなるリードを有するリードフレームを成形する工程と、前記リードフレームの板厚方向の少なくとも一方側に配置する第１の半導体チップおよび第２の半導体チップのうち、前記第１の半導体チップを搭載する工程と、前記第１の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを第１の金属細線で接続する工程と、前記第１の半導体チップの表面側に、前記第２の半導体チップを搭載する工程と、前記第２の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを第２の金属細線で接続する工程と、前記インナーリードと前記第１の半導体チップと前記第２の半導体チップと前記第１の金属細線と前記第２の金属細線を、封止樹脂体で樹脂封止する工程とを有する半導体装置の製造方法であって、前記第１の半導体チップおよび前記第２の半導体チップは、前記第１の半導体チップの外形寸法よりも前記第２の半導体チップの外形寸法が大きく、前記第１の半導体チップの少なくとも１辺から前記第２の半導体チップの外周部がはみ出した状態で、前記リードフレームの板厚方向に積層し、前記インナーリードの先端部は、前記第２の半導体チップと前記リードフレームの板厚方向に重なるように、前記第２の半導体チップの裏面側に配置することを特徴とする。
また、本発明の請求項１４記載の半導体装置の製造方法は、請求項１３に記載の半導体装置の製造方法であって、前記インナーリードの先端部は、前記第１の半導体チップと前記リードフレームの板厚方向に重なるように、前記第１の半導体チップの裏面側に配置することを特徴とする。
また、本発明の請求項１５記載の半導体装置の製造方法は、請求項１４に記載の半導体装置の製造方法であって、前記インナーリードと一体にかつ複数の吊りリードにより支持させた状態でダイパッドを形成しておき、前記第１の半導体チップの裏面は、前記ダイパッドと前記インナーリードの少なくとも一方に固着することを特徴とする。
また、本発明の請求項１６記載の半導体装置の製造方法は、請求項１５に記載の半導体装置の製造方法であって、前記第２の半導体チップの裏面が前記第１の金属細線の最高部より上方位置にある状態で、前記第１の半導体チップの表面と前記第２の半導体チップの裏面とを固着することを特徴とする。
また、本発明の請求項１７記載の半導体装置の製造方法は、請求項１６に記載の半導体装置の製造方法であって、前記インナーリードは、板厚方向に屈曲した段差部を形成することを特徴とする。
また、本発明の請求項１８記載の半導体装置の製造方法は、請求項１７に記載の半導体装置の製造方法であって、前記インナーリードの段差部は、複数形成することを特徴とする。
また、本発明の請求項１９記載の半導体装置の製造方法は、インナーリード及びアウターリードとなるリードを有するリードフレームを成形する工程と、前記リードフレームの板厚方向の両方側に配置する第１の半導体チップと第２の半導体チップのうち、前記第１の半導体チップを前記リードフレームの板厚方向の一方側に搭載する工程と、前記リードフレームの板厚方向の他方側に、前記第２の半導体チップを搭載する工程と、前記第１の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを第１の金属細線で接続する工程と、前記第２の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを第２の金属細線で接続する工程と、前記インナーリードと前記第１の半導体チップと前記第２の半導体チップと前記第１の金属細線と前記第２の金属細線を、封止樹脂体で樹脂封止する工程とを有する半導体装置の製造方法であって、前記第１の半導体チップおよび前記第２の半導体チップは、前記第１の半導体チップの外形寸法よりも前記第２の半導体チップの外形寸法が大きく、前記第１の半導体チップの少なくとも１辺から前記第２の半導体チップの外周部がはみ出した状態で、前記リードフレームの板厚方向に積層し、前記インナーリードの先端部は、前記第２の半導体チップと前記リードフレームの板厚方向に重なるように、前記第２の半導体チップの裏面側に配置することを特徴とする。
また、本発明の請求項２０記載の半導体装置の製造方法は、請求項１９に記載の半導体装置の製造方法であって、前記インナーリードの先端部は、前記第１の半導体チップと前記リードフレームの板厚方向に重なるように、前記第１の半導体チップの裏面側に配置することを特徴とする。
また、本発明の請求項２１記載の半導体装置の製造方法は、請求項２０に記載の半導体装置の製造方法であって、前記インナーリードと一体にかつ複数の吊りリードにより支持させた状態でダイパッドを形成しておき、前記第１の半導体チップおよび前記第２の半導体チップは、相互に裏面を対向させた状態で、前記ダイパッドと前記インナーリードの少なくとも一方に固着することを特徴とする。
また、本発明の請求項２２記載の半導体装置の製造方法は、請求項２１に記載の半導体装置の製造方法であって、前記インナーリードは、板厚方向に屈曲した段差部を複数形成することを特徴とする。
また、本発明の請求項２３記載の半導体装置の製造方法は、請求項１８または請求項２２に記載の半導体装置の製造方法であって、前記第１の金属細線が接続される前記インナーリードの第１の金属細線接続面は、前記第１の半導体チップの表面と同一平面に位置するように形成することを特徴とする。
また、本発明の請求項２４記載の半導体装置の製造方法は、請求項２３に記載の半導体装置の製造方法であって、前記第２の金属細線が接続される前記インナーリードの第２の金属細線接続面は、前記第２の半導体チップの表面と同一平面に位置するように形成することを特徴とする。
以上のように本発明によれば、積層された各半導体チップの電極パッドとインナーリード間を金属細線により接続する場合に短距離接続を可能にすることにより、金属細線の長さを短縮化するとともに、各半導体チップの電極パッドとインナーリード間の金属細線による配線領域の分離を可能にすることにより、それらの金属細線同士の近接および交差をなくすことができる。
以上により、半導体装置の構造としてチップ積層タイプ構造とした場合に、樹脂封止時の樹脂の流動により従来発生していた金属細線のショートあるいは封止樹脂体からの露出を防止して、それらに起因する装置不良をなくし、装置の品質をさらに安定かつ向上させることができる。
また、インナーリードが半導体チップの周縁領域の表面側に重なっていないため、半導体チップのどの位置にも電極パッドを配置できるので、半導体チップの電極パッドレイアウト上の制約をなくすことができる。
また、半導体装置の金属細線が短いため、ノイズが低減され、高周波特性が向上する。さらに、各々の半導体チップの電極パッドから延びる金属細線同士が交差することがないので、信号の干渉を防止する効果が得られる。
以下、本発明の実施の形態を示す半導体装置及びその製造方法について、図面を参照しながら具体的に説明する。ここではチップ積層タイプの半導体装置について説明する。
（実施の形態１）
本発明の実施の形態１の半導体装置及びその製造方法を、図１、２に示す半導体装置１００を用いて説明する。
図１は本実施の形態１の半導体装置１００の製造方法を示す工程断面図である。図１において、１はリードフレーム、１０１ａと１ｂはリードフレームのインナーリードとアウターリード、２はリードフレームのダイパッド、３は第１の半導体チップ、４は第２の半導体チップ、５は第１の半導体チップ３の電極パッド、６は第２の半導体チップ４の電極パッド、７は第１の半導体チップ３の電極パッド５とインナーリード１０１ａを接続する第１の金属細線、８は第２の半導体チップ４の電極パッド６とインナーリード１０１ａを接続する第２の金属細線、９ａはダイパッド２に第１の半導体チップ３を固着する接着剤、９ｂは第１の半導体チップ３に第２の半導体チップ４を固着する接着剤、１０は封止樹脂体を示すものである。なお、第２の半導体チップ４の外形寸法は第１の半導体チップ３の外形寸法よりも大きいものとする。
本実施の形態１における半導体装置１００の製造方法は、まず、図１（ａ）に示すように、金属薄板をエッチング加工またはプレス加工により所望する電極形状に加工してリードフレーム１を作成する。リードフレーム１には、吊りリード（図示せず）とダイパッド２とインナーリード１０１ａとアウターリード１ｂとが一体に形成される。このとき、インナーリード１０１ａはダイパッド２の近傍まで延びていて、第２の半導体チップ４の裏面の周縁部分と重なるように形成される。
この構造は、第２の半導体チップ４をインナーリード１０１ａの先端よりも内側に位置する外形寸法に限定させないとともに、インナーリード１０１ａと電極パッド６の距離を近くするための構成である。したがって、第２の半導体チップ４の外形寸法の制約を少なくし、後に行うワイヤーボンド工程での第２の金属細線８を短くすることが可能である。
ダイパッド２は、後に行う封止工程での樹脂の流動を良好にすること、パッケージの厚みを薄くする等の目的から、リードフレーム１の吊りリードにはディプレス加工が施され、ダイパッド２が下方に配置されるように、ダウンセットされている。
また、インナーリード１０１ａには、段差部が形成されており、第１の半導体チップ３の外側で第１の半導体チップ３に接触しないように、屈曲されている。また、インナーリード１０１ａの先端部は第１の半導体チップ３の裏面の周縁部分と重なるように形成される。
この構造も、第１の半導体チップ３をインナーリード１０１ａの先端よりも内側に位置する外形寸法に限定させないとともに、インナーリード１０１ａと電極パッド５の距離を近くするための構成である。したがって、第１の半導体チップ３の外形寸法の制約を少なくし、後に行うワイヤーボンド工程での第１の金属細線７を短くすることが可能である。
次に、図１（ｂ）に示すように、第１の半導体チップ３をリードフレーム１のダイパッド２に接着剤９ａを用いて、ダイボンドする。
次に、図１（ｃ）に示すように、第１の半導体チップ３の電極パッド５とインナーリード１０１ａを、ワイヤボンディングにより第１の金属細線７で結線することにより、電気的に接続する。このとき、第１の金属細線７は、長さが短くかつループ高さが低くなるように接続する。また、後述の図３に示した構成にすることにより、第１の金属細線７の長さを更に短くすることができる。
次に、図１（ｄ）に示すように、第２の半導体チップ４の裏面を、第１の半導体チップ３の表面（上面）に接着剤９ｂを用いて、ダイボンドする。このとき、接着剤９ｂの厚みは、第２の半導体チップ４の裏面が第１の金属細線７の最上部より高い位置になるように設定する。また、接着剤９ｂの形成領域は、第１の金属細線７のボンディング領域確保のため、第１の半導体チップ３の電極パッド５よりも内側とする。
次に、図１（ｅ）に示すように、第２の半導体チップ４の電極パッド６とインナーリード１０１ａを、ワイヤボンディングにより第２の金属細線８で結線することにより、電気的に接続する。このとき、第２の金属細線８は、長さが短くなるように接続する。また、後述の図３に示した構成にすることにより、第２の金属細線８の長さを更に短くすることができる。
次に、図１（ｆ）に示すように、樹脂封止により封止樹脂体１０を形成する。このとき、樹脂の流動により、金属細線７、８に衝突し、金属細線７、８に力が加わることにより、金属細線７、８が変形するが、本実施形態の金属細線７、８は長さが短いため、金属細線の変形量は、従来に比べて十分少ない。
その後、アウターリード１ｂをフォーミングし、図２に示す半導体装置１００が完成する。
以下に、本実施の形態１の半導体装置１００及び半導体装置１００の製造方法が奏する効果を説明する。
本実施の形態１における半導体装置１００は、従来の半導体装置が備えているダイパッド、吊りリード、アウターリード、第１及び第２の金属細線、第１及び第２の半導体チップ、封止樹脂体に付け加え、導電性材質からなり、その一部が半導体チップの裏面側の周縁部分と重なるように、従来よりも内側に延伸したインナーリード１０１ａを有している。
これにより、インナーリード１０１ａと、半導体チップの電極パッドとの距離は短くなり、従来よりも短い金属細線で電気的に接続することができる。このことにより、ノイズ低減が図れ、高周波特性が向上する。
また、半導体装置１００では、製造工程中において、樹脂の流動により、金属細線に衝突し金属細線に力が加わっても、金属細線が短いため金属細線の変形量は少ない。つまり、金属細線のショートを防止することができる。従って、本実施の形態１の半導体装置１００の製造方法では、電気的接続機能の低下及び喪失を招来することなく半導体装置を製造することができるため、製造歩留まりが高い半導体装置を製造することができる。
また、半導体装置１００では、上方に配置される半導体チップ４の電極パッド６と接続される金属細線８の長さを短く、ループ高さを低くすることができるので、金属細線８が封止樹脂体１０からの露出する不良を防止することができる。
更に、下方に配置された第１の半導体チップ３の電極パッド５と接続される第１の金属細線７は、上方に配置された第２の半導体チップ４の底面よりも下側に存在するため、第２の半導体チップ４の電極パッド６と接続される第２の金属細線８と、存在する板厚方向の高さが異なるため、第１の金属細線７と第２の金属細線８とのショートによる不良を低減することができる。
また、第１の半導体チップ３が第２の半導体チップ４よりも十分小さく、第１の半導体チップ３の電極パッド５とインナーリード１０１ａを結線する第１の金属細線７が、第２の半導体チップ４の内側に存在する場合は、第１の金属細線７と第２の金属細線８がショートすることはない。そのうえ、第１の金属細線７と第２の金属細線８が接近したり、交差したりすることがないので、第１の半導体チップ３の信号と第２の半導体チップ４の信号の干渉を低減できる。
また、下方に配置された第１の半導体チップ３の表面にインナーリードが形成されていないので、電極パッド５をチップのどの位置にも配置することができる。
以上をまとめると、本実施の形態１における半導体装置１００及び半導体装置１００の製造方法は、金属細線が短くできるため、高周波特性が向上し、信号同士の干渉が低減できる等、半導体装置として性能が良いこと、製造歩留まりが高いこと、半導体チップにおける電極パッドの配置は限定されないことという効果を得られるという点で、従来の半導体装置よりも優れる。
なお、インナーリードの形状は、本実施の形態１のインナーリード１０１ａの形状に限定されない。
以下、本実施の形態１の他の構成を図３を用いて説明する。そして、本実施の形態１の半導体装置１００と他の構成の半導体装置１１０とでは、インナーリードの形状のみが異なる。以下において、本実施の形態１の半導体装置１００と対応する部分には同一符号を付し、その説明を省略している。
図３は本実施の形態１の半導体装置１００を変形した他の構成を示す断面図である。この半導体装置１１０におけるインナーリード１１１ａには段差部が複数形成されている。それ以外の点は、本実施の形態１の半導体装置１００と同一である。
すなわち、インナーリード１１１ａの段差部は、第２の半導体チップ４の表面（上面）と同一平面になる第２の金属細線８の接続部を形成するためのアップセット、第２の半導体チップ４の裏面の周縁部分に配置、且つ第１の半導体チップ３の表面（上面）と同一平面になる第１の金属細線７の接続部を形成するためのダウンセット、第１の半導体チップ３の裏面の周縁部分に配置するためのダウンセットにより形成する。それ以外の点に関しては、本実施の形態１における半導体装置１００の製造方法、構造、半導体チップを電気的接続するメカニズムと同一である。
そして、本実施の形態１の他の構成を示す半導体装置１１０が奏する効果は、本実施の形態１が奏する上記の効果に付け加え、インナーリード１１１ａの金属細線接続部を半導体チップの上面と同一平面に形成することにより、金属細線の長さを更に短くでき、樹脂封止工程の金属細線の変形を防ぐと共に、高周波特性及び信号の干渉の低減効果を更に向上させることができるというものである。
（実施の形態２）
本発明の実施の形態２の半導体装置及びその製造方法を、図４、５に示すように、実施の形態１の半導体装置１００とは半導体チップの搭載方法が異なる半導体装置２００を用いて説明する。なお、実施の形態１の半導体装置１００と対応する部分には同一符号を付し、その説明を省略する。また、第２の半導体チップ４の外形寸法は第１の半導体チップ３の外形寸法よりも大きいものとする。
本実施の形態２の半導体装置２００の製造方法は、まず、図４（ａ）に示すように、金属薄板をエッチング加工またはプレス加工により所望する電極形状に加工してリードフレーム１を作成する。リードフレーム１には、吊りリード（図示せず）とダイパッド２とインナーリード２０１ａとアウターリード１ｂとが一体に形成される。このとき、インナーリード２０１ａはダイパッド２の近傍まで延びていて、第２の半導体チップ４の裏面の周縁部分と重なるように形成される。
この構造は、実施の形態１と同様に、第２の半導体チップ４をインナーリード２０１ａの先端よりも内側に位置する外形寸法に限定させないとともに、インナーリード２０１ａと電極パッド６の距離を近くするための構成である。したがって、第２の半導体チップ４のチップサイズの制約を少なくし、後に行うワイヤーボンド工程での第２の金属細線８を短くすることが可能である。
また、インナーリード２０１ａの先端部は、第１の半導体チップ３の裏面（上面）の周縁部分と重なるように形成される。
この構造も、実施の形態１と同様に、第１の半導体チップ３をインナーリード２０１ａの先端よりも内側に位置する外形寸法に限定させないとともに、インナーリード２０１ａと電極パッド５の距離を近くするための構成である。したがって、第１の半導体チップ３のチップサイズの制約を少なくし、後に行うワイヤーボンド工程での第１の金属細線７を短くすることが可能である。
次に、図４（ｂ）に示すように、第１の半導体チップ３をリードフレーム１のダイパッド２の裏面に接着剤９ａを用いて、ダイボンドする。
次に、図４（ｃ）に示すように、第２の半導体チップ４をリードフレーム１のダイパッド２の表面に接着剤９ｂを用いて、ダイボンドする。
次に、図４（ｄ）に示すように、第１の半導体チップ３の電極パッド５とインナーリード２０１ａの裏面（下面）を、ワイヤボンディングにより第１の金属細線７で結線することにより、電気的に接続する。このとき、第１の金属細線７は、長さが短くかつループ高さが低くなるように接続する。また、後述の図６に示した構成にすることにより、第１の金属細線７の長さを更に短くすることができる。
次に、図４（ｅ）に示すように、第２の半導体チップ４の電極パッド６とインナーリード２０１ａの表面（上面）を、ワイヤボンディングにより第２の金属細線８で結線することにより、電気的に接続する。このとき、第２の金属細線８は、長さが短くかつループ高さが低くなるように接続する。また、後述の図６に示した構成にすることにより、第２の金属細線８の長さを更に短くすることができる。
次に、図４（ｆ）に示すように、樹脂封止により封止樹脂体１０を形成する。このとき、樹脂の流動により、金属細線７、８に衝突し、金属細線７、８に力が加わることにより金属細線７、８が変形するが、本実施の形態２の金属細線７、８は、長さが短いため金属細線の変形量は少ない。
その後、アウターリード１ｂをフォーミングし、図５に示す半導体装置２００が完成する。
本実施の形態２における半導体装置２００が奏する効果は、実施の形態１の半導体装置１００が奏する効果に付け加えて、第１の半導体チップ３と第２の半導体チップ４をダイパッド２の表裏面に配置しているため、第１の半導体チップ３の電極パッド５とインナーリード２０１ａを結線する第１の金属細線７と、第２の半導体チップ４の電極パッド６とインナーリード２０１ａを結線する第２の金属細線８との間で、ショートを防止することができるというものである。
また、半導体チップの上方に半導体チップを搭載しないため、ダイボンディングのさいに、接着剤の厚みを考慮することはなく、より容易に半導体チップとインナーリード２０１ａを金属細線で電気的に接続することができる。
本実施の形態２では、第２の半導体チップ４の外形寸法は第１の半導体チップ３の外形寸法よりも大きい場合について示したが、第１の半導体チップ３の外形寸法が第２の半導体チップ４の外形寸法よりも大きくてもかまわない。
なお、本実施の形態２においても、上記実施の形態１と同様、他の構成を適用することができる。以下、本実施の形態２の他の構成について説明をする。
図６に示すように、本実施の形態２の他の構成を示す半導体装置２１０においては、インナーリード２１１ａは段差部が複数形成されている。それ以外の点は、本実施の形態２の半導体装置２００と同一である。
すなわち、インナーリード２１１ａの段差部は、第２の半導体チップ４の表面と同一平面になる第２の金属細線８の接続部を形成するためのアップセット、第２の半導体チップ４の裏面の周縁部分に配置、且つ第１の半導体チップ３の表面と同一平面になる第１の金属細線７の接続部を形成するためのダウンセット、第１の半導体チップ３の裏面の周縁部分に配置するためのアップセットにより形成する。それ以外の点に関しては、本実施の形態２における半導体装置２００の製造方法、構造、半導体チップを電気的接続するメカニズムと同一である。
そして、本実施の形態２の他の構成を示す半導体装置２１０が奏する効果は、本実施の形態２が奏する上記の効果に付け加え、インナーリード２１１ａの金属細線接続部を半導体チップと同一平面に形成することにより、金属細線の長さを更に短くでき、樹脂封止工程の金属細線の変形を防ぐと共に、高周波特性及び信号の干渉の低減効果を更に向上させることができるというものである。
なお、上記の実施の形態１および２では、パッケージはＱＦＰ、ＳＯＰの場合について示したが、インナーリードがあるパッケージならば、ＱＦＮ、ＳＯＮ等でもかまわない。また、上記の実施の形態１および２では、ダイパッドを用いる場合について示したが、半導体チップの裏面をインナーリードに固定できれば、ダイパッドを用いなくてもかまわない。
また、インナーリードの形状は、実施の形態１および２の形状に限定されるものではなく、第２の半導体チップ４の裏面の周縁部分に重なり、第１の半導体チップ３の近傍まで延伸され、第１の半導体チップ３の電極パッド５とインナーリード１０１ａを結線する第１の金属細線７を短くできれば、第１の半導体チップ３の裏面の周縁部分に重ならなくてかまわない。
本発明の半導体装置及び半導体装置の製造方法は、チップ積層構造の半導体装置において、金属細線のショートあるいは封止樹脂体からの露出等を防止することができ、品質の安定した半導体装置を提供することを実現することができるもので、チップ積層タイプの半導体装置等に適用できる。
本発明の実施の形態１の半導体装置の製造方法における工程順断面図 同実施の形態１の半導体装置の構造を示す断面図 同実施の形態１の半導体装置の他の構造を示す断面図 本発明の実施の形態２の半導体装置の製造方法における工程順断面図 同実施の形態２の半導体装置の構造を示す断面図 同実施の形態２の半導体装置の他の構造を示す断面図 従来の半導体装置の構造を示す断面図 従来の半導体装置の他の構造を示す断面図 従来の半導体装置のさらに他の構造を示す断面図
符号の説明
１ リードフレーム
１ａ インナーリード
１０１ａ インナーリード
１１１ａ インナーリード
２０１ａ インナーリード
２１１ａ インナーリード
１ｂ アウターリード
２ ダイパッド
３ 第１の半導体チップ
４ 第２の半導体チップ
５ 電極パッド
６ 電極パッド
７ 第１の金属細線
８ 第２の金属細線
９ａ 接着剤
９ｂ 接着剤
１０ 封止樹脂体

Claims (24)

  1. インナーリード及びアウターリードを有するリードフレームと、
    前記リードフレームの板厚方向の少なくとも一方側に配置された第１の半導体チップおよび第２の半導体チップと、
    前記第１の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを接続する第１の金属細線と、
    前記第２の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを接続する第２の金属細線と、
    前記インナーリードと前記第１の半導体チップと前記第２の半導体チップと前記第１の金属細線と前記第２の金属細線を樹脂封止する封止樹脂体とを備え、
    前記第１の半導体チップの外形寸法よりも前記第２の半導体チップの外形寸法が大きく、前記第１の半導体チップの少なくとも１辺から前記第２の半導体チップの外周部がはみ出した状態で、前記リードフレームの板厚方向に、前記第１の半導体チップから前記第２の半導体チップの順に積層され、
    前記インナーリードの先端部が、
    前記第２の半導体チップの裏面側に配置され、
    前記第２の半導体チップと前記リードフレームの板厚方向に重なる構造を有する
    ことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記インナーリードの先端部が、
    前記第１の半導体チップの裏面側に配置され、
    前記第１の半導体チップと前記リードフレームの板厚方向に重なる構造を有する
    ことを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置であって、
    前記第１の半導体チップの裏面は、前記インナーリードと一体で形成され複数の吊りリードにより支持されたダイパッドと前記インナーリードの少なくとも一方に固着された構造を有する
    ことを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置であって、
    前記第２の半導体チップの裏面が前記第１の金属細線の最高部より上方位置にある状態で、
    前記第１の半導体チップの表面と前記第２の半導体チップの裏面とが固着された構造を有する
    ことを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置であって、
    前記インナーリードは板厚方向に屈曲した段差部が形成された構造を有する
    ことを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置であって、
    前記インナーリードの段差部が複数形成された構造を有する
    ことを特徴とする半導体装置。
  7. インナーリード及びアウターリードを有するリードフレームと、
    前記リードフレームの板厚方向の両方側にそれぞれ配置される第１の半導体チップと第２の半導体チップと、
    前記第１の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを接続する第１の金属細線と、
    前記第２の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを接続する第２の金属細線と、
    前記インナーリードと前記第１の半導体チップと前記第２の半導体チップと前記第１の金属細線と前記第２の金属細線を樹脂封止する封止樹脂体とを備え、
    前記第１の半導体チップの外形寸法よりも前記第２の半導体チップの外形寸法が大きく、前記第１の半導体チップの少なくとも１辺から前記第２の半導体チップの外周部がはみ出した状態で、前記リードフレームの板厚方向に、前記第１の半導体チップから前記第２の半導体チップの順に積層され、
    前記インナーリードの先端部が、
    前記第２の半導体チップの裏面側に配置され、
    前記第２の半導体チップと前記リードフレームの板厚方向に重なる構造を有する
    ことを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置であって、
    前記インナーリードの先端部が、
    前記第１の半導体チップの裏面側に配置され、
    前記第１の半導体チップと前記リードフレームの板厚方向に重なる構造を有する
    ことを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置であって、
    前記第１の半導体チップおよび前記第２の半導体チップが、相互に裏面を対向させた状態で、
    前記インナーリードと一体で形成され複数の吊りリードにより支持されたダイパッドと前記インナーリードの少なくとも一方に固着された構造を有する
    ことを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置であって、
    前記インナーリードは板厚方向に屈曲した段差部が複数形成された構造を有する
    ことを特徴とする半導体装置。
  11. 請求項６または請求項１０に記載の半導体装置であって、
    前記第１の金属細線が接続される前記インナーリードの第１の金属細線接続面は、
    前記第１の半導体チップの表面と同一平面に位置するように形成された構造を有する
    ことを特徴とする半導体装置。
  12. 請求項１１に記載の半導体装置であって、
    前記第２の金属細線が接続される前記インナーリードの第２の金属細線接続面は、
    前記第２の半導体チップの表面と同一平面に位置するように形成された構造を有する
    ことを特徴とする半導体装置。
  13. インナーリード及びアウターリードとなるリードを有するリードフレームを成形する工程と、
    前記リードフレームの板厚方向の少なくとも一方側に配置する第１の半導体チップおよび第２の半導体チップのうち、前記第１の半導体チップを搭載する工程と、
    前記第１の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを第１の金属細線で接続する工程と、
    前記第１の半導体チップの表面側に、前記第２の半導体チップを搭載する工程と、
    前記第２の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを第２の金属細線で接続する工程と、
    前記インナーリードと前記第１の半導体チップと前記第２の半導体チップと前記第１の金属細線と前記第２の金属細線を、封止樹脂体で樹脂封止する工程とを有する半導体装置の製造方法であって、
    前記第１の半導体チップおよび前記第２の半導体チップは、
    前記第１の半導体チップの外形寸法よりも前記第２の半導体チップの外形寸法が大きく、前記第１の半導体チップの少なくとも１辺から前記第２の半導体チップの外周部がはみ出した状態で、前記リードフレームの板厚方向に積層し、
    前記インナーリードの先端部は、前記第２の半導体チップと前記リードフレームの板厚方向に重なるように、前記第２の半導体チップの裏面側に配置する
    ことを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の半導体装置の製造方法であって、
    前記インナーリードの先端部は、前記第１の半導体チップと前記リードフレームの板厚方向に重なるように、前記第１の半導体チップの裏面側に配置する
    ことを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の半導体装置の製造方法であって、
    前記インナーリードと一体にかつ複数の吊りリードにより支持させた状態でダイパッドを形成しておき、
    前記第１の半導体チップの裏面は、前記ダイパッドと前記インナーリードの少なくとも一方に固着する
    ことを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法であって、
    前記第２の半導体チップの裏面が前記第１の金属細線の最高部より上方位置にある状態で、
    前記第１の半導体チップの表面と前記第２の半導体チップの裏面とを固着する
    ことを特徴とする半導体装置の製造方法。
  17. 請求項１６に記載の半導体装置の製造方法であって、
    前記インナーリードは、板厚方向に屈曲した段差部を形成する
    ことを特徴とする半導体装置の製造方法。
  18. 請求項１７に記載の半導体装置の製造方法であって、
    前記インナーリードの段差部は、複数形成する
    ことを特徴とする半導体装置の製造方法。
  19. インナーリード及びアウターリードとなるリードを有するリードフレームを成形する工程と、
    前記リードフレームの板厚方向の両方側に配置する第１の半導体チップと第２の半導体チップのうち、前記第１の半導体チップを前記リードフレームの板厚方向の一方側に搭載する工程と、
    前記リードフレームの板厚方向の他方側に、前記第２の半導体チップを搭載する工程と、
    前記第１の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを第１の金属細線で接続する工程と、
    前記第２の半導体チップにおいて前記リードフレーム側を裏面として表面に形成された電極パッドと前記インナーリードとを第２の金属細線で接続する工程と、
    前記インナーリードと前記第１の半導体チップと前記第２の半導体チップと前記第１の金属細線と前記第２の金属細線を、封止樹脂体で樹脂封止する工程とを有する半導体装置の製造方法であって、
    前記第１の半導体チップおよび前記第２の半導体チップは、
    前記第１の半導体チップの外形寸法よりも前記第２の半導体チップの外形寸法が大きく、前記第１の半導体チップの少なくとも１辺から前記第２の半導体チップの外周部がはみ出した状態で、前記リードフレームの板厚方向に積層し、
    前記インナーリードの先端部は、前記第２の半導体チップと前記リードフレームの板厚方向に重なるように、前記第２の半導体チップの裏面側に配置する
    ことを特徴とする半導体装置の製造方法。
  20. 請求項１９に記載の半導体装置の製造方法であって、
    前記インナーリードの先端部は、前記第１の半導体チップと前記リードフレームの板厚方向に重なるように、前記第１の半導体チップの裏面側に配置する
    ことを特徴とする半導体装置の製造方法。
  21. 請求項２０に記載の半導体装置の製造方法であって、
    前記インナーリードと一体にかつ複数の吊りリードにより支持させた状態でダイパッドを形成しておき、
    前記第１の半導体チップおよび前記第２の半導体チップは、相互に裏面を対向させた状態で、
    前記ダイパッドと前記インナーリードの少なくとも一方に固着する
    ことを特徴とする半導体装置の製造方法。
  22. 請求項２１に記載の半導体装置の製造方法であって、
    前記インナーリードは、板厚方向に屈曲した段差部を複数形成する
    ことを特徴とする半導体装置の製造方法。
  23. 請求項１８または請求項２２に記載の半導体装置の製造方法であって、
    前記第１の金属細線が接続される前記インナーリードの第１の金属細線接続面は、
    前記第１の半導体チップの表面と同一平面に位置するように形成する
    ことを特徴とする半導体装置の製造方法。
  24. 請求項２３に記載の半導体装置の製造方法であって、
    前記第２の金属細線が接続される前記インナーリードの第２の金属細線接続面は、
    前記第２の半導体チップの表面と同一平面に位置するように形成する
    ことを特徴とする半導体装置の製造方法。
JP2006196289A 2006-07-19 2006-07-19 半導体装置及びその製造方法 Expired - Fee Related JP4767115B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006196289A JP4767115B2 (ja) 2006-07-19 2006-07-19 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006196289A JP4767115B2 (ja) 2006-07-19 2006-07-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008027994A true JP2008027994A (ja) 2008-02-07
JP4767115B2 JP4767115B2 (ja) 2011-09-07

Family

ID=39118350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006196289A Expired - Fee Related JP4767115B2 (ja) 2006-07-19 2006-07-19 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4767115B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010951B1 (ko) * 2008-06-11 2011-01-26 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
WO2015146130A1 (ja) * 2014-03-26 2015-10-01 株式会社デンソー 半導体装置及びその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115255U (ja) * 1981-01-08 1982-07-16
JPH0382562A (ja) * 1989-08-25 1991-04-08 Sharp Corp サーマルヘッド駆動装置
JPH0382561A (ja) * 1989-08-25 1991-04-08 Sharp Corp サーマルヘッド
JPH08191129A (ja) * 1995-01-09 1996-07-23 Mitsui High Tec Inc 半導体装置
JP2001060657A (ja) * 1999-08-23 2001-03-06 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2001127234A (ja) * 1999-10-25 2001-05-11 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002203935A (ja) * 2000-12-28 2002-07-19 Hitachi Cable Ltd リードフレーム及びこれを用いた半導体装置
JP2003332521A (ja) * 2002-05-15 2003-11-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005259819A (ja) * 2004-03-09 2005-09-22 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115255U (ja) * 1981-01-08 1982-07-16
JPH0382562A (ja) * 1989-08-25 1991-04-08 Sharp Corp サーマルヘッド駆動装置
JPH0382561A (ja) * 1989-08-25 1991-04-08 Sharp Corp サーマルヘッド
JPH08191129A (ja) * 1995-01-09 1996-07-23 Mitsui High Tec Inc 半導体装置
JP2001060657A (ja) * 1999-08-23 2001-03-06 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2001127234A (ja) * 1999-10-25 2001-05-11 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002203935A (ja) * 2000-12-28 2002-07-19 Hitachi Cable Ltd リードフレーム及びこれを用いた半導体装置
JP2003332521A (ja) * 2002-05-15 2003-11-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005259819A (ja) * 2004-03-09 2005-09-22 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010951B1 (ko) * 2008-06-11 2011-01-26 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
CN101604669B (zh) * 2008-06-11 2011-09-14 富士通半导体股份有限公司 半导体器件及其制造方法
US8748229B2 (en) 2008-06-11 2014-06-10 Fujitsu Semiconductor Limited Manufacturing method including deformation of supporting board to accommodate semiconductor device
WO2015146130A1 (ja) * 2014-03-26 2015-10-01 株式会社デンソー 半導体装置及びその製造方法
JP2015185832A (ja) * 2014-03-26 2015-10-22 株式会社デンソー 半導体装置及びその製造方法
CN106133906A (zh) * 2014-03-26 2016-11-16 株式会社电装 半导体装置及其制造方法
US9935074B2 (en) 2014-03-26 2018-04-03 Denso Corporation Semiconductor device and method for manufacturing same
CN106133906B (zh) * 2014-03-26 2018-11-09 株式会社电装 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP4767115B2 (ja) 2011-09-07

Similar Documents

Publication Publication Date Title
US7948068B2 (en) Semiconductor device having a chip mounting portion and a plurality of suspending leads supporting the chip mounting portion and each suspension lead having a bent portion
US8836106B2 (en) Semiconductor device
US8088650B2 (en) Method of fabricating chip package
JP5001872B2 (ja) 半導体装置
JP2010267728A (ja) 半導体パッケージ、リードフレーム、及び半導体パッケージの製造方法
KR20020066483A (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
JP3851845B2 (ja) 半導体装置
JP2004363365A (ja) 半導体装置及びその製造方法
JP4767115B2 (ja) 半導体装置及びその製造方法
US20060049508A1 (en) Semiconductor device, lead frame, and methods for manufacturing the same
JP4278568B2 (ja) 半導体装置
JP2006229263A (ja) 半導体装置
JP3994084B2 (ja) 半導体装置
JP4750076B2 (ja) 半導体装置の製造方法
US20240222212A1 (en) Dual down-set conductive terminals for externally mounted passive components
JP2009231322A (ja) 半導体装置の製造方法
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
JP5562780B2 (ja) 半導体装置
JP2005183492A (ja) 半導体装置
JP2005135938A (ja) 半導体装置およびその製造方法
US20070215989A1 (en) Semiconductor chip assembly
JP2006019652A (ja) 半導体装置
CN118263218A (en) Dual underlaid conductive terminals for externally mounted passive components
JP2004200719A (ja) 半導体装置
JP2005243902A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees