CN101604669B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101604669B
CN101604669B CN2009101289588A CN200910128958A CN101604669B CN 101604669 B CN101604669 B CN 101604669B CN 2009101289588 A CN2009101289588 A CN 2009101289588A CN 200910128958 A CN200910128958 A CN 200910128958A CN 101604669 B CN101604669 B CN 101604669B
Authority
CN
China
Prior art keywords
supporting bracket
semiconductor element
recessed portion
semiconductor device
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101289588A
Other languages
English (en)
Other versions
CN101604669A (zh
Inventor
西村隆雄
乘松孝行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101604669A publication Critical patent/CN101604669A/zh
Application granted granted Critical
Publication of CN101604669B publication Critical patent/CN101604669B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75983—Shape of the mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，所述半导体器件包括：支撑板；第一半导体元件，安装在所述支撑板的主表面上；以及电子部件，设置在所述支撑板与所述第一半导体元件之间；其中，所述支撑板包括凹入部分，所述凹入部分形成在与所述第一半导体元件分离的方向上；以及所述电子部件的至少一部分容纳在所述凹入部分中。利用本发明，可以通过简单的工艺制造具有多个电子元件、薄厚度和小尺寸的半导体器件，因此可以降低制造成本；而且半导体器件的可靠性高，功能性强。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
随着电子装置的功能性强及小型化，要求设置在电子装置中的半导体器件(例如半导体集成电路器件)功能性强、运行速度快、小型化、厚度薄。
因此，提出了具有以下结构的半导体器件。在这种半导体器件中，印刷线路板包括基底材料，导电层选择性地形成在主表面上或基底材料内侧。基底材料由例如是玻璃环氧树脂的绝缘树脂制成。导电层由铜(Cu)等材料制成。利用半导体集成电路元件(以下称为“半导体元件”)主表面上形成的凸起形或突出形外部连接端子，半导体元件以倒装芯片(朝下)的状态连接到导电层。此外，印刷线路板另一主表面上形成的电极上设置有外部连接端子(例如球形电极端子)。
此外还提出了在线路板上设置多个电子部件(例如半导体元件)的结构。
此外还提出了所谓的COC(芯片上芯片)结构，其中，功能不同的多个半导体元件通过外部连接端子直接相连。
另一方面，为了减小容纳(安装)有半导体元件的封装的厚度，提出了具有以下结构的半导体器件。在印刷线路板中选择性地形成开口以穿透印刷线路板。芯片以倒装芯片法安装在硅(Si)或陶瓷制成的板上，且容纳在开口部分中。设置杯形盖子以覆盖从开口部分突出的芯片。参见日本特开平No.8-250653。
但是日本特开平No.8-250653所述的结构中，在印刷线路板中形成与芯片对应的开口部分以穿透印刷线路板。因此增加了印刷线路板的制造成本。此外，在印刷线路板中对内部布线有限制，因此降低了设计自由度。
如果增加布线层数量以提高布线的设计自由度，就会增加制造成本。此外，印刷线路板的厚度增加，其尺寸就会变大。这样导致半导体器件尺寸大，因此不能满足尺寸小、厚度小的要求。
发明内容
根据实施例的方案，一种半导体器件包括：支撑板；第一半导体元件，安装在所述支撑板的主表面上；以及电子部件，设置在所述支撑板与所述第一半导体元件之间；其中，所述支撑板包括凹入部分，所述凹入部分形成在与所述第一半导体元件分离的方向上；以及所述电子部件的至少一部分容纳在所述凹入部分中。
根据实施例的另一方案，一种半导体器件的制造方法包括步骤：通过第一半导体元件将电子部件压到支撑板的主表面，使得所述支撑板在与所述第一半导体元件分离的方向上变形，以使所述电子部件的至少一部分容纳在所述支撑板上形成的凹入部分中。
根据实施例的再一方案，一种半导体器件的制造方法包括步骤：在支撑板与第一半导体元件之间设置第二半导体元件；通过所述第一半导体元件将所述第二半导体元件压到所述支撑板被加热而局部弯曲的部位；以及将所述第一半导体元件固定至所述支撑板呈弯曲的部位。
利用本发明，可以通过简单的工艺制造具有多个电子元件、薄厚度和小尺寸的半导体器件，因此可以降低制造成本；而且半导体器件的可靠性高，功能性强。
通过所附权利要求书中特别指出的元件和组合可以实现并达成本发明的目的和优点。
应当理解，上文的一般描述和下文的详细描述都是示例性和说明性的，并非对如权利要求书所主张的本发明的限制。
附图说明
图1是第一实施例的半导体器件的横截面图；
图2是示出图1所示第一半导体元件的电路形成表面的示意图；
图3是示出图2所示第一半导体元件的电路形成表面的修改实例的示意图；
图4是第二实施例的半导体器件的横截面图；
图5是示出图4所示第一半导体元件的电路形成表面的示意图；
图6是示出图5所示第一半导体元件的电路形成表面的修改实例的示意图；
图7是第三实施例的半导体器件的横截面图；
图8是第四实施例的半导体器件的横截面图；
图9是示出第一实施例的半导体器件的制造步骤的第一示意图；
图10是示出第一实施例的半导体器件的制造步骤的第二示意图；
图11是示出第一实施例的半导体器件的制造步骤的第三示意图；
图12示出表示接合器的高度位置及负载与时间的关系曲线图；
图13是图10(a)中虚线A所包围部分的放大示意图；
图14是示出接合器中形成的凹入部分的修改实例的示意图；
图15是示出图10和图11中所示步骤的修改实例的第一示意图；
图16是示出图10和图11中所示步骤的修改实例的第二示意图；
图17是示出第二实施例的半导体器件的制造步骤的第一示意图；
图18是示出第二实施例的半导体器件的制造步骤的第二示意图；
图19是示出第二实施例的半导体器件的制造步骤的第三示意图；
图20是示出第三实施例的半导体器件的制造步骤的第一示意图；
图21是示出第三实施例的半导体器件的制造步骤的第二示意图；
图22是示出第三实施例的半导体器件的制造步骤的第三示意图；
图23是示出第四实施例的半导体器件的制造步骤的第一示意图；
图24是示出第四实施例的半导体器件的制造步骤的第二示意图；以及
图25是示出第四实施例的半导体器件的制造步骤的第三示意图。
具体实施方式
下面所讨论的实施例提供一种厚度薄、小型化的半导体器件。
先讨论各实施例的半导体器件的结构，后讨论半导体器件的制造方法。
<半导体器件>
(第一实施例)
参照图1讨论第一实施例的半导体器件100的结构。
在半导体器件100中，通过所谓的倒装芯片(朝下)方法将第一半导体集成电路元件(以下称为“第一半导体元件”)21安装在支撑板11的主表面(上表面)上。
在支撑板11中，在与第一半导体元件21分离的方向上选择性地设置朝向第一半导体元件21其中一个主表面(即电子电路形成表面)的区域。此外，设置凹入部分S使第一半导体元件21与支撑板11之间的空间在垂直方向(即与第一半导体元件21主表面垂直的方向)上扩展(expand)。凹入部分S位于支撑板11的基本上中央部分。
第二半导体集成电路元件(第二半导体元件)31容纳在凹入部分S中。第二半导体元件31以倒装芯片的方式安装并固定在第一半导体元件21上。
支撑板11称为线路板、插入机构、或电路板。支撑板的基底材料例如是有机绝缘树脂(例如玻璃环氧树脂)、玻璃-BT(双马来酰亚胺三嗪)或聚酰亚胺。由铜(Cu)等材料制成的布线层以表面布线结构或多层结构的形式形成在基底材料的表面或内部。
支撑板11可以是在正常温度范围内具有柔性的柔性(FPC：柔性印刷电路)板或所谓的刚性板，只要支撑板11通过加热而膨胀并具有柔性。例如，厚度约0.3mm、四层布线结构的玻璃环氧板可用作支撑板11。
如上所述，凹入部分S设置在支撑板11基本上中央部分。凹入部分S的厚度与支撑板11的其它部分实质上相同。凹入部分S构造为在与安装第一半导体元件21的主表面相对的方向上突出。凹入部分S基本上是矩形平面构造(图1中未示出)。
通过支撑板11本身的变形(弯曲)形成凹入部分S。凹入部分S容纳功能元件，例如半导体元件或无源元件。
在支撑板11安装第一半导体元件21的主表面上选择性地设置连接到布线层的导电层(图1中未示出)。除了第一半导体元件21的外部连接端子所连接的部分和这一部分的周围，导电层被选择性地覆盖上焊料抗蚀剂层(绝缘树脂膜)。导电层作为电极端子12的部分暴露在焊料抗蚀剂层中形成的开口部分上。
凹入部分S设置在配置电极端子12的部分的内侧，以与电极端子12包围或夹在中间的区域相对应。凹入部分S上部的开口宽度W1小于相对的电极端子12之间的距离WS。
另一方面，凹入部分S下部(底部)的开口宽度W2大于凹入部分S中容纳的第二半导体元件31的外部尺寸。
凹入部分S的深度DS1、第一半导体元件21的外部连接端子24的高度以及电极端子12的厚度之和至少大于容纳在凹入部分S中的第二半导体元件31的厚度与外部连接端子33的高度之和，所述外部连接端子33在第一半导体元件21与第二半导体元件31之间将第一半导体元件21与第二半导体元件31连接起来。
因此，容纳在凹入部分S中的第二半导体元件31的厚度与外部连接端子33的高度之和小于凹入部分S的深度DS1、第一半导体元件21外部连接端子24的高度以及电极端子12的厚度之和。
必要的话，通过电解电镀方法或非电解电镀方法在支撑板11的电极端子12表面上形成双层电镀层和三层电镀层，双层电镀层从下层开始依次为镍(Ni)和金(Au)，三层电镀层从下层开始依次为铜(Cu)、镍(Ni)和金(Au)。也可以采用焊料覆盖物，例如锌(Sn)或锌(Sn)合金来替代电镀层。
此外，在支撑板11的另一个主表面(后表面)上选择性地设置多个导电层。在这些导电层(图1中未示出)上设置外部连接端子13，例如主要成分是焊料的球形电极端子。
外部连接端子13的高度H大于支撑板11对应于凹入部分S的部分的后表面US的位置与支撑板11后表面其它部分的位置之间的长度h(H＞h)。
第一半导体元件21和第二半导体元件31的结构中，对例如由硅(Si)这样的半导体或砷化镓(GaAs)这样的化合物半导体制成的半导体衬底采用半导体制造工艺(所谓的晶圆工艺)，从而在半导体衬底的其中一个主表面上形成电子电路部分。图1中未示出形成电子电路部分的有源元件(例如晶体管)和/或无源元件(例如容性元件)、将这些功能元件相连接或者将功能元件与电极端子相连接的重布线层(rewiring layer)和/或多层布线层等等。
第一半导体元件21的厚度例如大约100μm到大约300μm。此外，第二半导体元件31的厚度例如大约25μm到大约200μm。
图2示出电子电路形成表面(即第一半导体元件21朝向支撑板11的表面)上端子焊盘的配置结构。
第一半导体元件21是基本上矩形构造，多个第一外部连接端子焊盘22设置在第一半导体元件21的电子电路形成表面上，沿着基本上矩形构造的四条边的边缘部分成直线。
此外，在电子电路形成表面基本上中央的部分以矩形方式设置多个第二外部连接端子焊盘23，对应于第二半导体元件31的电极端子(见下文)的配置。
此外，在第一半导体元件21的第一外部连接端子焊盘22上设置凸起形外部连接端子24。第一外部连接端子焊盘22与支撑板11的电极端子12通过外部连接端子24相互机械和电连接。
第一外部连接端子焊盘22和第二外部连接端子焊盘23例如由铝(Al)、铜(Cu)或这些金属的合金制成。
设置在第一外部连接端子焊盘22上的凸起形外部连接端子24例如由金属(例如金(Au)、铜(Cu))或这些金属的合金、锌(Sn)和银(Ag)的焊料、或者锌(Sn)、银(Ag)和铜(Cu)的焊料制成。
在对凸起形外部连接端子24采用由金(Au)、铜(Cu)或它们的合金制成的金属凸点的情况下，就可以通过例如所谓的球焊接方法(使用引线接合技术)来形成外部连接端子24。
这些金属凸点可以通过电解电镀方法形成。在通过电解电镀方法形成金属凸点时，可以在第一外部连接端子焊盘22上例如形成UBM(凸点下金属)层。UBM层例如由钛(Ti)/钨(W)、钛(Ti)/钯(Pd)、或钛(Ti)/镍(Ni)/钯(Pd)制成。
在将焊料凸点用作外部连接端子24时，可以通过例如电解电镀方法、转印方法、印刷方法或其它方法来形成外部连接端子24。在这种情况下，可以在第一外部连接端子焊盘22上形成UBM(凸点下金属)层。UBM层例如由镍(Ni)、钛(Ti)/铜(Cu)/镍(Ni)、钛(Ti)/铬(Cr)/铜(Cu)/镍(Ni)等制成。
另一方面，第二半导体元件31的外部连接端子33连接到第二外部连接端子焊盘23。
第二半导体元件31是基本上矩形构造，多个外部连接端子焊盘32设置在第二半导体元件31的电子电路形成表面上，沿着基本上矩形构造的四条边的边缘部分成直线。此外，凸起形外部连接端子33设置在外部连接端子焊盘32上。换言之，第一半导体元件21的第二外部连接端子焊盘23与第二半导体元件31的外部连接端子焊盘32通过凸起形外部连接端子33相互电连接。
第二半导体元件31的外部连接端子焊盘32以及第一半导体元件21的第一外部连接端子焊盘22、第二外部连接端子焊盘23例如由铝(Al)、铜(Cu)、或它们的合金制成。
设置在外部连接端子焊盘32上的凸起形外部连接端子33以及设置在第一半导体元件21上的凸起形外部连接端子24例如由金属(例如金(Au)、铜(Cu))、它们的合金、锌(Sn)和银(Ag)焊料、或者锌(Sn)和银(Ag)以及铜(Cu)焊料制成。
在外部连接端子33采用金(Au)、铜(Cu)或它们的合金制成的金属凸点的情况下，可以通过例如所谓的球焊接方法或电解电镀方法来形成外部连接端子33。此外，在将焊料凸点用作外部连接端子33时，可以通过例如电解电镀方法、转印方法、印刷方法或其它方法来形成外部连接端子33。
第二半导体元件31的外部连接端子33所连接的第一半导体元件21的第二外部连接端子焊盘23的表面可以采用从下层开始依次为镍(Ni)和金(Au)的双层电镀层或者例如由锌(Zn)或锌(Zn)合金构成的焊料覆盖物。
第一半导体元件21的凸起形外部连接端子24可以设置在支撑板11的电极端子12上，电极端子12是倒装芯片安装侧的端子。此外，第二半导体元件31的凸起形外部连接端子33可以设置在第一半导体元件21的第二外部连接端子焊盘23上，第二外部连接端子焊盘23是倒装芯片安装侧的端子。
同时，图3(a)或图3(b)所示的实例可以应用于设置在第一半导体元件21主表面(电子电路形成表面)上的第一外部连接端子焊盘22和第二外部连接端子焊盘23的配置。
图3(a)所示的实例中，沿着第一半导体元件21A的电子电路形成表面的四条边中两条相对的边以单线方式设置第一外部连接端子焊盘22。另一方面，第二外部连接端子焊盘23以与图2所示相同的方式配置，。
图3(b)所示的实例中，沿着第一半导体元件21B的电子电路形成表面的四条边以复线方式设置第一外部连接端子焊盘22。按照这种结构，因为以复线方式设置第一外部连接端子焊盘22，所以容易将热量通过第一外部连接端子焊盘22从第一半导体元件21传到支撑板11。
图3(b)所示的实例中，在电子电路形成表面基本上中央部分以栅格方式设置第二外部连接端子焊盘23。
此外，半导体器件100中，固化的第一粘合剂41设置在支撑板11的主表面与第一半导体元件21的朝向支撑板11这个主表面的主表面之间。此外，固化的第二粘合剂42设置在第一半导体元件21的主表面与第二半导体元件31的朝向第一半导体元件21这个主表面的主表面(电子电路形成表面)之间。
基于倒装芯片方法适当地选择第一粘合剂41和第二粘合剂42。例如，可以将主要成分是环氧基树脂的热固树脂用作第一粘合剂41和第二粘合剂42。在第一粘合剂41和第二粘合剂42中可以添加导电微粒，例如银(Ag)、金(Au)、铜(Cu)、或镍(Ni)。
因此在第一实施例的半导体器件100中，支撑板11上通过倒装芯片方法安装并固定第一半导体元件21的部分(该部分朝向第一半导体元件21)在与第一半导体元件21分离的方向上选择性地突出。结果，在第一半导体元件21与支撑板11之间形成凹入部分S，凹入部分S在与第一半导体元件21主表面垂直的方向上扩展。
此外，安装并固定在第一半导体元件21上的第二半导体元件31容纳在凹入部分S中。换言之，当半导体器件100是所谓的芯片上芯片式结构时(包括第一半导体元件21和第二半导体元件31，第一半导体元件21安装在支撑板11上，第二半导体元件31安装在第一半导体元件21上)，第二半导体元件31容纳并配置在第一半导体元件21与支撑板11之间的凹入部分S中。
因此在半导体器件100中，对应于第二半导体元件31整体厚度的厚度没有实质的增加。因此，通过组合多个半导体元件、采用厚度薄且尺寸小的芯片上芯片式结构，可以实现功能强的半导体器件。
固化的第一粘合剂41设置在支撑板11与第一半导体元件21之间以及支撑板11与第二半导体元件31之间。另一方面，固化的第二粘合剂42设置在第一半导体元件21与第二半导体元件31之间。
通过第一粘合剂41保护第一半导体元件21的主表面(电子电路形成表面)与支撑板11相互连接的部分。此外，通过第二粘合剂42保护第一半导体元件21的主表面与第二半导体元件31的主表面(电子电路形成表面)相互连接的部分。因此，当通过第一粘合剂41保持支撑板11与第一半导体元件21之间的连接并通过第二粘合剂42保持第一半导体元件21与第二半导体元件31之间的连接时，能够固定并保持支撑板11的弯曲构造。因此可以实现可靠性高的半导体器件。
(第二实施例)
参照图4讨论第二实施例的半导体器件200的结构。图4中与图1所示相同的部分采用相同的附图标记并省略其说明。
在半导体器件200中，通过所谓的倒装芯片方法将第一半导体元件21安装在支撑板11的主表面(上表面)上。
第一实施例、第二实施例的第一半导体元件21的结构中，对例如由硅(Si)这样的半导体或砷化镓(GaAs)这样的化合物半导体制成的半导体衬底采用半导体制造工艺(所谓的晶圆工艺)，从而在半导体衬底的其中一个主表面上形成电子电路部分。
在支撑板11中，在与第一半导体元件21分离的方向上选择性地突出朝向第一半导体元件21其中一个主表面(即电子电路形成表面)的区域。此外，设置凹入部分S使第一半导体元件21与支撑板11之间的空间在垂直方向(即与第一半导体元件21主表面垂直的方向)上扩展。凹入部分S位于支撑板11基本上中央部分。
此外在半导体器件200中，第二半导体元件31以倒装芯片的方式安装并固定在支撑板11的凹入部分S中的电极端子14上。
换言之，作为支撑板11导电层的一部分，电极端子14设置在支撑板11上的凹入部分S中。第二半导体元件31的外部连接端子33连接到电极端子14。
外部连接端子焊盘32形成在第二半导体元件31的电子电路形成表面上，凸起形外部连接端子33设置在外部连接端子焊盘32上。外部连接端子焊盘32与支撑板11的电极端子14通过凸起形外部连接端子33相互机械和电连接。在此结构中，在第一半导体元件21主表面的电子电路形成区域朝向第二半导体元件31的部分选择性地设置绝缘层25。图5示出绝缘层25的配置。
第一外部连接端子焊盘22设置在第一半导体元件21电子电路形成表面的四条边附近，绝缘层25设置在第一外部连接端子焊盘22包围的区域中，以覆盖电子电路形成部分。
绝缘层25具有弹性，由主要成分例如是聚酰亚胺基树脂、硅基树脂或者环氧基树脂的材料制成。绝缘层25的厚度例如从大约1μm到大约15μm。
通过设置绝缘层25，可以将第一半导体元件21与第二半导体元件31电介质隔离。因此，可以避免由于第一半导体元件21与第二半导体元件31的接触而造成的操作失误。
因为绝缘层25具有弹性，所以在半导体器件200的制造过程中，将第一半导体元件21以倒装芯片的方式安装在支撑板11上时，可以避免第一半导体元件21的电子电路形成部分由于施加的负载而损坏。换言之，绝缘层25充当了压力缓解层，当以倒装芯片的方式安装第一半导体元件21时，该压力缓解层构造为通过缓解因为安装在支撑板11上的第二半导体元件31在第一半导体元件21中引起的压力，避免对第一半导体元件21主表面(电子电路形成表面)的损坏。
同时，图6(a)或图6(b)所示的实例可以应用于第一半导体元件21主表面上的绝缘层25和第一外部连接端子焊盘22的配置。
图6(a)所示的实例中，沿着形成第一半导体元件21C主表面外周的四条边中的两条边，在这两条边附近以单线方式设置第一外部连接端子焊盘22。此外，在由第一外部连接端子焊盘22构成的相对的直线之间设置绝缘层25。
图6(b)所示的实例中，沿着形成第一半导体元件21D主表面外周的四条边，在这四条边附近以复线方式设置第一外部连接端子焊盘22-1和22-2。此外，在由第一外部连接端子焊盘22-2构成的相对的直线之间设置绝缘层25。
虽然在图4所示实例中将绝缘层25设置在第一半导体元件21D的主表面(电子电路形成表面)上，但是也可以将绝缘层25设置在第二半导体元件31朝向第一半导体元件21的第二主表面(后表面，电子电路非形成表面)上。
固化的第一粘合剂41设置在第一半导体元件21的主表面与支撑板11之间。此外，固化的第三粘合剂43设置在第二半导体元件31的主表面与支撑板11之间。基于倒装芯片方法适当地选择第一粘合剂41和第三粘合剂43。例如，从热固树脂粘合剂中选择第一粘合剂41和第三粘合剂43。球形电极端子作为外部连接端子13设置在导电层(图6未示出)上，导电层设置在支撑板11的另一主表面(后表面)上。
外部连接端子13暴露的顶部延伸为低于支撑板11对应于凹入部分S形成的后表面US。
因此在第二实施例的半导体器件200中，支撑板11朝向第一半导体元件21的、通过倒装芯片方法安装并固定第一半导体元件21的部分在与第一半导体元件21分离的方向上选择性地变形。在第一半导体元件21与支撑板11之间形成凹入部分S，凹入部分S在与第一半导体元件21主表面垂直的方向上扩展。
此外，通过倒装芯片方法将第二半导体元件31安装并固定在支撑板11上。第一半导体元件21堆叠在第二半导体元件31上。
换言之，半导体器件200包括第一半导体元件21和安装在支撑板11上的第二半导体元件31。第二半导体元件31容纳和设置在第一半导体元件21与支撑板11之间的凹入部分S中。
因此在半导体器件200中，当两个半导体元件21、31堆叠在支撑板11上时，对应于第二半导体元件31整体厚度的厚度没有实质的增加。因此，通过组合多个半导体元件作为厚度薄且尺寸小的芯片上芯片式结构，可以实现功能强的半导体器件。
此外，第一粘合剂41设置在支撑板11与第一半导体元件21之间。另一方面，第三粘合剂43设置在第二半导体元件31与支撑板11之间。换言之，第一粘合剂41保护第一半导体元件21的主表面(电子电路形成表面)与支撑板11相连接的部分。此外，第三粘合剂43保护第二半导体元件31的主表面(电子电路形成表面)与支撑板11相连接的部分。
因此，当通过第一粘合剂41保持支撑板11与第一半导体元件21之间的连接以及通过第三粘合剂43保持第二半导体元件31与支撑板11之间的连接时，能够固定并保持支撑板11的弯曲构造。
此外，通过在第一半导体元件21与第二半导体元件31之间设置绝缘层25，可以将第一半导体元件21与第二半导体元件31可靠地隔离，从而避免由于第一半导体元件21与第二半导体元件31的接触而造成的操作失误。因此，可以实现可靠性高的半导体器件。
(第三实施例)
参照图7讨论第三实施例的半导体器件300的结构。
图7中与图1或图4所示相同的部分采用相同的附图标记并省略其说明。
在半导体器件300中，通过所谓的倒装芯片方法将第一半导体元件21安装在支撑板11的主表面(上表面)上。
在支撑板11中，在与第一半导体元件21分离的方向上选择性地突出朝向第一半导体元件21其中一个主表面(即电子电路形成表面)的区域。此外，设置凹入部分S使第一半导体元件21与支撑板11之间的空间在垂直方向(即与第一半导体元件21主表面垂直的方向)上扩展。凹入部分S位于支撑板11基本上中央部分。
此外在半导体器件300中，多个无源元件51连接凹入部分S中的电极端子15，从而安装在支撑板11上。
电极端子15作为支撑板导电层的一部分设置在支撑板11的凹入部分S中，因此无源元件51的电极通过导电粘合剂52连接到电极端子15。
无源元件51是所谓的芯片部件，具有板形构造或柱形构造。例如，无源元件51可以是充当旁通电容器的容性元件、充当噪声滤波器的电感器、电阻元件等等。无源元件51包括绝缘元件体部分51a和多个电极端子51b，电极端子51b设置在绝缘元件体部分51a的边缘部分或者单个主表面上。基于第一半导体元件21的电路结构、尺寸等因素适当地选择无源元件51。将电极端子15的位置和方向选择为使得无源元件51尽可能靠近要连接的第一半导体元件21的电极端子。
无源元件51的电极端子51b和支撑板11的电极端子15通过导电粘合剂52相互电连接。例如可以用在环氧基树脂或硅基树脂中包含银(Ag)、金(Au)、铜(Cu)、镍(Ni)、碳黑等导电粒子的导电粘合剂或者像锌(Sn)和银(Ag)焊料、或者锌(Sn)和银(Ag)以及铜(Cu)焊料这样的焊料材料作为导电粘合剂52。
球形电极端子作为外部连接端子13设置在导电层(未示出)上，导电层形成在支撑板11的另一主表面(后表面)上。
外部连接端子13的顶部延伸为低于支撑板11对应于凹入部分S形成的后表面US。
因此在第三实施例的半导体器件300中，支撑板11朝向第一半导体元件21的、通过倒装芯片方法安装并固定第一半导体元件21的部分在与第一半导体元件21分离的方向上选择性地变形。在第一半导体元件21与支撑板11之间形成凹入部分S，凹入部分S在与第一半导体元件21主表面垂直的方向上扩展。
此外，通过倒装芯片方法将无源元件51安装并固定在支撑板11的凹入部分S中。第一半导体元件21堆叠在无源元件51上。换言之，半导体器件300包括第一半导体元件21和安装在支撑板11上的无源元件51。无源元件51容纳和设置在第一半导体元件21与支撑板11之间的凹入部分S中。
因此在半导体器件300中，当第一半导体元件21和无源元件51堆叠在支撑板11上时，对应于无源元件51整体厚度的厚度没有实质的增加。因此，通过组合半导体元件和无源元件，可以实现厚度薄、尺寸小、运行稳定性高的半导体器件。
此外，第一粘合剂41设置在支撑板11与第一半导体元件21之间。换言之，第一粘合剂41保护无源元件51以及第一半导体元件21的主表面(电子电路形成表面)与支撑板11相连接的部分。因此，当通过第一粘合剂41保持支撑板11与第一半导体元件21之间的连接并通过第一粘合剂41保持无源元件51与支撑板11之间的连接时，能够固定并保持支撑板11的弯曲构造。因此，可以实现可靠性高的半导体器件。
(第四实施例)
参照图8讨论第四实施例的半导体器件400的结构。
图8中与图1或图4所示相同的部分采用相同的附图标记并省略其说明。
在半导体器件400中，通过所谓的倒装芯片方法将第一半导体元件21安装在支撑板11的主表面(上表面)上。
在支撑板11中，在与第一半导体元件21分离的方向上选择性地突出朝向第一半导体元件21其中一个主表面(即电子电路形成表面)的区域。此外，设置凹入部分S使第一半导体元件21与支撑板11之间的空间在垂直方向(即与第一半导体元件21主表面垂直的方向)上扩展。凹入部分S位于支撑板11基本上中央部分。
此外在半导体器件400中，通过晶片接合部件61将第二半导体元件31安装并固定在支撑板11的凹入部分S上，其中第二半导体元件31的主表面(电子电路形成表面)朝上。第二半导体元件31的外部连接端子焊盘32通过接合导线34连接到支撑板11的电极端子16。此外，用密封树脂62将第二半导体元件31和接合导线34一起密封。晶片接合部件61例如由成分是聚酰亚胺基树脂或环氧基树脂的材料制成。电极端子16由与电极端子12相同的材料制成。
通过非电解电镀(electroless plating)方法可以在第二半导体元件31主表面上设置的外部连接端子焊盘32的表面上形成从下层开始依次为镍(Ni)和金(Au)的双层电镀层。此外，第二半导体元件31的外部连接端子焊盘32与支撑板11的电极端子16通过接合导线34相连接，接合导线34由主要成分例如是金(Au)或铜(Cu)的材料制成。
密封树脂62由成分例如是环氧基树脂的材料制成。
球形电极端子作为外部连接端子13设置在导电层(未示出)上，导电层设置在支撑板11的另一主表面(后表面)上。
外部连接端子13的顶部延伸为低于支撑板11对应于凹入部分S形成的后表面US。
因此在第四实施例的半导体器件400中，支撑板11朝向第一半导体元件21的、通过倒装芯片方法安装并固定第一半导体元件21的部分在与第一半导体元件21分离的方向上选择性地变形。在第一半导体元件21与支撑板11之间形成凹入部分S，凹入部分S在与第一半导体元件21主表面垂直的方向上扩展。
此外，以所谓的倒装芯片状态将第二半导体元件31安装并固定在支撑板11上。第一半导体元件21堆叠在第二半导体元件31上。换言之，半导体器件400包括第一半导体元件21和安装在支撑板11上的第二半导体元件31。第二半导体元件31容纳并设置在第一半导体元件21与支撑板11之间的凹入部分S中。
因此在半导体器件400中，当两个半导体元件21、31堆叠在支撑板11上时，对应于第二半导体元件31整体厚度的厚度没有实质的增加。因此，通过组合多个半导体元件作为芯片上芯片式结构，可以实现功能强并且厚度薄且尺寸小的半导体器件。
此外，固化的第一粘合剂41设置在支撑板11与第一半导体元件21之间。此外，固化的第一粘合剂41还设置在第一半导体元件21与密封第二半导体元件31的密封树脂62之间。换言之，通过第一粘合剂41保护第一半导体元件21的主表面(电子电路形成表面)与支撑板11相连接的部分。
另一方面，通过密封树脂62密封并保护第二半导体元件31的主表面(电子电路形成表面)与支撑板11相连接的部分。因此，第一粘合剂41保持支撑板11与第一半导体元件21之间的连接，密封树脂62保持支撑板11与第二半导体元件31之间的连接，以及能够固定并保持支撑板11的弯曲构造。因此可以实现高可靠性的半导体器件。
下面讨论上述实施例的半导体器件的制造方法。
[半导体器件的制造方法]
(半导体器件100的制造方法)
参照图9至图14讨论第一实施例的半导体器件100的制造方法。
在制造半导体器件100时，首先，将第二元件31以倒装芯片的方式(朝下的方式来安装)安装在第一半导体元件21的主表面(即电子电路形成表面)上。
作为倒装芯片安装方法，可以采用通过粘合剂的热压接合方法、使用焊料的连接方法、热压接合方法、超声连接方法、使用各向异性导电树脂的连接方法等等。
换言之，在这种制造方法中，通过第二粘合剂42将第二半导体元件31以倒装芯片的方式安装在第一半导体元件21的主表面(即电子电路形成表面)上。结果，第二半导体元件31的主表面(即电子电路形成表面)朝向第一半导体元件21的主表面(即电子电路形成表面)。参照图9进行讨论。
在倒装芯片安装方法中，首先，经由吸孔72，通过真空吸附将第一半导体元件21吸附并保持在接合台71上。此时，第一半导体元件21的主表面(电子电路形成表面)暴露，参见图9(a)。
预先在第一半导体元件21的主表面(电子电路形成表面)上的第一外部连接端子焊盘22上形成凸起形外部连接端子24。作为外部连接端子24，可以使用通过所谓的球焊接方法(采用导线接合技术或电解电镀方法)形成的金属凸点或者通过电解电镀方法、转印方法、印刷方法等等形成的金凸点。
在后面的步骤中，在第二半导体元件31的外部连接端子33所连接的第二外部连接端子焊盘23的表面上形成从下层开始依次为镍(Ni)和金(Au)的双层电镀层或者例如由锌(Sn)或锌(Sn)合金构成的焊料覆盖物。
在第一半导体元件21被第二外部连接端子焊盘23包围的表面区域，选择性地设置由热固材料(主要成分是环氧基树脂)制成的第二粘合剂42。
另一方面，通过吸孔82使用预先加热到指定温度的接合器(bonding tool)(夹具(jig))来吸附并保持第二半导体元件31的后表面(电子电路非形成表面)。
作为外部连接端子33，可以使用通过所谓的球焊接方法(采用导线接合技术或电解电镀方法)形成的金属凸点或者通过电解电镀方法、转印方法、印刷方法等等形成的金凸点。第二半导体元件31的厚度和外部连接端子33(设置在第二半导体元件31的外部连接端子焊盘32上)的高度之和大于外部连接端子24(形成在第一半导体元件21的第一外部连接端子焊盘22上)的高度。
使第二半导体元件31的外部连接端子33与第一半导体元件21的第二外部连接端子焊盘23相对以定位。
之后降低接合器81，从而将第二半导体元件31的外部连接端子33推向第一半导体元件21的第二外部连接端子焊盘23，使外部连接端子33与第二外部连接端子焊盘23相接触。通过接合器81对第二半导体元件31的外部连接端子33施加指定的负载，使第二半导体元件31的外部连接端子33连接到第一半导体元件21的第二外部连接端子焊盘23。
此时，第二粘合剂42流入第二半导体元件31下表面(电子电路形成表面，朝向第一半导体元件21的表面)的整个区域，从而到达第一半导体元件21与第二半导体元件31之间的空间以及第二半导体元件31的侧表面外周部分。
此外，通过接合器81的热量将第二粘合剂42热固化。参见图9(b)。
因此，将第二半导体元件31以倒装芯片的方式安装在第一半导体元件21上。
之后，停止接合器81的吸附，将接合器81与第二半导体元件31分离。因此，接合器81升高。参见图9(c)。
在以倒装芯片的方式安装第二半导体元件31的步骤以后，可以进行在第一半导体元件21的第一外部连接端子焊盘22上设置外部连接端子24的步骤。
接着，将第一半导体元件21(第二半导体元件31以倒装芯片的方式安装在第一半导体元件21上)以倒装芯片的方式安装在支撑板11上。
参照图10至图11讨论在支撑板11上安装第一半导体元件21的步骤。
本实例中，使用通过第一粘合剂41的热压接合方法作为将第一半导体元件21以倒装芯片的方式安装在支撑板11上的方法。作为倒装芯片安装方法，关于通过使用接合器(构造为吸附和保持第一半导体元件21)来加热和施压，可以使用通过粘合剂的热压接合方法、使用焊料的连接方法、热压接合方法、超声连接方法、使用各向异性导电树脂的连接方法等等。
首先，经由吸孔92，通过真空吸附将支撑板11吸附并保持在接合台91上。参见图10(a)。
本实施例中，在接合台91上选择性地设置凹入部分93。凹入部分93具有平面构造、尺度和深度，从而容纳第二半导体元件31和一部分支撑板11。支撑板11的上表面设置多个电极端子12作为形成在支撑板11上的导电层的一部分。
在支撑板11的上表面被多个电极端子12包围的区域中设置由环氧基树脂制成的第一粘合剂41。
将接合台91加热到大约50℃到大约100℃。
另一方面，如上所述，经由吸孔87将第一半导体元件21的第二主表面(后表面，电子电路非形成表面)(与以倒装芯片的方式安装第二半导体元件31的表面相对)吸附并保持在接合器86上。将接合器86预先加热到指定温度(大约270℃到大约300℃)。
使第一半导体元件21的外部连接端子24与支撑板11的电极端子12相对以定位。
因此，以倒装芯片的方式安装在第一半导体元件21上的第二半导体元件31的后表面(电子电路非形成表面)朝向设置在支撑板11上的第一粘合剂41。
完成上述定位以后，降低接合器86，如图10(a)中箭头H所示。
图12(a)示出接合器86下端表面位置随时间的变化。此外，图12(b)示出连接到接合器86的负载传感器(未示出)检测到的负载随时间的变化。
图12(a)和图12(b)中所示时间Ts表示将图10(a)中所示的第一半导体元件21的外部连接端子24与支撑板11的电极端子12进行定位的时间。
通过降低接合器86，以倒装芯片的方式安装在第一半导体元件21上的第二半导体元件31的后表面(电子电路非形成表面)与支撑板11相接触。参见图10(b)。
在图12(a)和图12(b)中发生接触的时间表示为时间T0。此时，第二半导体元件31的厚度与外部连接端子33(设置在第二半导体元件31的外部连接端子焊盘32上)的高度之和大于外部连接端子24(形成在第一半导体元件21的第一外部连接端子焊盘22上)的高度。因此，第一半导体元件21上的外部连接端子24与支撑板11上的电极端子12没有接触，接合器86的下端表面(朝向支撑板11的表面)位于高度为Z1的位置。
之后，将降低接合器86而产生的压力通过第一半导体元件21、第二半导体元件31以及第二粘合剂42施加在支撑板11上。
通过这种压力，将支撑板11至少对应于第二半导体元件31后表面及其周围的部分压入凹入部分93(设置在接合台91上部)中以延伸。
此时如上所述，将接合器86加热到指定温度。接合器86的热量通过第一半导体元件21和外部连接端子33传到第二半导体元件31，因此将靠近第二半导体元件31的支撑板11局部地加热。通过这种加热，支撑板11产生局部热膨胀并持续进展(progress)，从而使支撑板11容易扩展到接合台91的凹入部分93中并开始弯曲。
换言之，如图12(b)所示，基于接合器86施加的压力，在短时间内，支撑板11对接合器86产生的反作用力增加。随着时间的增长，由于支撑板11的变形(膨胀或弯曲)，反作用力减少。图12(b)中反作用力表示为与反作用力对应的挤压负载(pressing load)。
加热支撑板11使支撑板11由于接合器86的挤压而产生的延伸变容易。将加热温度设定为等于或大于支撑板11的玻璃化转变温度，就可以使支撑板11容易地变形或弯曲。
通过施加压力或加热，在接合台91的凹入部分93中，支撑板11沿着凹入部分93的内表面延伸以弯曲，因此，开始形成容纳第二半导体元件31的凹入部分S。
此外，由于通过支撑板11与第二半导体元件31的接触而传导的接合器86的热量，粘附在支撑板11上的第一粘合剂41的粘性下降，因此第一粘合剂41的流动性增加。在支撑板11与第一半导体元件21之间的第一半导体元件21朝向支撑板11的整个区域中第一粘合剂41被推动和延伸。
此外，通过进一步降低接合器86，使第一半导体元件21的外部连接端子24与支撑板11上的电极端子12相接触(通过位置控制的第一挤压)。
在形成接触的时间T1(参见图10(c))，接合器86的下端表面位于高度Z2。
通过使第一半导体元件21的外部连接端子24与支撑板11上的电极端子12相接触，接合器86的热量通过第一半导体元件21、第二半导体元件31、外部连接端子33以及外部连接端子24传到支撑板11。因此，第一粘合剂41进一步流动并到达电极端子12周围。
如上所述，从第一半导体元件21的外部连接端子24与支撑板11上的电极端子12相接触的时间T1到完成将第一半导体元件21以倒装芯片的方式安装在支撑板11的时间T3，控制负载传感器检测到的负载(通过负载控制的第二挤压)。
将负载控制为使得负载传感器检测到的负载在时间T2到达F值。第一半导体元件21上形成的外部连接端子24每一个的F值被设定为从大约10gf到大约60gf。参见图12(b)。
通过施加负载，第一半导体元件21上形成的外部连接端子24连接到支撑板11上的电极端子12。此时，因为外部连接端子24出现塑性变形，接合器86下端表面的位置从高度Z2稍微下降，到达高度Z3。参见图11(d)。
保持时间T2具有F值的负载直到指定的时间T3。
从时间T2到时间T3，通过接合器86经由第一半导体元件21、第二半导体元件31、外部连接端子33以及外部连接端子24传递的热量来加热支撑板11，使得被加热的区域扩展，支撑板11的局部热膨胀进一步持续进展。
因此，接合台91的凹入部分93中支撑板11的膨胀或弯曲持续进展，支撑板11通过第二半导体元件31对第一半导体元件21产生的反作用力下降。
第一粘合剂41的热固化持续进展，其中第一粘合剂41被压入并扩展到支撑板11与第一半导体元件21之间的整个空间，以到达外部连接端子24周围。
为了使接合器86有效地施加负载，将接合台91的吸孔92配置在与支撑板11的电极端子12和第一半导体元件21的外部连接端子24的连接位置正下方不同的位置。
在时间T3，完成第一半导体元件21在支撑板11上的安装(参见图11(e))。
此时，支撑板11与第二半导体元件31后表面之间的空间已经扩展。因此，支撑板11通过第二半导体元件31对第一半导体元件21产生的反作用力没有产生。负载传感器检测的负载保持为具有F值。
此外，接合器86的下端表面保持在高度为Z3的位置。
在支撑板11弯曲到接合台91的凹入部分93处，第一粘合剂41固化。结果，第一粘合剂41提供底层填料(underfill)，即保护了第一半导体元件21的电子电路形成表面和外部连接端子24，并固定在第一半导体元件21与支撑板11之间。通过第一粘合剂41固化产生的连接力和收缩力，保持第一半导体元件21与支撑板11之间通过外部连接端子24的连接。
第一半导体元件21安装在支撑板11上以后，接合器86的吸附停止，接合器86升高，如图11(f)中箭头I所示(时间Te)。
当接合器86的挤压停止或者第一粘合剂41固化并收缩时，支撑板11在接合台91的凹入部分中稍微升高。因此，可以容易地将支撑板11从接合台91取出。
此外，将支撑板11从接合台91取出后，在支撑板11上设置外部连接端子13。
换言之，在支撑板11的后表面上选择性地设置导电层，在导电层上设置外部连接端子13，例如主要成分是焊料的球形电极端子，从而形成图1所示的半导体器件100。
因此在本实施例的制造方法中，接合器86对支撑板11的挤压通过第一半导体元件21(以倒装芯片的方式安装在支撑板11上)和第二半导体元件31(以倒装芯片的方式安装在第一半导体元件21上)施加在接合台91(具有凹入部分93)和支撑板11上。结果，支撑板11局部地压在凹入部分93上。
通过从接合器86经由第一半导体元件21和第二半导体元件31传导的热量，支撑板11被局部地加热。
因此，在接合台91的凹入部分93中，支撑板11在与安装第一半导体元件21的主表面分离的方向上膨胀并弯曲。换言之，由于支撑板11通过局部挤压和加热而产生的局部延伸或弯曲，在支撑板11上形成凹入部分S。在第二半导体元件31的厚度方向上，第二半导体元件31容纳在凹入部分S中。
因此，当两个半导体元件(即第一半导体元件21和第二半导体元件31)堆叠在支撑板11上时，对应于第二半导体元件31整体厚度的厚度没有实质增加。
换言之，在本实施例的制造方法中，可以通过简单的步骤制造具有多个半导体元件(即第一半导体元件21和第二半导体元件31)、要求小厚度和小尺寸的半导体器件。因此可以降低制造成本。
此外，在控制接合器86的高度位置时降低接合器86，从而使第一半导体元件21上形成的外部连接端子24与支撑板11上形成的电极端子12相接触。之后，控制接合器86的负载，从而将负载提供给外部连接端子24。因此，可以通过负载将外部连接端子24可靠地连接到支撑板11的电极端子12。因此，可以获得连接可靠性高的安装结构。
在时间T2将粘合剂41固化的情况下，完成第一半导体元件21在支撑板11上的倒装芯片式安装。因此，此时可以停止接合器86的吸附，将接合器86升高。
此外，完成第一半导体元件21在支撑板11上的倒装芯片式安装以后，可以进行后期固化处理，从而可以将第一半导体元件21与第二半导体元件31之间的第二粘合剂42固化。
在以下条件下采用本实施例的制造方法制造图1所示的半导体器件100。
将厚约0.3mm、四层布线结构的玻璃环氧板用作支撑板11。对于印刷线路板，根据使用TMA方法(由用于包铜薄片的JIS-C-6481测试方法限定)的测量结果，这种板的玻璃化转变温度为大约170℃到大约185℃。
此外，使用尺寸为大约13mm×13mm、厚度大约200μm的硅半导体元件作为第一半导体元件21。利用球焊接方法(使用金导线)形成840个金(Au)凸点作为第一半导体元件21的外部连接端子24。
另一方面，使用尺寸为大约6mm×6mm、厚度大约100μm的硅半导体元件作为第二半导体元件31。利用球焊接方法(使用金导线)形成380个金(Au)凸点作为第二半导体元件31的外部连接端子33。
此外，配置为吸附并保持第一半导体元件21的接合器86的加热温度被设定为大约270℃到大约300℃。配置为吸附并保持支撑板11的接合台91的加热温度被设定为大约50℃到大约100℃。此外，接合台91的凹入部分93被设定为大约8.5mm×8.5mm的矩形构造，厚度DS2约0.2mm。
在上述条件下，通过使用本实施例的制造方法，将第一半导体元件21(第二半导体元件31以倒装芯片的方式安装在第一半导体元件21上)以倒装芯片的方式安装在支撑板11上。
安装时支撑板的峰值温度为大约200℃到大约300℃。安装时支撑板11的变形量大约130μm。
在本实施例的制造方法中，图13示出接合台91底部的横截面构造以及从凹入部分93底部延伸的内侧表面(侧壁表面)。
图13示出示出图10(a)中虚线A包围的部分。图13中未示出支撑板11。
换言之，凹入部分93的内侧表面93a从平面凹入部分底表面93b延伸到上表面。内侧表面93a为弧形截面，其朝向凹入部分93内侧呈凸起形。
具有弧形截面的凹入部分93其内侧表面开口向上。因此，当支撑板11延伸并弯曲以接触凹入部分93的内侧表面时，可以避免或减少支撑板11特定部分的应力集中。因此，可以避免支撑板11中的导线将来产生损坏。
凹入部分93的底表面93b是平的。凹入部分93的深度DS2被设定为当在第二半导体元件31的厚度方向上容纳第二半导体元件31并且支撑板11延伸和弯曲时，使支撑板11的下侧表面(第二主表面)与凹入部分93的底表面接触。因此，限制了支撑板11的弯曲量，并且支撑板11的下侧表面具有平坦表面。
凹入部分93内侧表面的构造并不限于图13所示的实例。
例如，凹入部分93的内侧表面可以是倾斜表面93aa，以钝角从底部延伸。参见图14(a)。
此外，可以在中途改变内侧表面的倾斜角，从而可以形成具有至少两个倾斜角的内侧表面93ab-1和93ab-2。参见图14(b)。
此外，内侧表面可以具有以指定高度与底部垂直的表面93ac-1以及具有指定倾斜角的倾斜表面93ac-2。参见图14(c)。
此外，内侧表面可以具有以指定高度与底部垂直的表面93ad-1以及从垂直表面93ad-1延伸的弧形内侧表面93ad-2。参见图14(d)。
在上述所有构造中，凹入部分93的内侧表面开口向上。因此，当支撑板11延伸并弯曲时，即使支撑板11与凹入部分93的内侧表面接触，也可以避免或减少支撑板11特定部分的应力集中。因此，可以避免损坏支撑板11中形成的布线层。
在参照图10和图11讨论的实例中，在接合台91的凹入部分93中，以机械方式并局部地提供压力并且向支撑板11提供热量，从而产生延伸和弯曲。但是，在凹入部分93中可以采用真空(减压)吸附，从而促进支撑板11的延伸和弯曲。
参照图15和图16讨论在凹入部分93中有吸孔的挤压方法。图15和图16中与图10、图11中相同的部分采用相同的附图标记并省略其说明。
在这种工艺方法中，在接合台91的凹入部分93的底部设置连接到吸附机构(图15和图16中未示出)的吸孔94。通过驱动吸附机构，经由吸孔94在凹入部分93中进行真空吸附(减压)。从而将设置在接合台91上的支撑板11的半导体元件安装部分选择性地吸附在凹入部分93中。
在这种工艺方法中，利用吸孔92，通过吸附将支撑板11保持在具有上述结构的接合台91上。参见图15(a)。
此外如上所述，凹入部分93具有平面构造、尺度和深度，从而容纳第二半导体元件31和一部分支撑板11。将安装并固定支撑板11的接合台91加热到大约50℃到大约100℃。此外，通过加热，经由吸孔94将接合台91的凹入部分93的内部空间排空。
在支撑板11的上表面设置多个电极端子12作为支撑板11上形成的导电层的一部分。
在支撑板11上被多个电极端子12包围的上表面的区域中设置第一粘合剂41。第一粘合剂41由主要成分是环氧基树脂的材料制成，具有热固特性。
另一方面，通过吸孔87将第一半导体元件21的后表面(电子电路非形成表面)吸附并保持在接合器86上(第二半导体元件31以倒装芯片的方式安装在第一半导体元件21的后表面)。将接合器86预先加热到指定温度，例如大约270℃到大约300℃。
将第一半导体元件21的外部连接端子24与支撑板11的电极端子12定位为相对。
定位以后，当控制高度时，降低接合器86(如图15(b)中箭头J所示)直到第一半导体元件21的外部连接端子24与支撑板11上的电极端子12相接触(通过位置控制的第一挤压)。
通过降低接合器86，以倒装芯片的方式安装在第一半导体元件21上的第二半导体元件31的后表面(电子电路非形成表面)通过第一粘合剂41首先接触支撑板11。第二半导体元件31的厚度大于第一半导体元件21的第一外部连接端子焊盘22上形成的外部连接端子24的高度。因此，第一半导体元件21的外部连接端子24与支撑板11上的电极端子12没有接触。此外，通过进一步降低接合器86，第一半导体元件21的外部连接端子24与支撑板11上的电极端子12相接触。
之后，通过降低接合器86产生的压力经由第一半导体元件21、第二半导体元件31以及第一粘合剂41施加给支撑板11。
换言之，通过这种压力，至少将支撑板11安装了第二半导体元件31的部分及其周围压入凹入部分93，从而将支撑板11延伸。
另外，此时，将构造为吸附并保持第一半导体元件21的接合器86加热到指定温度，如上所述。接合器86的热量通过第一半导体元件21和外部连接端子24传到第二半导体元件31。支撑板11靠近第二半导体元件31的部分被局部地加热。通过这种加热，支撑板11产生局部热膨胀并持续进展。因此，支撑板11因为压力而延伸，并且，通过由于局部受热引起的局部热膨胀，容易在凹入部分70中延伸并开始弯曲。
在这种工艺方法中，通过挤压和加热将接合台65的凹入部分70的内部空间排空，支撑板11的延伸和弯曲持续进展。
换言之，经由吸孔77，通过吸附将凹入部分70的内部空间排空以减压。因此，支撑板11产生延伸和弯曲的部分被吸附，通过延伸和弯曲引起的变形可以持续进展。此外，通过这种排空，减少了凹入部分70中的空气。因此，支撑板11的弯曲变形不会受到空气的热膨胀的阻碍。
另一方面，由于通过支撑板11与第二半导体元件31的接触而传导的接合器86的热量，粘附在支撑板11上的第一粘合剂41的粘性下降，因此第一粘合剂41的流动性增加。在支撑板11与第一半导体元件21之间的第一半导体元件21朝向支撑板11的整个区域中第一粘合剂41被推动并延伸。
第一半导体元件21上形成的外部连接端子24与支撑板11的电极端子12相接触，从而连接到电极端子12。因此，完成将第一半导体元件21以倒装芯片的方式安装在支撑板11上。参见图16(c)。
保持通过连接到接合器86的负载传感器所检测的负载，直到外部连接端子24连接到电极端子12(通过负载控制的第二挤压)。
在将第一半导体元件21安装到支撑板11上时，当保持支撑板11在接合台91的凹入部分93中弯曲的构造时，将第一粘合剂41固化。通过第一粘合剂41固化产生的粘合力和收缩力，保持第一半导体元件21与支撑板11之间通过外部连接端子24的连接。
接着，停止接合器86的吸附，接合器85开始升高，如图16(d)中箭头K所示。
之后，在支撑板11后表面上选择性设置的导电层上设置多个外部连接端子13，例如主要成分是焊料的球形电极端子。结果，形成图1所示的半导体器件100。因此在这种制造方法中，通过吸孔94将接合台81上的凹入部分93的内部空间排空以减压，通过吸附将产生或持续进展局部延伸或弯曲的支撑板11牵引到凹入部分93中。结果，弯曲变形有效地持续进展。此外，通过这种排空，可以避免支撑板11的弯曲变形由于凹入部分93中空气的热膨胀而受到阻碍。因此，能可靠地形成支撑板11的弯曲构造。
(半导体器件200的制造方法)
参照图17至图19讨论第二实施例的半导体器件200的制造方法。图17至图19中与图9至图11中所示相同的部分采用相同的附图标记并省略其说明。
在制造半导体器件200时，首先，将第二半导体元件31以倒装芯片的方式安装在支撑板11上。作为倒装芯片安装方法，可以采用通过粘合剂的热压接合方法、使用焊料的连接方法、热压接合方法、超声连接方法、使用各向异性导电树脂的连接方法等等。
在这种制造方法中，通过第三粘合剂43将第二半导体元件31热压在支撑板11上，从而以倒装芯片的方式安装在支撑板11上。参照图17进行讨论。
在这种制造方法中，首先，经由吸孔81，通过真空吸附将支撑板11吸附并保持在接合台71上。此时，支撑板11的主表面(半导体元件安装表面)暴露。参见图17(a)。
作为电极端子12，导电层的多个部分暴露在支撑板11的主表面上。在电极端子12包围的区域中，多个电极端子14暴露作为支撑板11导电层的一部分。
此外，在电极端子14包围的区域中设置第三粘合剂43。第三粘合剂43由主要成分是环氧基树脂的热固材料制成。
另一方面，经由吸孔82，通过预先加热到指定温度的接合器81吸附并保持第二半导体元件31的后表面(电子电路非形成表面)。
在第二半导体元件31的外部连接端子焊盘32上设置外部连接端子33。作为外部连接端子33，可以使用通过所谓的球焊接方法(采用导线接合技术或电解电镀方法)形成的金属凸点或者通过电解电镀方法、转印方法、印刷方法等等形成的金凸点。
使第二半导体元件31的外部连接端子33与支撑板11的电极端子14相对以定位。
之后，降低接合器81，从而将第二半导体元件31的外部连接端子33推向支撑板11的电极端子14，因此外部连接端子33与电极端子14相接触。通过接合器81向第二半导体元件31的外部连接端子33施加指定的负载，使外部连接端子33连接到支撑板11上的电极端子14。此时，第三粘合剂43流过第二半导体元件31主表面(电子电路形成表面，朝向支撑板11的表面)的整个区域，从而到达第二半导体元件31与支撑板11之间的空间以及第二半导体元件31的侧表面外周部分。
此外，通过接合器81的热量将第三粘合剂43热固化。参见图17(b)。
因此，将第二半导体元件31以倒装芯片的方式安装在支撑板11上。
之后，停止接合器81的吸附，接合器81升高。参见图17(c)。
接着，将第一半导体元件21以倒装芯片的方式安装在支撑板11上，从而堆叠在第二半导体元件31上。
参照图18和图19讨论将第一半导体元件21以倒装芯片的方式安装在支撑板11上的步骤。
本实例中，将经由第一粘合剂41的热压接合方法用作将第一半导体元件21以倒装芯片的方式安装在支撑板11上的方法。作为倒装芯片安装方法，关于通过使用接合器(构造为吸附和保持第一半导体元件21)来加热和施压，可以使用通过粘合剂的热压接合方法、使用焊料的连接方法、热压接合方法、超声连接方法、使用各向异性导电树脂的连接方法等等。
首先，经由吸孔92，通过真空吸附将支撑板11吸附并保持在接合台91上。
本实施例中，在接合台91中选择性地设置凹入部分93。
凹入部分93具有平面构造、尺度和深度，从而容纳第二半导体元件31和一部分支撑板11。
将支撑板11吸附并保持在接合台91上，使第二半导体元件31位于凹入部分93基本上中央部分。将安装了支撑板11的接合台91加热到大约50℃到大约100℃。
凹入部分93的内侧表面93a从平面凹入部分底表面93b延伸到上表面。内侧表面93a为弧形截面，朝向凹入部分93内侧呈凸起形。具有弧形截面的凹入部分93的内侧表面开口向上。因此，当支撑板11延伸并弯曲以接触凹入部分93的内侧表面时，可以避免或减少支撑板11特定部分的应力集中。因此，可以避免支撑板11中的导线将来产生损坏。
凹入部分93的底表面93b是平的。凹入部分93的深度被设定为当在第二半导体元件31的厚度方向上容纳第二半导体元件31并且支撑板11延伸和弯曲时，使支撑板11的下侧表面(第二主表面)与凹入部分93的底表面接触。因此，限制了支撑板11的弯曲量，并且支撑板11的下侧表面具有平坦表面。
凹入部分93内侧表面的构造并不限于图13所示的实例。可以采用图14所示的实例。
在支撑板(被吸附并保持在接合台91上)上表面被多个电极端子12包围的区域中设置第一粘合剂41，以覆盖第二半导体元件31。第一粘合剂41由主要成分例如是环氧基树脂的热固材料制成。参见图18(d)。
将第二半导体元件31以倒装芯片的方式安装在支撑板11上以后，可以在接合台91上连续进行第一粘合剂41的覆盖。
另一方面，经由吸孔87，将第一半导体元件21的第二主表面(后表面，电子电路非形成表面)吸附并保持在接合器86上。将接合器86加热到指定温度(大约270℃到大约300℃)。
在第一半导体元件21的第一外部连接端子焊盘22上设置凸起形外部连接端子24。
在第一半导体元件21的电子电路形成表面的第一外部连接端子焊盘22所包围的区域中设置绝缘层25。绝缘层25具有弹性，由主要成分例如是聚酰亚胺基树脂、硅基树脂或者环氧基树脂的材料制成。绝缘层25的厚度例如是大约1μm到大约15μm。
使第一半导体元件21的外部连接端子24与支撑板11的电极端子12相对以定位。
此时，第一半导体元件21在第二半导体元件31上方。第一半导体元件21的主表面(电子电路形成表面)朝向第二半导体元件31的后表面(电子电路非形成表面)。当控制接合器86的高度位置时，降低接合器86(如图18(e)中箭头L所示)直到第一半导体元件21的外部连接端子24与支撑板11上的电极端子12相接触(通过位置控制的第一挤压)。
因此，通过接合器86向第一半导体元件21的外部连接端子24施加指定的负载，使第一半导体元件21的外部连接端子24连接到支撑板11的电极端子12。此时同时地，经由设置在第一半导体元件21表面的绝缘层25，将第一半导体元件21压向第二半导体元件31的后表面。
因此，经由第一半导体元件21、第二半导体元件31以及第一粘合剂41，将通过降低接合器86产生的压力施加给支撑板11。
通过这种压力，将支撑板11至少对应于第二半导体元件31安装部分及其周围的部分压入接合台91的凹入部分93中以延伸。
此时如上所述，将接合器86加热到指定温度。
接合器86的热量经由第一半导体元件21和第二半导体元件31传到支撑板11，从而将支撑板11局部地加热。通过这种加热，支撑板11产生局部热膨胀并持续进展，因此支撑板11容易扩展到接合台91的凹入部分93中并开始弯曲。
由于通过支撑板11与第二半导体元件31的接触而传导的接合器86的热量，粘附在支撑板11上的第一粘合剂41的粘性下降，因此第一粘合剂41的流动性增加。因此，在支撑板11与第一半导体元件21之间的第一半导体元件21的整个区域中第一粘合剂41被推动和延伸，并热固化持续进行。
保持通过连接到接合器86的负载传感器所检测的负载，直到第一半导体元件21的外部连接端子24连接到支撑板11的电极端子12，并且完成将第一半导体元件21以倒装芯片的方式安装在支撑板11上。参见图19(f)(通过负载控制的第二挤压)。
因为设置在第一半导体元件21的电子电路形成表面的绝缘层25具有弹性，所以在以倒装芯片的方式安装时可以避免第一半导体元件21的电子电路形成部分由于施加在第一半导体元件21上的负载而损坏。换言之，绝缘层25充当了压力缓解层，当第一半导体元件21堆叠在第二半导体元件31上并且以倒装芯片的方式安装在支撑板11上时，该压力缓解层构造为通过缓解第二半导体元件31后表面作用在第一半导体元件21上的压力，避免对第一半导体元件21主表面(电子电路形成表面)的损坏。
在将第一半导体元件21安装到支撑板11上时，当保持支撑板11在接合台91的凹入部分93中弯曲的构造时，将第一粘合剂41固化。通过第一粘合剂41固化产生的粘合力和收缩力，保持第一半导体元件21与支撑板11之间通过外部连接端子24的连接。
接着，停止接合器86的吸附，接合器86开始升高，如图19(g)中箭头M所示。
之后，在导电层(选择性地设置在支撑板11后表面)上设置多个外部连接端子13，例如主要成分是焊料的球形电极端子。结果，形成图4所示的半导体器件200。
因此在这种制造方法中，在接合台91(具有凹入部分93)上通过接合器86向支撑板11施压，并通过第一半导体元件21(以倒装芯片的方式安装在支撑板11上)和第二半导体元件31(以倒装芯片的方式安装在支撑板11上)支撑所述支撑板11。因此，将支撑板11局部地压入凹入部分93中。此外，通过从接合器86传到第一半导体元件21和第二半导体元件31的热量将支撑板11加热。
因此，支撑板11在接合台91的凹入部分93中扩展并弯曲。换言之，通过支撑板11因为局部挤压或加热产生的局部膨胀或弯曲，在支撑板11中形成可以容纳第二半导体元件31的凹入部分S。因为可以在第二半导体元件31的厚度方向上将第二半导体元件31容纳在凹入部分S中，所以当两个半导体元件21、31堆叠在支撑板11上时，对应于第二半导体元件31整体厚度的厚度没有实质的增加。
在本实施例的制造方法中，可以通过简单的工艺制造具有多个半导体元件(即第一半导体元件21和第二半导体元件31)、要求小厚度和小尺寸的半导体器件，因此可以降低制造成本。
当控制接合器86的高度位置时降低接合器86，因此第一半导体元件21上形成的外部连接端子24与支撑板11的电极端子12相接触。之后，控制接合器86的负载，从而将负载提供给外部连接端子24。通过这种挤压或者施加负载，将外部连接端子24可靠地连接到支撑板11的电极端子12，因此可以获得连接可靠性高的安装结构。
将第二半导体元件31以倒装芯片的方式安装在支撑板11上以后，可以进行后期固化处理，从而可以将设置在第二半导体元件31与支撑板11之间的第三粘合剂43固化。
在这种制造方法中，设置在接合台91上的凹入部分93的底部可以设置连接到吸附机构的吸孔94。当将凹入部分93内部排空和减压时，可以将第一半导体元件21以倒装芯片的方式安装在支撑板11上。
(半导体器件300的制造方法)
参照图20至图22讨论第三实施例的半导体器件300的制造方法。图20至图22中与图9至图11中所示相同的部分采用相同的附图标记并省略其说明。
在制造半导体器件300时，预先将无源元件51连接到支撑板11的电极端子15。图20中示出这种制造步骤。
换言之，将一部分导电层设置在支撑板11其中一个主表面上作为多个电极端子12。在电极端子12包围的区域中设置多个电极端子15。参见图20(a)。
此外，例如通过利用印刷方法(使用金属掩膜)在电极端子15上设置银(Ag)膏树脂，从而设置导电粘合剂52。参见图20(b)。
可以通过从喷嘴注入银(Ag)膏树脂的方法来提供银(Ag)膏树脂。例如可利用在环氧基树脂或硅基树脂中包含银(Ag)、金(Au)、铜(Cu)、镍(Ni)、碳黑等导电粒子的导电粘合剂或者像锌(Sn)和银(Ag)焊料、或者锌(Sn)和银(Ag)以及铜(Cu)焊料这样的焊料材料作为导电粘合剂52。
接着，利用所谓的芯片安装器或类似器件将无源元件51经由导电粘合剂52安装并固定在支撑板11上的电极端子15上。参见图20(c)。
无源元件51是所谓的芯片部件，具有板形构造或柱形构造。例如，无源元件可以是充当旁通电容器的容性元件、充当噪声滤波器的电感器、电阻元件等等。无源元件51包括绝缘元件体部分51a和多个电极端子51b，电极端子51b设置在绝缘元件体部分51a的边缘部分或者单个主表面上。基于第一半导体元件21的电路结构、尺寸等因素适当地选择无源元件51。
无源元件51的电极端子51b和支撑板11的电极端子15通过导电粘合剂52相互机械和电连接。
之后，通过烤箱等器件的加热或紫外线等射线的辐射将导电粘合剂52固化，从而将无源元件51安装在支撑板11上。参见图20(d)。
接着在本制造方法中，将第一半导体元件21以倒装芯片的方式安装在安装了无源元件51的支撑板11上。
参照图21和图22讨论将第一半导体元件21以倒装芯片的方式安装在支撑板11上的步骤。
本实例中，将经由第一粘合剂41的热压接合方法用作将第一半导体元件21以倒装芯片的方式安装在支撑板11上的方法。作为倒装芯片安装方法，关于通过使用接合器(构造为吸附和保持第一半导体元件21)来加热和施压，可以使用通过粘合剂的热压接合方法、使用焊料的连接方法、热压接合方法、超声连接方法、使用各向异性导电树脂的连接方法等等。
首先，经由吸孔92，通过真空吸附将支撑板11吸附并保持在接合台91上。
本实施例中，在接合台91上选择性地设置凹入部分93。凹入部分93具有平面构造、尺度和深度，从而容纳无源元件51和一部分支撑板11。
将支撑板11吸附并保持在接合台91上，使无源元件51位于凹入部分93基本上中央部分。将安装支撑板11的接合台91加热到大约50℃到大约100℃。
凹入部分93的内侧表面93a从平面凹入部分底表面93b延伸到上表面。内侧表面93a为弧形截面，朝向凹入部分93内侧呈凸起形。具有弧形截面的凹入部分93的内侧表面开口向上。因此，当支撑板11延伸并弯曲以接触凹入部分93的内侧表面时，可以避免或减少支撑板11特定部分的应力集中。因此，可以避免支撑板11中的导线将来产生损坏。
凹入部分93的底表面93b是平的。凹入部分93的深度被设定为当在第二半导体元件31的厚度方向上容纳第二半导体元件31并且支撑板11延伸和弯曲时，使支撑板11的下侧表面(第二主表面)与凹入部分93的底表面接触。因此，限制了支撑板11的弯曲量，并且支撑板11的下侧表面具有平坦表面。
凹入部分93内侧表面的构造并不限于图13所示的实例。可以采用图14所示的实例。
在支撑板(被吸附并保持在接合台91上)上表面被多个电极端子12包围的区域中设置第一粘合剂41，以覆盖无源元件51。第一粘合剂41由主要成分例如是环氧基树脂的热固材料制成。参见图21(e)。
将无源元件51以倒装芯片的方式安装在支撑板11上以后，可以在接合台91上连续进行第一粘合剂41的覆盖。
另一方面，经由吸孔87，将第一半导体元件21的第二主表面(后表面，电子电路非形成表面)吸附并保持在接合器86上。将接合器86加热到指定温度(大约270℃到大约300℃)。
在第一半导体元件21的第一外部连接端子焊盘22上设置凸起形外部连接端子24。
在第一半导体元件21的电子电路形成表面的第一外部连接端子焊盘22所包围的区域中设置绝缘层25。绝缘层25具有弹性，由主要成分例如是聚酰亚胺基树脂、硅基树脂或者环氧基树脂的材料制成。绝缘层25例如厚约1μm到大约15μm。
使半导体元件21的外部连接端子24与支撑板11的电极端子15相对以定位。
此时，第一半导体元件21在无源元件51上方。第一半导体元件21的主表面(电子电路形成表面)朝向无源元件51。当控制接合器86的高度位置时，降低接合器86(如图21(f)中箭头N所示)直到第一半导体元件21的外部连接端子24与支撑板11上的电极端子12相接触(通过位置控制的第一挤压)。
因此，通过接合器86向第一半导体元件21的外部连接端子24施加指定的负载，使第一半导体元件21的外部连接端子24连接到支撑板11的电极端子12。此时同时地，第一半导体元件21经由设置在第一半导体元件21表面的绝缘层25压向无源元件51。
因此，经由第一半导体元件21、无源元件51以及第一粘合剂41，将通过降低接合器86产生的压力施加给支撑板11。
通过这种压力，将支撑板11至少对应于无源元件51安装部分及其周围的部分压入接合台91的凹入部分93中以延伸。
此时如上所述，将接合器86加热到指定温度。
接合器86的热量经由第一半导体元件21和无源元件51传到支撑板11，从而将支撑板11局部地加热。通过这种加热，支撑板11产生局部热膨胀并持续进展，因此支撑板11容易延伸到接合台91的凹入部分93中并开始弯曲。
由于通过支撑板11与第一半导体元件21的接触而传导的接合器86的热量，粘附在支撑板11上的第一粘合剂41的粘性下降，因此第一粘合剂41的流动性增加。因此，在支撑板11与第一半导体元件21之间的第一半导体元件21的整个区域中第一粘合剂41被推动和延伸，并且热固化持续进行。
保持通过连接到接合器86的负载传感器所检测的负载，直到第一半导体元件21的外部连接端子24连接到支撑板11的电极端子12，并且完成将第一半导体元件21以倒装芯片的方式安装在支撑板11上。参见图22(g)(通过负载控制的第二挤压)。
因为设置在第一半导体元件21的电子电路形成表面的绝缘层25具有弹性，所以在以倒装芯片的方式安装时可以避免第一半导体元件21的电子电路形成部分由于施加在第一半导体元件21上的负载而损坏。换言之，绝缘层25充当了压力缓解层，当第一半导体元件21堆叠在无源元件51上并且以倒装芯片的方式安装在支撑板11上时，该压力缓解层构造为通过缓解无源元件51后表面作用在第一半导体元件21上的压力，避免对第一半导体元件21主表面(电子电路形成表面)的损坏。
在将第一半导体元件21安装到支撑板11上时，当保持支撑板11在接合台91的凹入部分93中弯曲的构造时，将第一粘合剂41固化。通过第一粘合剂41固化产生的粘合力和收缩力，保持第一半导体元件21与支撑板11之间通过外部连接端子24的连接。
接着，停止接合器86的吸附，接合器86开始升高，如图22(h)中箭头O所示。
之后，在导电层(选择性地设置在支撑板11后表面)上设置多个外部连接端子13，例如主要成分是焊料的球形电极端子。结果，形成图7所示的半导体器件300。
因此在这种制造方法中，在接合台91(具有凹入部分93)上通过接合器86压向支撑板11，并通过第一半导体元件21(以倒装芯片的方式安装在支撑板11上)和无源元件51(以倒装芯片的方式安装在支撑板11上)支撑所述支撑板11。从而将支撑板11局部地压入凹入部分93中。此外，通过从接合器86传到第一半导体元件21和无源元件51的热量将支撑板11加热。
因此，支撑板11在接合台91的凹入部分93中扩展并弯曲。换言之，通过支撑板11因为局部挤压或加热产生的局部膨胀或弯曲，在支撑板11中形成可以容纳无源元件51的凹入部分S。因为可以在无源元件51的厚度方向上将无源元件51容纳在凹入部分S中，所以当第一半导体元件21和无源元件51堆叠在支撑板11上时，对应于无源元件51整体厚度的厚度没有实质的增加。
在本实施例的制造方法中，可以通过简单的工艺制造具有多个电子元件(即第一半导体元件21和无源元件51)、小厚度和小尺寸的半导体器件，因此可以降低制造成本。
当控制接合器86的高度位置时降低接合器86，从而使第一半导体元件21上的外部连接端子24与支撑板11的电极端子12相接触。之后，控制接合器86的负载，从而将负载提供给外部连接端子24。通过这种挤压或者施加负载，将外部连接端子24可靠地连接到支撑板11的电极端子12，因此可以获得连接可靠性高的安装结构。
在这种制造方法中，设置在接合台91上的凹入部分93的底部可以设置连接到吸附机构的吸孔94。当将凹入部分93内部排空和减压时，可以将半导体元件21以倒装芯片的方式安装在支撑板11上。
(半导体器件400的制造方法)
参照图23至图25讨论第四实施例的半导体器件400的制造方法。图23至图25中与图9至图11中所示相同的部分采用相同的附图标记并省略其说明。
在制造半导体器件400时，首先，将第二半导体元件31以倒装芯片的方式安装在支撑板11上，并用树脂密封。图23示出这种安装和密封步骤。
换言之，在支撑板11的其中一个主表面上，作为多个电极端子12的一部分导电层暴露，多个电极端子16暴露在电极端子12所包围的区域中。参见图23(a)。
接着，通过晶片接合部件61将第二半导体元件31安装并固定在支撑板11被电极端子16包围的区域上，其中第二半导体元件31的主表面(电子电路形成表面)朝上。参见图23(b)。
将外部连接端子焊盘32设置在第二半导体元件31的主表面上以包围电子电路形成表面。将所谓的晶片接合器用于第二半导体元件31的晶片接合。晶片接合部件61例如由成分是聚酰亚胺基树脂或环氧基树脂的材料制成。
接着，第二半导体元件31的电路形成表面上形成的外部连接端子焊盘32与支撑板11的电极端子16通过接合导线34相连接，接合导线34由主要成分是金(Au)、铜(Cu)或其它材料制成。参见图23(c)。
通过非电解电镀方法可以在第二半导体元件31主表面上设置的外部连接端子焊盘32的表面上形成从下层开始依次为镍(Ni)和金(Au)的双层电镀层。
之后，采用树脂成型方法(例如传递成型方法或压缩成型方法)或者灌注方法，用密封树脂62将第二半导体元件31、电极端子16密封。
将成分例如是环氧基树脂的材料用作密封树脂62。
在这种制造方法中，以所谓的朝上状态安装第二半导体元件31，第一半导体元件21以倒装芯片的方式安装在支撑板11上，支撑板11和第二半导体元件31以及接合导线34被树脂密封。
参照图24和图25讨论将第一半导体元件21以倒装芯片的方式安装在支撑板11上的步骤。
本实例中，将经由第一粘合剂41的热压接合方法用作将第一半导体元件21以倒装芯片的方式安装在支撑板11上的方法。作为倒装芯片安装方法，关于通过使用接合器86(构造为吸附和保持第一半导体元件21)来加热和施压，可以使用通过粘合剂的热压接合方法、使用焊料的连接方法、热压接合方法、超声连接方法、使用各向异性导电树脂的连接方法等等。
首先，经由吸孔92，通过真空吸附将支撑板11吸附并保持在接合台91上。
本实施例中，在接合台91中选择性地设置凹入部分93。凹入部分93具有平面构造、尺度和深度，从而容纳第二半导体元件31和一部分支撑板11。
将支撑板11吸附并保持在接合台91上，使第二半导体元件31位于凹入部分93基本上中央部分。将安装了支撑板11的接合台91加热到大约50℃到大约100℃。
凹入部分93的内侧表面93a从平面凹入部分底表面93b延伸到上表面。内侧表面93a为弧形截面，朝向凹入部分93内侧呈凸起形。具有弧形截面的凹入部分93的内侧表面开口向上。因此，当支撑板11延伸并弯曲以接触凹入部分93的内侧表面时，可以避免或减少支撑板11特定部分的应力集中。因此，可以避免支撑板11中的导线将来产生损坏。
凹入部分93的底表面93b是平的。凹入部分93的深度被设定为当在第二半导体元件31的厚度方向上容纳第二半导体元件31并且支撑板11延伸和弯曲时，使支撑板11的下侧表面(第二主表面)与凹入部分93的底表面接触。因此，限制了支撑板11的弯曲量，并且支撑板11的下侧表面具有平坦表面。
凹入部分93内侧表面的构造并不限于图13所示的实例。可以采用图14所示的实例。
在支撑板11(被吸附并保持在接合台91上)上表面被多个电极端子12包围的区域中设置第一粘合剂41，以覆盖第二半导体元件31。第一粘合剂41由主要成分例如是环氧基树脂的热固材料制成。参见图24(e)。
形成包括第二半导体元件31的树脂密封部分62以后，可以在接合台91上连续进行第一粘合剂41的覆盖。
另一方面，经由吸孔87将第一半导体元件21的第二主表面(后表面，电子电路非形成表面)吸附并保持在接合器86上。将接合器86加热到指定温度(大约270℃到大约300℃)。
在第一半导体元件21的第一外部连接端子焊盘22上设置凸起形外部连接端子24。
在第一半导体元件21的电子电路形成表面的第一外部连接端子焊盘22所包围的区域中设置绝缘层25。绝缘层25具有弹性，由主要成分例如是聚酰亚胺基树脂、硅基树脂或者环氧基树脂的材料制成。绝缘层25例如厚约1μm到约15μm。
使第一半导体元件21的外部连接端子24与支撑板11的第一电极端子12相对以定位。
此时，第一半导体元件21位于构造为覆盖第二半导体元件31的密封树脂62上方。第一半导体元件21的主表面(电子电路形成表面)朝向密封树脂62。当控制接合器86的高度位置时，降低接合器86(如图24(f)中箭头P所示)直到第一半导体元件21的外部连接端子24与支撑板11上的第一电极端子12相接触(通过位置控制的第一挤压)。
因此，通过接合器86向第一半导体元件21的外部连接端子24施加指定的负载，使第一半导体元件21的外部连接端子24连接到支撑板11的电极端子12。此时同时地，经由设置在第一半导体元件21表面的绝缘层25，将第一半导体元件21压向构造为覆盖第二半导体元件31的密封树脂62。
因此，经由第一半导体元件21、构造为覆盖第二半导体元件31的密封树脂62以及第一粘合剂41，将通过降低接合器86产生的压力施加给支撑板11。
通过这种压力，将支撑板11至少在第二半导体元件31正下方的部分、至少在构造为覆盖第二半导体元件31的密封树脂62正下方的部分及其周围压入接合台91的凹入部分93中以延伸。
此时如上所述，将构造为吸附并保持第一半导体元件21的接合器86加热到指定温度。
接合器86的热量经由第一半导体元件21、第二半导体元件31以及构造为覆盖第二半导体元件31的密封树脂62传到支撑板11，从而使支撑板11局部地加热。通过这种加热，支撑板11产生局部热膨胀并持续进展，因此支撑板11容易延伸到接合台91的凹入部分93中并开始弯曲。
由于通过支撑板11与包括第二半导体元件31的密封树脂62的接触而传导的接合器86的热量，粘附在支撑板11上的第一粘合剂41的粘性下降，因此第一粘合剂41的流动性增加。因此，在位于支撑板11与第一半导体元件21之间的第一半导体元件21的整个区域中第一粘合剂41被推动和延伸，并且热固化持续进行。
保持通过连接到接合器86的负载传感器所检测的负载，直到第一半导体元件21的外部连接端子24连接到支撑板11的电极端子12，并且完成将第一半导体元件21以倒装芯片的方式安装在支撑板11上。参见图25(g)(通过负载控制的第二挤压)。
因为设置在第一半导体元件21的电子电路形成表面上的绝缘层25具有弹性，所以倒装芯片安装时，可以避免第一半导体元件21的电子电路形成部分由于施加在第一半导体元件21上的负载而损坏。换言之，绝缘层25充当了压力缓解层，当第一半导体元件21堆叠在包括第二半导体元件31的密封树脂62上并且以倒装芯片的方式安装在支撑板11上时，该压力缓解层构造为通过缓解由于来自包括第二半导体元件31的密封树脂62的力而作用在第一半导体元件21中的应力，避免对第一半导体元件21主表面(电子电路形成表面)的损坏。
在将第一半导体元件21安装到支撑板11上时，当保持支撑板11在接合台91的凹入部分93中弯曲的构造时，将第一粘合剂41固化。通过第一粘合剂41固化产生的粘合力和收缩力，保持第一半导体元件21与支撑板11之间通过外部连接端子24的连接。
接着，停止接合器86的吸附，接合器86开始升高，如图25(h)中箭头Q所示。
之后，在支撑板11后表面上选择性设置的导电层上设置多个外部连接端子13，例如主要成分是焊料的球形电极端子。从而形成图8所示的半导体器件400。
因此在这种制造方法中，在接合台91(具有凹入部分93)上通过接合器86向支撑板11施压，并通过第一半导体元件21(以倒装芯片的方式安装在支撑板11上)、第二半导体元件31(以倒装芯片的方式安装在支撑板11上)以及覆盖第二半导体元件31的密封树脂62支撑所述支撑板11。结果，将支撑板11局部地压入凹入部分93中。
此外，通过从接合器86传到第一半导体元件21、第二半导体元件31以及覆盖第二半导体元件31的密封树脂62的热量将支撑板11局部地加热。结果，支撑板11在接合台91的凹入部分93中扩展并弯曲。
换言之，通过支撑板11因为局部挤压或加热产生的局部膨胀或弯曲，在支撑板11中形成可以容纳第二半导体元件31的凹入部分S。因此，因为可以在第二半导体元件31的厚度方向上将第二半导体元件31和覆盖第二半导体元件31的密封树脂62容纳在凹入部分S中，所以当两个半导体元件21、31以及密封树脂62堆叠在支撑板11上时，对应于第二半导体元件31和密封树脂62整体厚度的厚度没有实质的增加。
在本实施例的制造方法中，可以通过简单的工艺制造具有多个半导体元件(即第一半导体元件21和第二半导体元件31)、要求小厚度和小尺寸的半导体器件，因此可以降低制造成本。
当控制接合器86的高度位置时降低接合器86，以使第一半导体元件21上形成的外部连接端子24与支撑板11的电极端子12相接触。之后，控制接合器86的负载，从而将负载提供给外部连接端子24。通过这种挤压或者施加负载，将外部连接端子24可靠地连接到支撑板11的电极端子12，因此可以获得连接可靠性高的安装结构。
在这种制造方法中，设置在接合台91上的凹入部分93的底部可以设置连接到吸附机构的吸孔94。当将凹入部分93内部排空和减压时，可以将第一半导体元件21以倒装芯片的方式安装在支撑板11上。
因此根据上述实施例，可以提供具有多个半导体元件或多个功能元件(例如半导体元件和无源元件)、并且厚度薄、尺寸小的半导体器件。还可以提供制造方法，由此能够以低制造成本制造上述半导体器件。
本申请中所有的实例和陈述的条件性语言是为了教导的目的，帮助读者理解本发明和发明人所提供的拓展本领域技术的概念，并且应当解释为不限于这样特别陈述的实例和条件，说明书中这些实例的组织结构也不涉及说明本发明这些实例的优劣。虽然详细描述了本发明的实施例，但是应当理解，可以对本发明进行各种变化、替代和改变而不脱离本发明的精神和范围。

Claims (20)

1.一种半导体器件，包括：
支撑板(11)；
第一半导体元件(21)，经由倒装芯片安装连接端子(24)安装在所述支撑板的主表面上方；以及
电子部件(31)，设置在所述支撑板与所述第一半导体元件之间；以及
外部连接端子(13)，安装在所述支撑板的后表面上；
其中，所述支撑板包括凹入部分(S)，所述凹入部分形成在与所述第一半导体元件分离的方向上；
所述电子部件的至少一部分容纳在所述凹入部分中；
所述外部连接端子与所述支撑板的后表面之间的高度H大于所述支撑板对应于所述凹入部分的部分的后表面的位置与所述支撑板后表面其它部分的位置之间的长度h；以及
所述电子部件(31)包括连接端子(33)的整体厚度大于所述倒装芯片安装连接端子(24)的高度。
2.如权利要求1所述的半导体器件，
其中，所述支撑板向与所述第一半导体元件相对的一侧弯曲；以及
所述凹入部分是通过所述支撑板的弯曲形成的。
3.如权利要求1所述的半导体器件，
其中，所述支撑板形成所述凹入部分的部分与所述支撑板的其它部分厚度相同。
4.如权利要求1所述的半导体器件，
其中，所述凹入部分的尺寸小于所述第一半导体元件的表面的尺寸，所述表面朝向所述支撑板。
5.如权利要求1所述的半导体器件，
其中，所述电子部件是与所述第一半导体元件独立设置的第二半导体元件。
6.如权利要求1所述的半导体器件，
其中，所述电子部件的厚度大于所述倒装芯片安装连接端子的高度。
7.如权利要求5所述的半导体器件，
其中，在所述第一半导体元件与所述电子部件之间的空间中设置有具有弹性的绝缘层。
8.如权利要求1所述的半导体器件，
其中，所述电子部件安装在所述支撑板上，通过导线接合连接至所述支撑板，并被树脂密封。
9.如权利要求1所述的半导体器件，
其中，在所述支撑板与所述第一半导体元件之间的空间中设置粘合剂，使得所述支撑板与所述第一半导体元件相互固定。
10.如权利要求1所述的半导体器件，
其中，所述支撑板通过加热而膨胀，并具有柔性。
11.一种半导体器件的制造方法，包括步骤：
将经由第一半导体元件(21)安装到接合器(86)上的电子部件(31)压到由具有凹入部分(93)的接合台(91)支撑的支撑板(11)的主表面，使得所述支撑板在与所述第一半导体元件分离的方向上变形，以使所述电子部件的至少一部分容纳在所述支撑板上形成的凹入部分(S)中，所述支撑板上形成的凹入部分(S)是与所述接合台(91)的凹入部分(93)相对应地形成的。
12.如权利要求11所述的半导体器件的制造方法，
其中，在将所述电子部件压到所述支撑板时，加热所述支撑板。
13.如权利要求11所述的半导体器件的制造方法，还包括步骤：
将所述第一半导体元件安装在所述支撑板的主表面上。
14.如权利要求11所述的半导体器件的制造方法，
其中，所述电子部件是与所述第一半导体元件独立设置的第二半导体元件。
15.如权利要求11所述的半导体器件的制造方法，
其中，将所述支撑板安装在上部形成有凹入部分的台子上；以及
当所述支撑板局部受热时，所述支撑板弯曲而进入所述台子的凹入部分中。
16.如权利要求11所述的半导体器件的制造方法，
其中，边缘部分的横截面向上扩展，所述边缘部分限定所述支撑板的凹入部分的外周部分。
17.如权利要求11所述的半导体器件的制造方法，
其中，所述支撑板的凹入部分具有的深度使得在所述支撑板弯曲时，所述支撑板的弯曲部分的下表面与所述支撑板的凹入部分的底表面相接触。
18.如权利要求11所述的半导体器件的制造方法，
其中，通过夹具加热所述第一半导体元件，所述夹具构造为吸附并保持所述第一半导体元件；以及
所述第一半导体元件的热量通过外部连接端子和所述电子部件传到所述支撑板，所述外部连接端子设置在所述第一半导体元件上，并构造为将所述支撑板与所述第一半导体元件相互连接。
19.如权利要求11所述的半导体器件的制造方法，
其中，以等于或大于所述支撑板的玻璃化转变温度的温度局部地加热所述支撑板。
20.一种半导体器件的制造方法，包括步骤：
在支撑板与第一半导体元件之间设置第二半导体元件；
将经由所述第一半导体元件安装到接合器(86)上的所述第二半导体元件压到所述支撑板被加热而局部弯曲的部位，所述支撑板由具有凹入部分(93)的接合台(91)支撑，所述支撑板被加热而局部弯曲的部位是与所述接合台(91)的凹入部分(93)相对应地形成的；以及
将所述第一半导体元件固定至所述支撑板呈弯曲的部位。
CN2009101289588A 2008-06-11 2009-03-20 半导体器件及其制造方法 Expired - Fee Related CN101604669B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-153519 2008-06-11
JP2008153519A JP2009302212A (ja) 2008-06-11 2008-06-11 半導体装置及びその製造方法
JP2008153519 2008-06-11

Publications (2)

Publication Number Publication Date
CN101604669A CN101604669A (zh) 2009-12-16
CN101604669B true CN101604669B (zh) 2011-09-14

Family

ID=41413990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101289588A Expired - Fee Related CN101604669B (zh) 2008-06-11 2009-03-20 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US20090309239A1 (zh)
JP (1) JP2009302212A (zh)
KR (1) KR101010951B1 (zh)
CN (1) CN101604669B (zh)
TW (1) TWI400774B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015398A (ja) * 2010-07-02 2012-01-19 Toshiba Corp 半導体装置
US20120126399A1 (en) * 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US20130113118A1 (en) * 2011-11-04 2013-05-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sloped Surface in Patterning Layer to Separate Bumps of Semiconductor Die from Patterning Layer
JP5845855B2 (ja) * 2011-11-30 2016-01-20 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
CN103000608B (zh) 2012-12-11 2014-11-05 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
CN103167729B (zh) * 2013-02-25 2016-01-20 合肥京东方光电科技有限公司 柔性印刷电路板及显示装置
US9277652B2 (en) * 2013-03-13 2016-03-01 Blackberry Limited Method and apparatus pertaining to a cavity-bearing printed circuit board
CN103346131A (zh) * 2013-06-25 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种细间距pop式封装结构和封装方法
KR101995891B1 (ko) * 2013-07-26 2019-07-04 에스케이하이닉스 주식회사 스택 패키지 및 그 제조방법
US9905491B1 (en) * 2013-09-27 2018-02-27 STATS ChipPAC Pte. Ltd. Interposer substrate designs for semiconductor packages
US10043738B2 (en) 2014-01-24 2018-08-07 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated package assembly for switching regulator
CN104157617B (zh) * 2014-07-29 2017-11-17 华为技术有限公司 芯片集成模块、芯片封装结构及芯片集成方法
CN104617058B (zh) 2015-01-23 2020-05-05 矽力杰半导体技术(杭州)有限公司 用于功率变换器的封装结构及其制造方法
CN104701272B (zh) 2015-03-23 2017-08-25 矽力杰半导体技术(杭州)有限公司 一种芯片封装组件及其制造方法
CN104779220A (zh) 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
CN109904127B (zh) 2015-06-16 2023-09-26 合肥矽迈微电子科技有限公司 封装结构及封装方法
JP2017037900A (ja) * 2015-08-07 2017-02-16 ローム株式会社 半導体装置およびその製造方法
CN105261611B (zh) 2015-10-15 2018-06-26 矽力杰半导体技术(杭州)有限公司 芯片的叠层封装结构及叠层封装方法
CN105489542B (zh) 2015-11-27 2019-06-14 矽力杰半导体技术(杭州)有限公司 芯片封装方法及芯片封装结构
JP6693228B2 (ja) * 2016-03-30 2020-05-13 Tdk株式会社 電子部品搭載基板
KR102448248B1 (ko) * 2018-05-24 2022-09-27 삼성전자주식회사 Pop형 반도체 패키지 및 그 제조 방법
KR102477355B1 (ko) * 2018-10-23 2022-12-15 삼성전자주식회사 캐리어 기판 및 이를 이용한 기판 처리 장치
US10910336B2 (en) * 2019-01-29 2021-02-02 Shih-Chi Chen Chip package structure
JP2021129045A (ja) 2020-02-14 2021-09-02 富士電機株式会社 半導体モジュール
KR102439099B1 (ko) 2020-03-19 2022-09-02 매그나칩 반도체 유한회사 반도체 다이 형성 및 칩-온-플라스틱 패키징 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
JP2008027994A (ja) * 2006-07-19 2008-02-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5036086A (zh) 1973-08-02 1975-04-04
JPS5175964A (ja) 1974-12-27 1976-06-30 Hitachi Ltd Konseishusekikairosochi
JPS5337383A (en) 1976-09-20 1978-04-06 Hitachi Ltd Semiconductor integrated circuit
JPS5815361U (ja) 1981-07-23 1983-01-31 日本電気株式会社 集積回路装置
JPS5892230A (ja) 1981-11-27 1983-06-01 Mitsubishi Electric Corp 半導体装置
JPS5994441A (ja) 1982-11-19 1984-05-31 Nippon Denso Co Ltd 半導体装置の製造方法
JPS6080232A (ja) 1983-10-11 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> Ｌｓｉチツプ実装用カ−ド
JPS6310571U (zh) 1986-07-08 1988-01-23
JPH0719165Y2 (ja) 1988-12-19 1995-05-01 富士通株式会社 マルチチップ構造
US5054193A (en) * 1989-08-28 1991-10-08 Hewlett-Packard Company Printed circuit board fixture and a method of assembling a printed circuit board
JPH06132351A (ja) * 1992-10-20 1994-05-13 Nec Kansai Ltd Ｔａｂ式半導体装置
JPH07221262A (ja) 1994-02-07 1995-08-18 Hitachi Ltd 半導体モジュール
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
JP3982895B2 (ja) * 1997-04-09 2007-09-26 三井化学株式会社 金属ベース半導体回路基板
JP2874719B2 (ja) * 1997-06-26 1999-03-24 日本電気株式会社 集積回路設計装置
JPH11168185A (ja) 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
JPH11177020A (ja) 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
JPH11214611A (ja) 1998-01-23 1999-08-06 Matsushita Electron Corp 半導体装置及びその製造方法
JP4033968B2 (ja) 1998-03-31 2008-01-16 新日鉄マテリアルズ株式会社 複数チップ混載型半導体装置
JP2000012733A (ja) 1998-06-25 2000-01-14 Toshiba Corp パッケージ型半導体装置
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP3526788B2 (ja) 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP2001028409A (ja) 1999-07-15 2001-01-30 Kyowa Hatsujo Kk 半導体パッケージのデインプル加工方法及び半導体パッケージ
JP2001044332A (ja) * 1999-08-03 2001-02-16 Shinko Electric Ind Co Ltd 半導体装置
JP2001068620A (ja) 1999-08-31 2001-03-16 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP3815933B2 (ja) 1999-12-10 2006-08-30 ローム株式会社 半導体装置及びその製造方法
JP2001267489A (ja) 2000-03-21 2001-09-28 Rohm Co Ltd 半導体装置および半導体チップ
JP3917344B2 (ja) 2000-03-27 2007-05-23 株式会社東芝 半導体装置及び半導体装置の実装方法
JP3597754B2 (ja) 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001308258A (ja) 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
JP4497683B2 (ja) 2000-09-11 2010-07-07 ローム株式会社 集積回路装置
JP2002110894A (ja) 2000-09-25 2002-04-12 Orient Semiconductor Electronics Ltd 回路パッケージ
JP3745213B2 (ja) 2000-09-27 2006-02-15 株式会社東芝 半導体装置及びその製造方法
JP2002158326A (ja) 2000-11-08 2002-05-31 Apack Technologies Inc 半導体装置、及び製造方法
JP2002217332A (ja) 2001-01-16 2002-08-02 Nec Kansai Ltd 半導体装置
JP2002359345A (ja) 2001-03-30 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
JP2003243605A (ja) * 2002-02-21 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003258197A (ja) 2002-03-07 2003-09-12 Seiko Instruments Inc 半導体装置
JP2004356133A (ja) * 2003-05-27 2004-12-16 Matsushita Electric Works Ltd 半導体装置および半導体装置の製造方法
KR20050001159A (ko) 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
KR100585100B1 (ko) * 2003-08-23 2006-05-30 삼성전자주식회사 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법
JP3732194B2 (ja) * 2003-09-03 2006-01-05 沖電気工業株式会社 半導体装置
JP4123131B2 (ja) 2003-10-30 2008-07-23 沖電気工業株式会社 半導体装置
JP2004356654A (ja) 2004-09-06 2004-12-16 Oki Electric Ind Co Ltd 半導体装置
JP2004356655A (ja) 2004-09-06 2004-12-16 Oki Electric Ind Co Ltd 半導体装置
JP2005051261A (ja) * 2004-09-06 2005-02-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
TWI244177B (en) * 2004-10-21 2005-11-21 Chipmos Technologies Inc Method for assembling image sensor and structure of the same
JP2006202783A (ja) 2005-01-17 2006-08-03 Fujitsu Ltd 半導体装置の製造方法
TW200727446A (en) * 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
JP2006013555A (ja) 2005-09-22 2006-01-12 Oki Electric Ind Co Ltd 半導体装置
JP2006013554A (ja) 2005-09-22 2006-01-12 Oki Electric Ind Co Ltd 半導体装置
KR20090012933A (ko) * 2007-07-31 2009-02-04 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드, 시스템 및 반도체패키지의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
JP2008027994A (ja) * 2006-07-19 2008-02-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8748229B2 (en) 2014-06-10
TWI400774B (zh) 2013-07-01
JP2009302212A (ja) 2009-12-24
KR101010951B1 (ko) 2011-01-26
KR20090129318A (ko) 2009-12-16
US20090309239A1 (en) 2009-12-17
CN101604669A (zh) 2009-12-16
US20120322202A1 (en) 2012-12-20
TW200952129A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
CN101604669B (zh) 半导体器件及其制造方法
KR100522223B1 (ko) 반도체장치및그제조방법
US7208826B2 (en) Semiconductor device and method of manufacturing the same
KR100445072B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
US6784554B2 (en) Semiconductor device and manufacturing method thereof
EP0786808B1 (en) Printed circuit board or semiconductor device comprising anisotropic conductive sheets
US6825552B2 (en) Connection components with anisotropic conductive material interconnection
KR100613790B1 (ko) 회로 장치
KR101154733B1 (ko) 회로 칩을 패키징하는 방법 및 패키지
US5367124A (en) Compliant lead for surface mounting a chip package to a substrate
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US20080188037A1 (en) Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
US20040004292A1 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
JP2001077293A (ja) 半導体装置
US20020056561A1 (en) Semiconductor device
US6548326B2 (en) Semiconductor device and process of producing same
KR20000076778A (ko) 반도체장치 및 그의 제조방법
JP2000323516A (ja) 配線基板の製造方法及び配線基板及び半導体装置
US11862600B2 (en) Method of forming a chip package and chip package
US7745907B2 (en) Semiconductor package including connector disposed in troughhole
CN101499443A (zh) 元件安装用基板、半导体组件及其制造方法及便携式设备
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
TWI834888B (zh) 封裝基板
JP5678978B2 (ja) 半導体装置の製造方法
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150514

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110914

Termination date: 20210320

CF01 Termination of patent right due to non-payment of annual fee