JPS5994441A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5994441A JPS5994441A JP20435982A JP20435982A JPS5994441A JP S5994441 A JPS5994441 A JP S5994441A JP 20435982 A JP20435982 A JP 20435982A JP 20435982 A JP20435982 A JP 20435982A JP S5994441 A JPS5994441 A JP S5994441A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- annular body
- terminal
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は超小型、かつ組み付は簡素化及び半導体チップ
自身を気密封止のパッケージの一部とした事を特徴とす
る半導体装置に関するものである。
自身を気密封止のパッケージの一部とした事を特徴とす
る半導体装置に関するものである。
従来、例えばシリコン単結晶基板に作製したＩＣ，ＬＳ
Ｉ等において細い金線等によるいわゆるワイヤーボンデ
ィング法によりＩＣ，ＬＳｆ等からの外部への電極取り
出しをおこなっていたが、量産性の面において十分でな
く、複雑な構造のものでは取り扱いがめんどうであり、
又このＡβやＡｕ線も２５〜５０μと非常に細く取り扱
い時断線等の細心の注意が必要であった。又前記の構造
では量産性の面で問題がありコストの上昇になってしま
っているのが現状である。そのために、いわゆるフリッ
プチップビームリード法による組み付けがあるが基板中
の素子自体に対する保護は十分でなく耐環境性の面で問
題があった。
Ｉ等において細い金線等によるいわゆるワイヤーボンデ
ィング法によりＩＣ，ＬＳｆ等からの外部への電極取り
出しをおこなっていたが、量産性の面において十分でな
く、複雑な構造のものでは取り扱いがめんどうであり、
又このＡβやＡｕ線も２５〜５０μと非常に細く取り扱
い時断線等の細心の注意が必要であった。又前記の構造
では量産性の面で問題がありコストの上昇になってしま
っているのが現状である。そのために、いわゆるフリッ
プチップビームリード法による組み付けがあるが基板中
の素子自体に対する保護は十分でなく耐環境性の面で問
題があった。
本発明はこのような問題点を解決するためになされたも
のであり、その特徴は外部への電極の取出しの単純化、
耐環境性の向上、及び小型化により量産性、コストの低
減の可能な半導体装置を提供する事を目的とするもので
ある。
のであり、その特徴は外部への電極の取出しの単純化、
耐環境性の向上、及び小型化により量産性、コストの低
減の可能な半導体装置を提供する事を目的とするもので
ある。
そのため本発明では、−主面には第１の電極部及びこの
第１の電極部を環状に取り囲む第１の環状体が形成され
ており、かつこの−主面以外の面には前記第１の電極部
から基体中を導出する接続端子が形成された絶縁性基板
と、−主面に前記第１の電極部と対応した第２の電極部
及び前記第１の環状体に対応した第２の環状体が形成さ
れた半導体基板とを備え、前記第１の電極部と前記第２
の電極部とが、及び前記第１の環状体と前記第２の環状
体とがそれぞれ接着固定されるようにしたことを特徴と
する。
第１の電極部を環状に取り囲む第１の環状体が形成され
ており、かつこの−主面以外の面には前記第１の電極部
から基体中を導出する接続端子が形成された絶縁性基板
と、−主面に前記第１の電極部と対応した第２の電極部
及び前記第１の環状体に対応した第２の環状体が形成さ
れた半導体基板とを備え、前記第１の電極部と前記第２
の電極部とが、及び前記第１の環状体と前記第２の環状
体とがそれぞれ接着固定されるようにしたことを特徴と
する。
次に本発明をよりよく理解するために図に示す一実施例
を用いて具体的に説明する。まず第１〜３図に示す絶縁
性基板について説明する。第１図はその上面図、第２図
は断面図、第３図は裏面図である。たとえばアルミナ等
の絶縁性基板に配線部１を縦方向、横方向に形成したい
わゆる多層構造の積層基板２の一主面へに、スクリーン
印刷等の手法により第１の電極部３になる導体層部を例
えば銀パラジウム系の導体ペースを用いて形成した。次
に所定の部所、すなわち後の工程でハンダ層を形成する
部所以外のところにカラス等の絶縁体部４を形成し、導
体層部３を部分的に被覆する。
を用いて具体的に説明する。まず第１〜３図に示す絶縁
性基板について説明する。第１図はその上面図、第２図
は断面図、第３図は裏面図である。たとえばアルミナ等
の絶縁性基板に配線部１を縦方向、横方向に形成したい
わゆる多層構造の積層基板２の一主面へに、スクリーン
印刷等の手法により第１の電極部３になる導体層部を例
えば銀パラジウム系の導体ペースを用いて形成した。次
に所定の部所、すなわち後の工程でハンダ層を形成する
部所以外のところにカラス等の絶縁体部４を形成し、導
体層部３を部分的に被覆する。
またこの時第１の環状体５も同時に形成した。これはハ
ンダディプの際に不必要な所にハンダが付着しないよう
にするためである。又、このアルミナ積層基板２の他方
の面Ｂには一主面へから導通して他面Ｂに導出する接続
端子６を上記と同様の方法にて形成しである。又、少な
くともこの他の面Ｂ側には回路要素としての抵抗体７等
がスクリーン印刷による厚膜又は蒸着等による薄膜等に
より形成され、これら抵抗体７と接続端子６とを電気接
続する導体層部９上には絶縁体部１０が形成されている
。次に各部所３，５．６にハンダ層８を形成した。
ンダディプの際に不必要な所にハンダが付着しないよう
にするためである。又、このアルミナ積層基板２の他方
の面Ｂには一主面へから導通して他面Ｂに導出する接続
端子６を上記と同様の方法にて形成しである。又、少な
くともこの他の面Ｂ側には回路要素としての抵抗体７等
がスクリーン印刷による厚膜又は蒸着等による薄膜等に
より形成され、これら抵抗体７と接続端子６とを電気接
続する導体層部９上には絶縁体部１０が形成されている
。次に各部所３，５．６にハンダ層８を形成した。
次に第４図について説明すると、通常の作製手法によっ
て単結晶シリコン基板１０１上に所望の集積回路１０２
が形成されている。この回路１０２より外部への信号の
取り出し電極１０３ （第２の電極部）上には例えばＡ
ｌ−’ｌ” ｉ −Ｃｕ 構造を蒸着、メッキ等により
形成しである。又、この時同時に第２の環状体１０４も
Ａｌ−Ｔ ｉ −Ｃｕ構造、又はＴ ｉ −Ｃｕ構造に
て形成した。そしてこの第２の電極部１０３、第２の環
状体１０４上にハンダ層１０５を形成したものである。
て単結晶シリコン基板１０１上に所望の集積回路１０２
が形成されている。この回路１０２より外部への信号の
取り出し電極１０３ （第２の電極部）上には例えばＡ
ｌ−’ｌ” ｉ −Ｃｕ 構造を蒸着、メッキ等により
形成しである。又、この時同時に第２の環状体１０４も
Ａｌ−Ｔ ｉ −Ｃｕ構造、又はＴ ｉ −Ｃｕ構造に
て形成した。そしてこの第２の電極部１０３、第２の環
状体１０４上にハンダ層１０５を形成したものである。
なお、１０６はＳ ｉ Ｏ２膜等の絶縁膜である。
次にハンダ層８を形成したアルミナ積層基板２とハンダ
層１０５を形成した単結晶シリコン基板１０１を真空中
又は不活性ガス中で第１の電極部３と第２の電極部１０
３をハンダ層８，１０５とでもって接着固定するととも
に同時に第１の環状体５と第８２の環状体１０４をハン
ダＮ８，１０５でもって接着固定する事により、この環
状体５゜１０４により気密性をもって隔離を形成した。
層１０５を形成した単結晶シリコン基板１０１を真空中
又は不活性ガス中で第１の電極部３と第２の電極部１０
３をハンダ層８，１０５とでもって接着固定するととも
に同時に第１の環状体５と第８２の環状体１０４をハン
ダＮ８，１０５でもって接着固定する事により、この環
状体５゜１０４により気密性をもって隔離を形成した。
次に回路の定数等を精密に調整する必要のあるものでは
このアルミナ積層基板上に形成しである接続端子６にい
わゆるブロービングをおこない回路要素としての抵抗体
等７をレーザートリミング等をおこない調整した。この
様子をｆｆ１５図に示す。
このアルミナ積層基板上に形成しである接続端子６にい
わゆるブロービングをおこない回路要素としての抵抗体
等７をレーザートリミング等をおこない調整した。この
様子をｆｆ１５図に示す。
又、いままでは１つの半導体チップについて説明したが
、シリコンウェファ−状態でシリコンウェファ−に対応
する大きさのアルミナ積層基板に接続し＼ウェファー状
態でプロービング、トリミングをおこなった後、シリコ
ンウェファ−とアルミナ積層基板を同時に切断して分離
してもよい事はいうまでもない。
、シリコンウェファ−状態でシリコンウェファ−に対応
する大きさのアルミナ積層基板に接続し＼ウェファー状
態でプロービング、トリミングをおこなった後、シリコ
ンウェファ−とアルミナ積層基板を同時に切断して分離
してもよい事はいうまでもない。
この構造にする事により従来のように外部への電極取出
しはＡｌやＡｕ線のワイヤーポンディングを行なわなく
てもよく、厚膜印刷又は薄膜蒸着の手法でアルミナ基板
等に配線とする事ができるので量産性があがる。又、こ
のようにハンダｉＪ８．１０５を利用すれば電気的接続
と、外部の雰囲気に対する気密性を保持する事が同時に
しかも容易におこなう事ができ、量産性及び多方面への
応用という点においてコストの低減、作業の容易さにお
いて非常に有利である。
しはＡｌやＡｕ線のワイヤーポンディングを行なわなく
てもよく、厚膜印刷又は薄膜蒸着の手法でアルミナ基板
等に配線とする事ができるので量産性があがる。又、こ
のようにハンダｉＪ８．１０５を利用すれば電気的接続
と、外部の雰囲気に対する気密性を保持する事が同時に
しかも容易におこなう事ができ、量産性及び多方面への
応用という点においてコストの低減、作業の容易さにお
いて非常に有利である。
又、耐環境性という面においても第１の環状体と第２の
環状体で形成される空間は外部雰囲気に直接さらされな
いのでシリコン基板上に形成される空間は外部雰囲気に
直接さらされないのでシリコン基板上に形成された素子
、特にＭＯＳ型の半導体素子においては良好である。又
、この環状体は気密性の向上ばかりでなく機械的強度の
向上も兼ね備えている。
環状体で形成される空間は外部雰囲気に直接さらされな
いのでシリコン基板上に形成される空間は外部雰囲気に
直接さらされないのでシリコン基板上に形成された素子
、特にＭＯＳ型の半導体素子においては良好である。又
、この環状体は気密性の向上ばかりでなく機械的強度の
向上も兼ね備えている。
又、本実施例においてはアルミナ積層基板２の他の面の
接続端子はハンダ層でもっていわゆるフリップチップ型
にしであるが、リードピンをこの部分にあらかしめ取り
付けておく事もできる。さらにアルミナ積層基板２の両
面に抵抗体層を形成してもよい。又、本実施例ではハン
ダでもって接続したが、他の金属、導電性高分子ペース
ト等でおこなってもよい。
接続端子はハンダ層でもっていわゆるフリップチップ型
にしであるが、リードピンをこの部分にあらかしめ取り
付けておく事もできる。さらにアルミナ積層基板２の両
面に抵抗体層を形成してもよい。又、本実施例ではハン
ダでもって接続したが、他の金属、導電性高分子ペース
ト等でおこなってもよい。
又、フリップチップの特徴を有効に利用した他の実施例
が第６図に示してあり、予め第１のシリコン基板２４０
に第２のシリコン基板２０２がフリップチップ構造で取
り付けてあり、この第１のシリコン基板２０１は前記と
同様にしてアルミナ積ＷＪ基板２００に接続しである。
が第６図に示してあり、予め第１のシリコン基板２４０
に第２のシリコン基板２０２がフリップチップ構造で取
り付けてあり、この第１のシリコン基板２０１は前記と
同様にしてアルミナ積ＷＪ基板２００に接続しである。
この場合には予めアルミナ積層基板２００に凹部２０３
が形成してあり、第２のシリコン基板２０２がこの凹部
２０３に納まるようにしである。
が形成してあり、第２のシリコン基板２０２がこの凹部
２０３に納まるようにしである。
又、他の実施例としては、第７図に示す如くアルミナ積
層基板３００の側面部に接続端子３０６を設けた例で、
この側面部の接続端子３０６は次のように作製した。ア
ルミナ積層基板内に配線部３０１を焼成形成する時に、
将来切断して分割した時側面３０２にあられれる部分の
配線部３０１を利用して複数コンデンサの接続端子３０
６とする。この時接続端子３０６にはハンダ層３０８を
形成した。又、他の面には回路要素としての抵抗層等３
０７が形成しである。この様子を第７図に示す。この半
導体装置は縦方向に立てて使用する事ができるので集積
密度を上げる事ができる。又、ｆｆ１７図には図示しな
かったが、他の面には抵抗層等３０７をトリミングする
時にプローバーの針を接触する電極部が設けである。
層基板３００の側面部に接続端子３０６を設けた例で、
この側面部の接続端子３０６は次のように作製した。ア
ルミナ積層基板内に配線部３０１を焼成形成する時に、
将来切断して分割した時側面３０２にあられれる部分の
配線部３０１を利用して複数コンデンサの接続端子３０
６とする。この時接続端子３０６にはハンダ層３０８を
形成した。又、他の面には回路要素としての抵抗層等３
０７が形成しである。この様子を第７図に示す。この半
導体装置は縦方向に立てて使用する事ができるので集積
密度を上げる事ができる。又、ｆｆ１７図には図示しな
かったが、他の面には抵抗層等３０７をトリミングする
時にプローバーの針を接触する電極部が設けである。
以上述べたように本発明においては、環状体によって気
密性をもってかつ機械的強度を向上し、同時に電極部も
接続できる事から、組み付けの簡素化、コストの低減、
さらに量産性をもって、ウェファ−状態でおいてさえも
半導体チップ自身を気密封止のパノゲージの一部として
利用する事ができる。稍密に回路の調整が必要なもので
はこの状態でトリミングも可能であり前記したよう特徴
をもった半導体装置を提供する事ができる。
密性をもってかつ機械的強度を向上し、同時に電極部も
接続できる事から、組み付けの簡素化、コストの低減、
さらに量産性をもって、ウェファ−状態でおいてさえも
半導体チップ自身を気密封止のパノゲージの一部として
利用する事ができる。稍密に回路の調整が必要なもので
はこの状態でトリミングも可能であり前記したよう特徴
をもった半導体装置を提供する事ができる。
第１図、第２図及び第３図は本発明になる半導体装置に
おいて絶縁性基板の一実施例を示す上面図、側面断面図
、及び裏面図、第４図は集積回路を形成した半導体基板
を示す側面断面図、第５図は本発明の一実施例になる半
導体装置の全体構成を示す側面断面図、第６図及び第７
図は本発明の他の実施例になる半導体装置の全体構成を
示す側面断面図である。 １・・・配線部、２・・・絶縁性基板をなすアルミナ積
層基板、３・・・第１の電極部、５・・・第１の環状体
、６・・・接続端子、７・・・抵抗体、１３，１０５・
・・ハンダ層、１０１・・・単結品シリコン基板、１０
３・・・第２の電極部、１０４・・・第２の環状体。 代理人弁理士 岡 部 隆 ゛。
おいて絶縁性基板の一実施例を示す上面図、側面断面図
、及び裏面図、第４図は集積回路を形成した半導体基板
を示す側面断面図、第５図は本発明の一実施例になる半
導体装置の全体構成を示す側面断面図、第６図及び第７
図は本発明の他の実施例になる半導体装置の全体構成を
示す側面断面図である。 １・・・配線部、２・・・絶縁性基板をなすアルミナ積
層基板、３・・・第１の電極部、５・・・第１の環状体
、６・・・接続端子、７・・・抵抗体、１３，１０５・
・・ハンダ層、１０１・・・単結品シリコン基板、１０
３・・・第２の電極部、１０４・・・第２の環状体。 代理人弁理士 岡 部 隆 ゛。
Claims (1)
- 【特許請求の範囲】 （１１−主面には第１の電極部及びこの第１の電極部を
環状に取り囲む第１の環状体が形成されており、かつこ
の−主面以外の面には前記第１の電極部から基体中を導
出する接続端子が形成された絶縁性基板と、−主面に前
記ｍｌの電極部と対応した第２の電極部及び前記第１の
環状体に対応した第２の環状体が形成された半導体基板
とを備え、前記第１の電極部と前記第２の電極部とが、
及び前記第１の環状体と前記第２の環状体とがそれぞれ
接着固定された半導体装置。 （２）前記絶縁性基板の裏面には回路要素が形成され前
記接続端子に電気接続されてなる特許請求の範囲第１項
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20435982A JPS5994441A (ja) | 1982-11-19 | 1982-11-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20435982A JPS5994441A (ja) | 1982-11-19 | 1982-11-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5994441A true JPS5994441A (ja) | 1984-05-31 |
| JPH0454973B2 JPH0454973B2 (ja) | 1992-09-01 |
Family
ID=16489200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20435982A Granted JPS5994441A (ja) | 1982-11-19 | 1982-11-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994441A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63128656A (ja) * | 1986-11-18 | 1988-06-01 | Sanyo Electric Co Ltd | 混成集積回路 |
| JPS63310139A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | 半導体装置 |
| US5293067A (en) * | 1991-05-23 | 1994-03-08 | Motorola, Inc. | Integrated circuit chip carrier |
| WO1996042107A1 (en) * | 1995-06-13 | 1996-12-27 | Hitachi Chemical Company, Ltd. | Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device |
| JP2001308258A (ja) * | 2000-04-26 | 2001-11-02 | Sony Corp | 半導体パッケージ及びその製造方法 |
| JP2001319985A (ja) * | 2000-02-29 | 2001-11-16 | Agilent Technol Inc | チップマウント型封止構造体 |
| JP2002083925A (ja) * | 2000-09-11 | 2002-03-22 | Rohm Co Ltd | 集積回路装置 |
| JP2006186091A (ja) * | 2004-12-27 | 2006-07-13 | Mitsubishi Heavy Ind Ltd | 半導体装置及びその製造方法 |
| JP2006303360A (ja) * | 2005-04-25 | 2006-11-02 | Fujikura Ltd | 貫通配線基板、複合基板及び電子装置 |
| JP2009231556A (ja) * | 2008-03-24 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の実装構造および半導体素子の実装方法 |
| JP2011055018A (ja) * | 2010-12-20 | 2011-03-17 | Fujikura Ltd | 電子装置 |
| JP2011066449A (ja) * | 2010-12-20 | 2011-03-31 | Fujikura Ltd | 貫通配線基板の製造方法、複合基板の製造方法、及びこれらの製造方法により形成された貫通配線基板や複合基板を用いた電子装置の製造方法 |
| US7952181B2 (en) | 2007-03-23 | 2011-05-31 | Kabushiki Kaisha Toshiba | Wiring substrate for a multi-chip semiconductor device |
| US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
| WO2022244133A1 (ja) * | 2021-05-19 | 2022-11-24 | オリンパスメディカルシステムズ株式会社 | 撮像ユニット、撮像ユニットの製造方法、および、内視鏡 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147255A (en) * | 1975-06-13 | 1976-12-17 | Hitachi Ltd | Semiconductor device |
-
1982
- 1982-11-19 JP JP20435982A patent/JPS5994441A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147255A (en) * | 1975-06-13 | 1976-12-17 | Hitachi Ltd | Semiconductor device |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63128656A (ja) * | 1986-11-18 | 1988-06-01 | Sanyo Electric Co Ltd | 混成集積回路 |
| JPS63310139A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | 半導体装置 |
| US5293067A (en) * | 1991-05-23 | 1994-03-08 | Motorola, Inc. | Integrated circuit chip carrier |
| WO1996042107A1 (en) * | 1995-06-13 | 1996-12-27 | Hitachi Chemical Company, Ltd. | Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device |
| US6223429B1 (en) * | 1995-06-13 | 2001-05-01 | Hitachi Chemical Company, Ltd. | Method of production of semiconductor device |
| KR100290993B1 (ko) * | 1995-06-13 | 2001-08-07 | 이사오 우치가사키 | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 |
| JP2001319985A (ja) * | 2000-02-29 | 2001-11-16 | Agilent Technol Inc | チップマウント型封止構造体 |
| JP2001308258A (ja) * | 2000-04-26 | 2001-11-02 | Sony Corp | 半導体パッケージ及びその製造方法 |
| JP2002083925A (ja) * | 2000-09-11 | 2002-03-22 | Rohm Co Ltd | 集積回路装置 |
| JP2006186091A (ja) * | 2004-12-27 | 2006-07-13 | Mitsubishi Heavy Ind Ltd | 半導体装置及びその製造方法 |
| JP2006303360A (ja) * | 2005-04-25 | 2006-11-02 | Fujikura Ltd | 貫通配線基板、複合基板及び電子装置 |
| US7952181B2 (en) | 2007-03-23 | 2011-05-31 | Kabushiki Kaisha Toshiba | Wiring substrate for a multi-chip semiconductor device |
| US8164189B2 (en) | 2007-03-23 | 2012-04-24 | Kabushiki Kaisha Toshiba | Multi-chip semiconductor device |
| JP2009231556A (ja) * | 2008-03-24 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の実装構造および半導体素子の実装方法 |
| US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
| JP2011055018A (ja) * | 2010-12-20 | 2011-03-17 | Fujikura Ltd | 電子装置 |
| JP2011066449A (ja) * | 2010-12-20 | 2011-03-31 | Fujikura Ltd | 貫通配線基板の製造方法、複合基板の製造方法、及びこれらの製造方法により形成された貫通配線基板や複合基板を用いた電子装置の製造方法 |
| WO2022244133A1 (ja) * | 2021-05-19 | 2022-11-24 | オリンパスメディカルシステムズ株式会社 | 撮像ユニット、撮像ユニットの製造方法、および、内視鏡 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0454973B2 (ja) | 1992-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539622A (en) | Hybrid integrated circuit device | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JPS6355213B2 (ja) | ||
| JPH0357618B2 (ja) | ||
| JPH0234462B2 (ja) | ||
| JPS5994441A (ja) | 半導体装置の製造方法 | |
| JP2002009236A (ja) | 多層半導体装置及びその製造方法 | |
| JPH0855930A (ja) | 半導体素子収納用パッケージ | |
| JP2004071961A (ja) | 複合モジュール及びその製造方法 | |
| JPS58128754A (ja) | 混成集積回路 | |
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPS6227544B2 (ja) | ||
| JPH07321160A (ja) | 半導体装置 | |
| JPS58105546A (ja) | 半導体パツケ−ジング方法 | |
| JP2504586Y2 (ja) | 電子部品用パッケ―ジ | |
| JP3270803B2 (ja) | 配線基板 | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPS61284951A (ja) | 半導体装置 | |
| JPH07142631A (ja) | 半導体装置およびその製造方法 | |
| JPH0451488Y2 (ja) | ||
| JPS601847A (ja) | 混成集積回路 | |
| JPS6043660B2 (ja) | 半導体装置 |