JPS63310139A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関するものであり、特に、バン
ブ電極を用いた半導体装置に適用して有効な技術に関す
るものである。

〔従来技術〕

バンブ電極を有する半導体チップは、特願昭６１−９２
０３２号に記載されているように、例えばマイクロチッ
プキャリアによって封止される。

このマイクロチップキャリアを搭載基板上に複数個配置
することにより、高密度実装を行っている。

ここで、前記実装基板上の配線から半導体チップの入力
端子（例えばバンブ電極）までの信号配線の特性抵抗と
、半導体チップに構成されている回路を前記入力端子か
ら見たときの抵抗とのマツチングが取れていないと、信
号が半導体チップに入る部分で反射される。そこで、そ
れらのマツチングを取るために、前記マイクロチップキ
ャリア内に抵抗素子を設け、これを半導体チップの入力
端子例えばバンブ電極に接続することがある。

〔発明が解決しようとする問題点〕

前記のように、抵抗素子を設けることにより、信号の反
射を防げるものの、抵抗素子を設けるための空間を必要
とするため、マイクロチップキャリアが大きくなり実装
密度が低下することを本発明者は見出した。

本発明の目的は、半導体装置の実装密度を高めることに
ある。

本発明の他の目的は、半導体装置の封止技術の向上を図
ることにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、半導体チップがバンブ電極を通してキャリア
の配線層に接続し、その配線層内に抵抗素子を設けるも
のである。

また、前記半導体チップをキャリアとキャップで封止す
る半導体装置の製造方法であって、チャンバ内の圧力を
所定値まで減圧した後、前記チャンバ内の圧力及び加熱
温度を制御しながら上昇させて前記封止を行うものであ
る。

【作用〕 上述した手段によれば、抵抗素子が配線層の内に設けら
れるので、抵抗素子を設けるための空間が不要となり、
半導体装置の実装密度を高めることができる。

また、キャビティの内部の気圧とキャビティの外部の気
圧の平衡を保った状態で封止がなされるので、キャビテ
ィ内の空気あるいはガスの吹き出しによるブローホール
の発生を防止して、封止技術の向上を図ることができる
。

〔発明の実施例Ｉ〕

以下、本発明の実施例Ｉを図面を用いて説明する。

第１図は、半導体チップを封止したマイクロチップキャ
リアの断面図である。

第１図において、１は例えば単結晶シリコンからなる半
導体チップであり、その主面すなわち後述するバンブ電
極２が設けられる面に、例えばバイポーラトランジスタ
、抵抗素子を形成することにより、例えば、特開昭５９
−１５３３３０号公報に示されているようなＥ　ＣＬ　
（Ｅｍｉｔｔｅｒ　ＣｏｕｐｌｅｄＬｏｇｉｃ）回路、
あるいはＮ　Ｔ　Ｌ　（Ｎｏｎ　Ｔｈｒｅｓｈｏｌｄｌ
ｏｇｉｃ）回路等によって種々の論理回路を構成してい
る。また、論理回路領域の一部にＲＯＭ　（Ｒｅ−ａｄ
Ｏｎｌｙ　Ｍｅｍｏｒｙ）あるいはＲＡＭ　（Ｒａｎｄ
ｏｍ　ＡｃｃｅｓｓＭｅｍｏｒｙ）を構成することもあ
る。この半導体チップ１は、超高速メイン・フレーム・
コンピュータのＣＰ　Ｕ　（Ｃｅｎｔｒａｌ　Ｐｒｏｃ
ｅｓｓｉｎｇ　Ｕｎｉｔ）を構成するために用いられ、
消費電力は、例えば３０ワット程度である。半導体チッ
プ１は、例３えばｐｂが９８重量％、Ｓｎが２重量％の
半田からなるバンブ電極２によってキャリア３Ａ上の多
層配線層４に接続している。バンブ電極２は、半導体チ
ップ１の主面すなわちトランジスタ等の素子が形成され
ている面のほぼ全域に設けられている。キャリア３Ａは
、厚膜印刷焼成技術によって形成したムライト等のセラ
ミックからなり、その内部に例えばＷ（タングステン）
からなる内部配線９を有している。内部配線９で多層配
線層４の中の配線と、キャリア３Ａの下面の半田からな
るバンブ電極５を接続している。バンブ電極５は、例え
ばＳｎとＡｇの合金でできており、キャリア３Ａの下面
のほぼ全面に配置されている。バンプ電極５同志の間隔
は、バンブ電極２のそれより広くなっている。

半導体チップ１は１例えば窒化アルミナ合金（八〇Ｎ）
あるいはカーバイト（Ｓ　ｉ　Ｃ）等からなるキャップ
３Ｂを半田８でキャリア３Ａに接着させることにより封
止している。半田８は、ｐｂとＳｎ及び５重量％程度の
Ａｇを含んだものからなっている。半導体チップ１の裏
面すなわちバンブ電極２を形成している方の面と反対側
の面は、例えばｐｂとＳｎ及び５重量％程度のＡｇを含
ませた半田７によってキャップ３Ｂに接着させることに
より、動作時に発生する熱を放熱するようにしている。

ここで、バンブ電極２の融点は、３２０”Ｃ程度であり
、半田７及び８の融点は２９２℃程度である。このよう
に、キャップ３Ｂと半導体チップ１の接着及びキャップ
３Ｂとキャリア３Ａの接着にバンブ電極２より融点の低
い半田７．８を用いることにより、半導体チップ１の封
止時にバンブ電極２が再溶融しないようにしている。な
お、　。

半田７．８としては、例えばＳｎを３０重量％程度含ま
せることによって２５２℃程度の低融点にしたものを用
いてもよい。キーヤリア３Ａ、キャップ３Ｂ、多層配線
層４、バンブ電極５、半田８、内部配線９とでマイクロ
チップキャリア３を構成している。引出し線の先端の矢
印は、マイクロチップキャリア３全体を示していること
を意味している。

第２図に、前記多層配線層４の構成の一例を示す。

第２図において、キャリア３Ａの上に第１層目のポリイ
ミド膜１０を形成し、この上に例えば蒸着によって第１
層目のアルミニウム配線１１を形成している。配線１１
は、ポリイミド膜１ｏを選択的に除去してなる接続孔１
４を通して内部配線９に接続している。配線１１の上に
は第２層目のポリイミド膜１２が形成してあり、この上
に例えばスパッタによるＣｒとＳｉとＯ（酸素）の化合
物がなる抵抗素子Ｒを形成している。抵抗素子Ｒは、第
２層目の導体層であり、この周囲を第３層目のポリイミ
ド膜１３が覆っている。ポリイミド膜１３は、抵抗素子
Ｒの近傍のみに設けられ、これから第２層目のポリイミ
ド膜１２の一部が露出している。ポリイミド膜１２．１
３の上に、例えば蒸着による第２層目（導体膜としては
第３層目）のアルミニウム配線１６が延在している。抵
抗素子Ｒの一端は、接続孔１７゜配線１６、接続孔１５
、配Ｉ！１１を通して内部配線９に接続している。抵抗
素子Ｒの前記と異る他端は、その抵抗素子Ｒをバンブ電
極２に接続するための配線１６が接続孔１７を通して接
続している。配線１６は第４層目のポリイミド膜１８に
よって覆れている。

ポリイミド膜１８は、所定の配線１６の上部では選択的
に除去されて開口１９を形成しており、この間口１９か
ら露出している配線１６にバンブ電極２の下地金属膜２
０が接続している。下地金属層２０は、例えば蒸着によ
ってＣｒ膜を形成し、このＣｒ膜をパターニングした後
、Ｎｉをメッキしさらにその上にＡｕをメッキして形成
したものである。下地金属膜２０の上にバンブ電極２が
接続されている。

抵抗素子Ｒは、全てのバンブ電極２に対して設けられて
いるものではなく、抵抗素子Ｒが接続されていないバン
ブ電極２もあれば、抵抗素子Ｒが接続されるバンブ電極
２もある。１個の抵抗素子Ｒは、１個のバンブ電極２に
接続している。

前記抵抗素子Ｒを設けることにより、半導体チップ１に
構成されている回路と、後述する搭載基板６及びキャリ
ア３Ａ上の配線（以下、伝送線路という）の特性抵抗と
のマツチングを取るようにして、信号が半導体チップ１
に入力される際に反射を起さないようにしている。抵抗
素子Ｒを設けなくとも、伝送線路とのマツチングが取れ
る回路には抵抗素子Ｒは設けられない。

なお、多層配線層４は、ポリイミド膜とアルミニウム膜
を交互に積層することにより、例えば４層〜６層のアル
ミニウム配線を形成するようにしてもよい。抵抗素子Ｒ
は、アルミニウム配線と別に形成されるので、前記４層
〜６層のうちのいずれかの層の間、つまり１層目と２層
目のアルミニウム配線の間、２層目と３層目のアルミニ
ウム配線の間等のように設ければよい。抵抗素子Ｒは、
第２図に示したポリイミド膜１３のように、その上及び
周囲のみを覆うポリイミド膜によってアルミニウム配線
から絶縁する。

一方、半導体チップ１では、その表面が選択的な熱酸化
によるフィールド絶縁膜ＬＯＧＯ８によって覆れている
。このフィールド絶縁膜ＬＯＧＯ８の上に例えば酸化シ
リコン膜からなる第１層目の層間絶縁膜２１が形成され
ている。絶縁膜２１は、例え・ばバイポーラトランジス
タの多結晶シリコン膜からなるエミッタ電極を覆ってい
る。絶縁膜２１の上に例えばスパッタによる第１層目の
アルミニウム膜からなる配線２２が延在している。配線
２２の上を第２層目の層間絶縁膜２３が覆い、これを選
択的に除去して接続孔２４を形成している。この接続孔
２４を通して例えばスパッタによる第２層目のアルミニ
ウム膜からなる配線２５が配線２２に接続している。な
お、配線２５の上にさらに絶縁膜を介在させて第３層目
のアルミニウム配線、さらにその上に絶縁膜を介在させ
て第４層目のアルミニウム配線を設けるようにしてもよ
い。前記第２層目の配線２５の上を、例えば下から酸化
シリコン膜、リンシリケートガラス（ＰＳＧ）膜、窒化
シリコン膜を積層して構成した最終保護膜２６が覆って
いる。

配線２５の所定部の上で最終保護膜２６を選択的に除去
して開口２７を形成し、この間口２７から露出している
配線２５０表面に下地金属膜２８を接続している。

下地金属膜２８は、例えばクロムを蒸着させてパターニ
ングした後、ＮｉをメッキしさらにＡｕをメッキして形
成したものである。下地金属膜２８の上にバンブ電極２
が形成される。

次に、第３図に半田７の付近の断面を示す。

第３図において、半導体チップ１の裏面に下から例えば
Ａｕ膜３１、Ｃｒ［１Ｉ３２、Ｃｕ　ｌｌｌ３３．　Ａ
　ｕ膜３４を順次メッキし、このＡｕ膜３４の上に半田
７を形成している。一方、キャップ３Ｂにおいては、そ
の表面に例えばＴｉ膜２９を蒸着で形成し、この上にＮ
ｉ膜３０をメッキしている。なお、Ｎｉ膜３０の上にさ
らにＡｕメッキを施してもよい。

次に、半田８の付近のキャリア３Ａ及びキャラ、ブ３Ｂ
の断面を示す。

第４図に示すように、キャリア３Ａの半田８が設けられ
る部分にＷ膜３５を焼結によって形成している。Ｗ膜３
５は、キャリア３Ａの周辺部にリング状に形成されてい
る。この上にＮｉ膜３６をメッキしている。Ｎｉ膜３６
の上にざらにＡｕ膜３７をメッキによって形成している
。半田８はＡｕ膜３７の上に形成される。一方、キャッ
プ３Ｂでは、Ｔｉ膜２９が例えば蒸着によって形成され
、この上にＮｉ膜３０をメッキしている。なお、Ｎｉ膜
３０の上にさらにＡｕメッキしてもよい。

次に、複数のマイクロチップキャリア３を搭載基板６に
搭載した状態を第５図に示し、それらのマイクロチップ
キャリア３をキャップ３９で封止したときの断面を第６
図に示す。

第５図に示すように、マイクロチップキャリア３は、例
えば厚膜印刷焼成技術によって形成したムライト等のセ
ラミックからなる搭載基板６に複数搭載される。搭載基
板６は、図示していないが、その内部に複数層の配線を
延在させており、これが下面の、例えば４２７０イに金
メッキを施したピン３８に接続している。

第６図に示すように、搭載基板６には例えばＣＵとＭｏ
の合金からなるキャップ３９が半田４１によって接着さ
れる。半田４１は、例えばｐｂを６０重量％、Ｓｎを４
０重量％程度含んだものである。

キャップ３９の内面には、キャップ３９と一体に形成さ
れた上部放熱フィン３９Ａが設けられている。上部フィ
ン３９Ａは櫛歯状に形成されており、マイクロチップキ
ャリア３の上面に接して設けられる下部放熱フィン４０
と嵌合するように形成しである。

下部放熱フィン４０は、例えばアルミ合金（ジュラルミ
ン）からなり、マイクロチップキャリア３の上面すなわ
ちバンブ電極５が設けられている側の面と反対側の面に
載置されているだけであり、固定されてはいない、、キ
ャップ３９は、下面を除いた箱状つまり上面と西側面を
有する形状に形成されており、西側面の全下面は半田４
１で搭載基板６に接着される。搭載基板６とキャップ３
９とで囲まれた空間４２には、例えばＨｅガスが充填さ
れる。キャップ３９の上面には熱伝導グリース５０によ
って冷却ブロック４３が取り付けられ、それの水路に冷
却水４４を流して半導体チップ１を冷却する。

バンブ電極５は、第７図に示すように、マイクロチップ
キャリア３のキャリア３Ａの表面の下地金属１１１５２
及び搭載基板６の表面の下地金属膜５２に接続されてい
る。キャリア３Ａの下地金属膜５２は、内部配線９に接
続し、搭載基板６の下地金属膜５２は例えばＷからなる
内部配線５１に接続している。

それぞれの下地金属膜５２は、例えばＮｉを蒸着で形成
した後、その上にＡｕメッキを施したものである。搭載
基板６は、図示していないプリント基板の配続端子であ
る穴にピン３８を挿入することにより実装される。

第２図に示した多層配線層４において、半導体チップ１
と搭載基板６及びキャリア３Ａ上の配線とのマツチング
を取るため、第２図に示した抵抗素子Ｒの他に、第８図
及びそのＡ−Ａ切断線における断面図である第９図に示
した容量素子を設けるようにしてもよい。

第８図及び第９図において、容量素子は、第１層目の配
線１１の一部に幅の広い部分１１Ａを形成し、この部分
１１Ａと重なるように、第２層目の配線１６の一部に幅
の広い部分１６Ａを形成し、これら２つの部分１１Ａと
１６Ａとで容量素子を構成する。

ここで、搭載基板６から半導体チップ１までの信号の伝
送特性を説明する。

第１０図は、搭載基板６から半導体チップ１までの信号
の伝送特性を説明するための図である。

第１０図において、Ｚｌは搭載基板６のピン３８から配
線５１、下地金属膜５２、バンブ電極５までのインピー
ダンスを等価的に示した同軸線路、Ｚ２はマイクロチッ
プキャリア３のバンブ電極５から下地金属ｌｌ５２、配
線９、アルミニウム配線１１．１６及び抵抗素子Ｒのキ
ャリア３Ａ側の端部までのインピーダンスを等価的に示
した同軸線路、Ｃは抵抗素子Ｒの半導体チップ１側の一
端から半導体チップ１の方を見たときの配線容量である
。この容量Ｃは、前記抵抗素子Ｒの半導体チップ１側の
端部から半導体チップ１の入口すなわちバンブ電極２ま
での配線容量が極めて小さいので、実質的に半導体チッ
プ１の回路の容量となる。ＩＮは伝送線路の入力端子と
なる搭載基板６のピン３８である。

前記回路モデルの下の（ａ）の段に抵抗素子Ｒを接続し
ないときの出力波形を示し、（ｂ）の段に抵抗素子Ｒを
接続することによりマツチングを取ったときの出力波形
を示している。（ａ）及び（ｂ）において、ＩＮは前記
回路モデルの入力端子に入力されるパルス波形であり、
０ＵＴ−１゜０ＵＴ−２，ＯＵＴは容量Ｃに現れる出力
波形を示している。

（ａ）の段に示したように、抵抗素子Ｒを接続していな
いと伝送線路とのマツチングが取れないので半導体チッ
プ１の入力部、例えばバンプ電極２で反射が起り、容量
Ｃに加る波形が、出力波形０ＵＴ−１あるいは出力波形
０ＵＴ−２のように大きなノイズを含んだものとなる。

（ｂ）の段に示したように、抵抗素子Ｒによって伝送線
路とのマツチングを取った回路では反射を生じないので
、出力波形ＯＵＴのようにほぼ入力波形ＩＮと等しくな
る。

次に、半導体チップ１をマイクロチップキャリア３で封
止するときの加熱温度の温度制御について説明する。

第１１図は、加熱温度とチャンバ内圧力の開基を示した
グラフである。第１１図には２つのグラフが示しである
が、上のグラフがチャンバ内圧力を示し、下のグラフが
加熱温度を示している。

封正に先立って、半導体チップ１は既にキャリア３Ａに
接続されている（第１図参照−）、このキャリア３Ａの
上にキャップ３Ｂを載置し、これらを加熱装置のチャン
バ内にセットする。この時点では、キャップ３Ｂはキャ
リア３Ａに接着されていない。

加熱するに先立って、排気期間ａにおいてチャンバ内を
０．５Ｔｏｒｒ以下に減圧する。この期間ａでは半田７
．８が溶融する以前なので、キャリア３Ａとキャップ３
Ｂで囲まれた室（キャビティ）とチャンバ内圧力は等し
くなる。この状態で、チャンバ内の温度を室温Ｔ０（例
えば２０〜２５℃）から除々に加熱していく。

次に、ガス導入期間すで、チャンバ内にＮ２、Ｈ，、Ｈ
ｅ　、　Ａ　ｒ等のガスを導入する。ガス圧はチャンバ
内圧力が１気圧を越えないようにする。

前記期間ａでキャビティ内の圧力を低下しであるので、
キャビティ内にもガスが導入される。そして、チャンバ
内の加熱温度を半田７．８の融点より少し低い温度Ｔ□
まで上昇させる。半田７．８の融点は、例えば２９２℃
程度あるいは２５２℃程度である。なお、前記温度Ｔ８
を仮封止温度と称することにする。

次に、封止期間Ｃにおいて、温度Ｔとチャンバ内圧力Ｐ
の開基が次式（１）を保つようにして、温度Ｔ及び圧力
Ｐを上昇させる。

Ｐ工／Ｔ工＝Ｐ、／Ｔ、・・・・・・（１）上記の開基
を保つことにより、キャビティの内部のガス圧と外部の
ガス圧の平衡が保たれるので、第１２図に示すようなブ
ローホール５３が生じない。

また、ブローホール５３が生じないので、キャップ３Ｂ
の半田８が接着する部分の幅を狭くできる。

また、仮封止温度Ｔ１におけるチャンバ内圧力Ｐ１から
、封止温度Ｔ２におけるチャンバ内圧力Ｐ、までを階段
状に上昇させることにより、圧力の制御を行い易くして
いる。また、室温Ｔ、から上昇させてきたチャンバ内温
度Ｔを、仮封止温度Ｔ、において一時停めることにより
、圧力上昇の開始点を明確にしている。

封止温度Ｔ２に達したとき、半田７．８が溶融してキャ
ップ３Ｂと半導体チップ１を接着するとともに、キャッ
プ３Ｂが隙間を生じることなくキャリア３Ａに接着して
半導体チップ１を封止する。

この封止時の圧力Ｐ２は、大気圧より低い値とする。

次に、冷却期間ｄであるが、これは圧力Ｐ２を保った状
態で冷却することにより、まだ固っていない半田７．８
が極端に押つぶされるのを防止する。なお、期間ｄにお
けるＰ／Ｔが、 Ｐ／Ｔ＝Ｐ、／Ｔ２ となるように、圧力Ｐを下げながらチャンバ内温度Ｔを
降下するようにしてもよい。冷却後、チャンバからマイ
クロチップキャリアを取り出す。キャビティ内の圧力は
、大気圧より低くなっている。

前記のように、キャビティ内の圧力を制御して封止する
ことにより、第１３図に示すキャップ３Ｂの周辺部分（
１）の熱膨張系数と、キャップ３Ｂの中央部（■）の熱
膨張系数を制御できる。

第１３図において、（ａ）図は封止後、冷却以前のマイ
クロチップキャリア３の断面を示し、（ｂ）図は冷却後
、大気中へ取り出した状態でのマイクロチップキャリア
３の断面を示している。

ここで、前記マイクロチップキャリア８の周辺部分（１
）とは、キャップ３Ｂの縁部Ｑから、この縁部Ｑと半田
８の間に設けられているＴｉ膜２９とＮｉ膜３０の積層
金属膜（第４図参照）、半田８、Ａｕ膜３７、Ｎｉ膜３
６、Ｗ膜３５までを含めた間の部分である。また、前記
中央部（ｎ）とは、キャップ３Ｂと半田７の間に形成し
であるＴｉ膜２９とＮｉ膜３０の下地金属膜（第３図参
照）から、半田７゜半導体チップ１、バンプ電極２．多
層配線層４までを含めた間の部分である。

マイクロチップキャリア３を冷却するとキャビティ内の
気圧が低下する。このため、マイクロチップキャリア３
をチャンバ外へ取り出すと、第８図に示したように、キ
ャップ３Ｂがキャリア３Ａに押し付けられ、半田７．８
．バンブ電極２のそれぞれの厚さが薄くなる。これによ
り、半導体チップ１の動作時の熱を効率よく放熱できる
。また、キャップ３Ｂが押し付けられる圧力が、キャビ
ティ内の減圧の程度に依存するので、周辺部Ｉと中央部
■の高さを制御できる。これは、周辺部■と中央部■の
熱膨張系数を制御してほぼ等しくできることを意味して
いる。

次に、第２図に示した多層配線層４の製造工程を説明す
る。

第１４図乃至第２２図は、多層配線層４の製造工程にお
ける断面図である。

第１４図に示すように、キャリア３Ａ上にポリイミド膜
１０を塗布した後、焼き固めを行う。次に、ポリイミド
膜１０の内部配線９の上の部分をエツチングして接続孔
１４を形成する。

次に、第１５図に示すように、ポリイミド膜１０上に例
えば蒸着によってアルミニウム膜１１を形成し、これを
パターニングして配線１１を形成する。

次に、第１６図に示すように、ポリイミド膜１２を塗布
し焼き固めた後、このポリイミド膜１２の上に例えばス
パッタによってＣｒとＳｉと０の化合物膜を形成し、こ
れをパターニングして抵抗素子Ｒを形成する。

次に、第１７図に示すように、キャリア３Ａ上の全面に
第３層目のポリイミド膜１３を塗布し、焼き固めを行う
。

次に、第１８図に示すように、ポリイミド膜１３上にレ
ジスト膜からなるマスク５３を形成し、ポリイミド膜１
３をエツチングして接続孔１７を形成するとともにパタ
ーニングする。ポ１）イミド膜１３が抵抗素子Ｒの近辺
のみに残される。この後、レジスト膜からなるマスク５
３を除去する。

次に、第１９図に示すように、キャリア３Ａ上にレジス
ト膜からなるマスク５４を形成し、第２層目のポリイミ
ド膜１２をエツチングして配線１１の上に接続孔１５を
形成する。エツチングの後、マスク５４を除去する。

次に、第２０図に示すように、キャリア３Ａ上の全面に
例えば蒸着によってアルミニウム膜を形成し、これをパ
ターニングして配線１６を形成する。

次に、第２１図に示すように、キャリア３Ａ上の全面に
第４層目のポリイミド膜１８を塗布し、焼き固めを行っ
た後、所定の配線１６の上の部分を除去して開口１９を
形成する。次に、下地金属膜２０を形成するため、キャ
リア３Ａ上の全面に例えば蒸着によってＣｒ膜を形成し
、これをパターニングした後、そのＣｒ膜の上にＮｉを
メッキしさらにＡｕをメッキして下地金属膜２０を形成
する。

次に、第２２図に示すように、キャリア３Ａ上に、下地
金属膜２０を露出するパターンのレジストからなるマス
ク５５を形成する。次に、蒸着によって全面に半田２を
形成する。下地金属膜２０に被着している半田２Ａが、
後にバンブ電極２となるものであり、マスク股５５の上
の半田２８から分離されている。リフトオフ形成である
。次に、レジスト膜５５を除去するとともに、その上の
半田２８を除去した後、半田２Ａのウェットバックを行
ってバンブ電極２を形成する。バンブ電極２は、球状に
形成される。　　。

このように、多層配線層４は、リソグラフィによって形
成するので、厚膜印刷焼成技術より高精度で接続孔１４
．１５．１７、配線１１．１６、下地金属膜２０、抵抗
素子Ｒ１開口１９等をパターニングできる。

以上、本実施例Ｉにより、以下の効果を得ることができ
る。

（１）半導体チップ１に至るまでの伝送線路と半導体チ
ップ１の回路とのマツチングを取るための抵抗素子Ｒを
多層配線層４の内部に構成していることにより、抵抗素
子Ｒを配置するための領域を実質的に不要にできるので
、マイクロチップキャリア３の小型化を図ることができ
る。これは、バンブ電極２の数が多くなればなるほど、
大きな効果を呈することを意味する。

（２）抵抗素子Ｒが多層配線Ｎ！Ｊ４の内部すなわち半
導体チップ１に極めて近い位置に設けられるので、マツ
チングの精度を高めることができる。

（３）半導体チップ１のキャップ３Ｂによる封止を、加
熱温度とチャンバ内圧力を制御しながら行うことにより
、キャビティ内のガスが吹き出すことによるブローホー
ルの発生が防止されるので、封止技術の向上を図ること
ができる。

（４）キャビティ内の圧力を制御して大気圧より低くし
て、キャップ３Ｂをキャリア３Ａに押し付けるようにし
たことにより、キャップ３Ｂを半導体チップ１に接着す
るための半田７の厚さが薄くなるので、放熱効果を高め
ることができる。

（５）キャビティ内の圧力を制御して大気圧より低くす
ることにより、キャップ３Ｂとキャリア３Ａを接着する
ための半田８、半導体チップ１をキャップ３Ｂに接着す
るための半田７及びバンブ電極２のそれぞれの高さ又は
厚さが制御されるので、マイクロチップキャリア３の周
辺部分と中央部分すなわち多層配線層４から半導体チッ
プ１上の半田７までの熱膨張系数をほぼ等しくできる。

（６）半導体チップ１をキャリア３Ａに搭載しているこ
とにより、キャリア３Ａのバンブ電極５の間隔が半導体
チップ１のバンブ電極２の間隔より広いので、マイクロ
チップキャリア３でバーンインテストを行うことができ
る。

〔発明の実施例■〕

第２３図は、本発明の実施例Ｈの半導体装置の断面図で
ある。

実施例■の半導体装置は、キャリア３Ａの上に搭載され
た半導体チップ１の主面をレジン５７で封止したもので
ある。また、半導体チップ１の裏面すなわちバンブ電極
２を設けた面と反対側の面にＡＱＮセラミックスやＳｉ
Ｃからなる放熱板５Ｂを取り付けたものである。

レジン５７は、半導体チップ１のバンブ電極２が設けら
れている主面を覆って設けられ、バンブ電極２の間にも
充填されているが、半導体チップ１の側面のほとんどの
部分及び裏面は覆わないようになっている。

放熱板５６は、半導体チップ１より大きな面積を有し、
半田７で接着することにより、効率よく放熱するように
している。なお、半田７と放熱板５６の間には、例えば
蒸着で形成したＴｉ膜の上にＮｉ膜をメッキしである。

Ｎｉメッキ膜の上にさらにＡｕ膜をメッキしてもよい。

半田７と半導体チップ１０間には、Ａｕ膜、Ｃｒ膜、Ａ
ｕを積層した３層膜が形成しである。放熱板５６の上に
は、実施例Ｉと同様に、下部放熱フィン４０が接して設
けられる。また、キャリア３Ａは搭載基板６に搭載され
る。

レジン５７は、第２４図に示した（ａ）、（ｂ）、（ｃ
）の順序で形成することにより、バンブ電極２の間に充
填される。

まず、（ａ）のように、キャリア３Ａの半導体チップ１
の周辺にレジン５７を滴下、塗布する。この後チャンバ
内に押粕し、所定温度まで加熱する。

次に、（ｂ）のように、チャンバ内を１０−”Ｔｏｒｒ
程度まで減圧する。この減圧によってレジン５７は、半
導体チップ１の下に少し入り込む。

次に、（ｃ）のように、チャンバ内の圧力を大気圧に戻
すとレジン５７が半導体チップ１の下部全域に押込まれ
る。

以上、本実施例Ｈによれば、実施例Ｉの効果に加え、さ
らに以下の効果を得ることができる。

（１）半導体チップ１の主面をレジン５７で封止してい
ることにより、レジン５７の熱膨張系数が半田バンプ２
とほぼ等しいので、半田バンプ２の接続の信頼性を高め
ることができる。また、半導体チップ１の主面の汚染を
防ぐことができる。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

半導体チップがバンプ電極を通してキャリアの配線層に
接続され、その配線層内に信号の反射を防ぐための抵抗
素子を設けたことにより、抵抗素子を設けるための空間
が実質的に不要になるので、半導体装置の実装密度を高
めることができる。

また、半導体チップをキャップとキャリアで封止する製
造方法であって、チャンバ内の圧力を所定値まで減圧し
た後、前記チャンバ内の圧力及び加熱温度を制御しなが
ら上昇させて封止を行うことにより、キャビティの内部
の気圧と外部の気圧の平衡を保った状態で封止がなされ
るので、キャビティ内の空気あるいはガスの吹ぎ出しに
よるブローホールの発生を防止して、封止技術の向上を
図ることができる。

【図面の簡単な説明】

第１図は、半導体チップを封止したマイクロチップキャ
リアの断面図である。 第２図は、チップキャリア上の多層配線層の断面図、 第３図は、半田で接着された半導体チップとキャップの
断面図、 第４図は、キャリア及びキャップの周辺部分の断面を示
した断面図、 第５図は、複数のマイクロチップキャリアを搭載した搭
載基板の斜視図 第６図は、キャリアに搭載されたマイクロチップキャリ
アをキャップで封止したときの断面図、第７図は、マイ
クロチップキャリアと搭載基板の接続部分の拡大図、 第８図は、多層配線層の中に構成することができるコン
デンサの平面図、 第９図は、第８図のコンデンサのＡ−Ａ切断線における
断面図、 第１０図は、搭載基板から半導体チップまでの信号の伝
送特性を説明するための図、 第１１図は、加熱温度とチャンバ内圧力の関係を示した
グラフ、 第１２図は、半導体チップを封止したマイクロチップキ
ャリアをキャップを取った状態で示した平面図、 第１３図は、マイクロチップキャリアの周辺部と中央部
の熱膨張系数が調整できることを説明するためのマイク
ロチップキャリアの一部欠き断面図、 第１４図乃至第２２図は、多層配線の製造工程における
断面図である。 第２３図は、本発明の実施例■の半導体装置の断面図、 第２４図は、半導体チップのレジンで封止するときの順
序を説明するための図である。 図中、１・・・半導体チップ、２．５・・・バンプ電極
、３・・・マイクロチップキャリア、３Ａ・・・キャリ
ア、３Ｂ、３９・・・キャップ、４・・・多層配線層、
７．８．４１・・・半田、９．１１．１６．２２．２５
．５１・・・配線、１０．１２．１３．１８・・・ポリ
イミド膜、Ｒ・・・抵抗素子、１４．１５．１７．２４
・・・接続孔、１９．２７・・・開口、２０．２８．２
９．３０．３１．３２．３３．３４．３５．３６．３７
．５２・・・下地金属膜、２１．２３．２６・・・絶縁
膜、６・・・搭載基板、３８・・・接続ピン、３９Ａ、
４０・・・放熱フィン、４２・・・空間、４３・・冷却
ブロック、４４・・・冷却水、５０・・・熱伝導グリー
ス、Ｚ工・・・搭載基板の配線インピーダンス、ｚ２・
・・キャリアの配線インピーダンス、Ｃ・・・半導体チ
ップの容量。

Claims (1)

1. 【特許請求の範囲】 １、半導体チップがバンプ電極を通してキャリアの配線
   層に接続し、その配線層内に抵抗素子を設けたことを特
   徴とする半導体装置。 ２、前記配線層は、キャリア上に絶縁膜と配線とを交互
   に積層して構成されていることを特徴とする特許請求の
   範囲第１項記載の半導体装置。 ３、前記配線層の絶縁膜に形成される接続孔及び配線の
   パターニングは、リソグラフィによって高精度で形成さ
   れることを特徴とする特許請求の範囲第１項記載の半導
   体装置。 ４、前記絶縁膜は、ポリイミド膜であることを特徴とす
   る特許請求の範囲第１項記載の半導体装置。 ５、前記キャリアはその下面に複数のバンプ電極を有し
   、このバンプ電極を通して搭載基板に接続していること
   を特徴とする特許請求の範囲第１項記載の半導体装置。 ６、前記キャリアの上には前記半導体チップを封止する
   キャップを設けていることを特徴とする特許請求の範囲
   第１項記載の半導体装置。 ７、前記キャップは、前記半導体チップのバンプ電極よ
   り融点の低い半田で前記キャリアに接着されていること
   を特徴とする特許請求の範囲第１項記載の半導体装置。 ８、前記キャップは、前記半導体チップのバンプ電極よ
   り融点の低い半田で前記半導体チップの裏面に接着して
   いることを特徴とする特許請求の範囲第１項記載の半導
   体装置。 ９、前記半導体チップの裏面に前記半導体チップのバン
   プ電極より融点の低い半田で放熱板を接着し、該放熱板
   は前記半導体チップを封止しない構造になっていること
   を特徴とする特許請求の範囲第１項記載の半導体装置。 １０、前記半導体チップとキャリアの間に樹脂を充填し
   ていることを特徴とする特許請求の範囲第１項又は第９
   項記載の半導体装置。 １１、半導体チップが接続されたキャリアの所定位置に
   キャップを載置し、これらをチャンバ内で加熱して前記
   半導体チップを封止する半導体装置の製造方法であって
   、前記チャンバ内の圧力を所定値まで減圧した後、圧力
   及び加熱温度を制御しながら上昇させて前記封止を行う
   ことを特徴とする半導体装置の製造方法。 １２、前記半導体チップは、半田バンプによってキャリ
   アに接続されることを特徴とする特許請求の範囲第１１
   項記載の半導体装置の製造方法。 １３、前記キャリアとキャップは、前記半導体チップの
   半田バンプより融点の低い半田で接着されることを特徴
   とする特許請求の範囲第１１項記載の半導体装置の製造
   方法。 １４、前記半導体チップは、その裏面を前記半田バンプ
   より融点が低い半田によって前記キャップに接着される
   ことを特徴とする特許請求の範囲第１１項記載の半導体
   装置の製造方法。 １５、チャンバ内の圧力及び加熱温度を制御することで
   、前記キャップの周辺部から、キャップとキャリアを接
   着する半田までの熱膨張系数と、前記半導体チップの裏
   面をキャップに接着する半田から、半導体チップ、半田
   バンプ、該半田が接続されるキャリアの上面の配線まで
   の熱膨張系数とをほぼ等しくすることを特徴とする特許
   請求の範囲第１１項記載の半導体装置の製造方法。