JP4480818B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4480818B2 JP4480818B2 JP27818299A JP27818299A JP4480818B2 JP 4480818 B2 JP4480818 B2 JP 4480818B2 JP 27818299 A JP27818299 A JP 27818299A JP 27818299 A JP27818299 A JP 27818299A JP 4480818 B2 JP4480818 B2 JP 4480818B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal
- heat
- wiring board
- semiconductor element
- conducting member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯通信端末用高周波パワーアンプ等に用いられる半導体装置に関するものである。
【０００２】
【従来の技術】
携帯通信端末、例えば携帯電話機は、近年小型・軽量化が急ピッチで進行中であり、これと並行して低コスト化が重要な課題である。この小型・軽量・低コストの３条件を実現する上で、高周波パワーアンプの効率（消費電力に対する出力電力の比率）改善が必須である。高周波パワーアンプの効率は、通話時の消費電力にほぼ比例するため，同じ連続通話時間を基準に考えると、高効率、即ち消費電力の少ない高周波パワーアンプを用いることにより，その分だけ電池の容量を低減することができ、軽量化が可能である。
【０００３】
一方、パワーアンプ自体の低コスト化の観点からは、上記のような効率改善の他に、パワーアンプそのものの高密度実装化、小型化が必須である。この高密度実装化、小型化は必ずしもパワーアンプに限った技術的課題ではないが、発熱スポットの集約化により、発熱量が低減できても装置内部の局所的な温度は従来品より高くなってしまう場合があり、高密度化に合わせた低熱抵抗化技術の開発が必要とされている。
【０００４】
さて、携帯電話のように、アンテナを有する通信機器は、アンテナを介して電波の送信を行った時に高周波パワーアンプ内の半導体素子が発熱する。高周波パワーアンプの効率は１００％ではなく、消費電力と出力電力との差の大半が熱となって放出するので、一般的に、パワーアンプ内の半導体素子から放出された熱は、半導体基板から配線基板を経由してマザーボードに伝達されて、携帯電話の外形を形成する筐体から、輻射、空気への熱伝達、あるいは携帯電話を握った人の手を伝わって外部に伝達させるように設計されている。この半導体装置は、半導体素子と、この半導体素子を搭載する配線基板とから構成されており、この配線基板を半導体素子から生じた熱が通過する。従って、配線基板は、熱伝導率が高いほど半導体素子の温度を一定の基準値以下にするためには好適と言える。
【０００５】
パワーアンプ等に用いられるこの半導体装置を図５にて説明する。マザーボード８上に多層配線基板２が搭載されている。多層配線基板２上には、ロウ材９を介して半導体素子１が搭載されている。この半導体素子１は、半導体基板１ａと、この半導体基板１ａの表層面に形成されたトランジスタ等の回路から構成されている。この回路の一部には、発熱部１ｂ（例えば、トランジスタのエミッタ・ベース間領域など）が存在する。３は、多層配線基板２を板厚方向に貫通した柱状部材（以下、サーマルビアという）であり、半導体基板１ａとマザーボード８とを電気的、熱的に接続するものである。５は、多層配線基板２の配線要素であり、マザーボード８と接続される。上記多層配線基板２上には上記半導体素子１以外に、チップコンデンサや抵抗などの複数の部品１２が実装されている。
【０００６】
一般的に、多層配線基板２の材料として電気絶縁性が高いガラスセラミック系やガラスエポキシ系、あるいはアルミナ等のセラミック系の材料が使用されている。上記のような配線基板の材料は、電気絶縁性が高い反面、熱伝導率が低いという特性があるので、これらの材料をそのまま多層配線基板２の材料として使用すると、半導体装置全体の熱抵抗が高くなり、半導体素子１の発熱部１ｂの温度が目標とする上限値を超えて上昇してしまうという問題がある。
【０００７】
このような問題を解決する一手段として、図５の半導体装置のように、多層配線基板２にサーマルビア３を複数配置し、その上にハンダ等の導電性ロウ材９を用いて半導体素子１を実装したものがある。このサーマルビア３を設けることにより、半導体素子１から多層配線基板２の裏面を経てマザーボード８上の共通接地電極に至るまでを電気的に接続すると同時に、半導体基板１ａとマザーボード８とを熱的に接続することができるので、半導体素子１の発熱部１ｂと多層配線基板２裏面との間の熱抵抗が低減し、発熱部１ｂの温度を一定の基準値以下にすることが可能である。
【０００８】
一方、半導体装置については、半導体基板１ａの材料として、従来、例えばＳｉ単結晶基板が用いられ、この単結晶基板上にＭＯＳＦＥＴの回路を形成するなどして高周波パワーアンプを構成してきた。このＳｉ系の材料は熱伝導率が比較的高いため、素子表面の発熱部１ｂと多層配線基板２裏面との間の熱抵抗は、後述するＧａＡｓ系などの化合物半導体基板を用いた場合ほど大きくならない。ところが、高周波パワーアンプの効率を改善するためには、Ｓｉ系のＭＯＳＦＥＴでは十分ではないという問題がある。このため、高周波パワーアンプの出力向上及び高率改善を図る目的から、半導体基板をＧａＡｓ系の化合物半導体基板で形成したものがある。
【０００９】
このＧａＡｓ系材料は、熱伝導率が低く電気絶縁性が高いという特性があるため、半導体基板１ａの一部にバイアホールと呼ばれる貫通孔を穿設し、半導体素子裏面には金メッキ等のメッキ層を設け、上記バイアホールを経由して半導体基板１ａの表面側の特定の配線と半導体基板の裏面との間を電気的に接続する場合がある。これにより配線インダクタンスを低減できる。この場合、前記メッキ層が熱拡散板としての機能を果たし、素子表面の発熱部１ｂと多層配線基板２の裏面との間の熱抵抗が小さくなり、結果的に、熱伝導率が低いＧａＡｓ系材であってもパワーアンプ全体の熱抵抗を低減することが可能である。
【００１０】
上記の熱拡散板として用いられるメッキ層は、一般的にプレーテッドヒートシンク（以下、ＰＨＳという）と呼ばれ、このＰＨＳとバイアホールとを組合わせた半導体装置の例として、例えば特開平５−１５２３４０号公報などがある。
【００１１】
図６は、半導体素子１を構成する半導体基板１ａと配線基板２との間に熱拡散板１３を介在させた半導体装置を示す。図６によれば、携帯通信機のパワーアンプに限らず、半導体素子を配線基板上に実装する場合、サーマルビアを配線基板２に設けない構造のものが考えられる。このように、熱拡散板を取付けた半導体装置の例として、例えば特開平１１−１９１６０３号公報や特開平１０−２４７７０４号公報等がある。
【００１２】
図７は、配線基板２を貫通するサーマルビア３を半導体基板１ａとほぼ同等若しくはそれ以上の大きさで、単一形状とした半導体装置を示したものである。図中、７はＰＨＳを示す。このＰＨＳ７は、上述したように、金メッキ層などからなり、半導体素子１からの熱をサーマルビア３に伝えるものである。
【００１３】
【発明が解決しようとする課題】
熱伝導率の低いＧａＡｓ系材料からなる半導体基板の裏面にＰＨＳを備え、このＰＨＳを直接多層配線基板にハンダ等のロウ材を用いて固定した場合、ＰＨＳを極端に厚くしないとＳｉ系の半導体素子ほどには素子表面の発熱部から多層配線基板に至るまでの熱抵抗を小さくすることができない。ところが、このように厚いＰＨＳを金メッキで形成すると、コスト的に極めて高価なものになってしまう。
【００１４】
また、金メッキ層によるＰＨＳの厚さが厚すぎると、ＧａＡｓと金の線膨張係数の差により、例えば、製造工程におけるリフロー工程で発生する熱応力や、あるいは素子動作時の発熱サイクルで、金メッキ層と半導体基板の界面に発生する熱応力によって半導体基板１ａにクラックが発生したり、半導体基板１ａとＰＨＳとの間に剥離が生じてしまう恐れがある。
【００１５】
また、特開平１０−２４７７０４号公報で開示されているように、下から配線基板、第一のロウ材、熱拡散板、第二のロウ材、半導体素子の順に実装し、半導体基板の厚さを薄くして熱抵抗を小さくしようとすると、半導体基板内での三次元の熱の広がりが不十分なため、サーマルビアへの熱の伝達範囲が狭くなり、熱伝達に貢献しないサーマルビアが発生し、サーマルビアの有効な利用が図れない。このため、多層配線基板内の熱抵抗を十分低減することができなくなり、装置全体の熱抵抗は必ずしも小さくならない場合がある。
【００１６】
逆に、半導体基板の厚さを厚くすると、基板が厚いほど熱が広い範囲に拡散されてサーマルビアを無駄なく有効に利用することが可能であるが、半導体基板を厚くするとバイアホールの加工が困難になったり、コスト的に折合わないという問題がある。また、半導体基板内の熱抵抗は厚いほど高くなるため、装置全体の熱抵抗は必ずしも小さくならない。
【００１７】
結局、半導体基板表面の発熱部から多層配線基板裏面までの熱抵抗の合計で考えると、半導体基板の厚さが薄くても厚くても、それだけではあまり有効な熱抵抗低減策にはならない。
【００１８】
ところで、多層配線基板の母材が絶縁性の高いガラスセラミック系やガラスエポキシ系の材料であることは、実質的に多層配線基板が断熱層となるので、サーマルビア以外に熱を多層配線基板裏面に逃がす部分が存在しないことになる。
【００１９】
図７に記載したように、半導体基板１ａの断面積と等しいか、あるいはそれ以上に大きい断面積の単一のサーマルビア３を形成することによって熱抵抗を十分に低減させることができるものと考えられるが、単一の巨大なサーマルビアを形成すると、サーマルビアの内部に巣ができてしまい、結果的に熱抵抗を上昇させてしまう可能性が高い。
【００２０】
一方、多層配線基板２に貫通孔を設けて板状部材で作ったサーマルビア３を圧入して装置を形成する場合、熱抵抗の点では問題のない材料を選択しても、サーマルビア３と多層配線基板２の線膨張係数を一定の誤差範囲内で一致させないと素子発熱時に熱応力で破壊してしまう可能性がある。この問題を回避するためにサーマルビア３の寸法を多層配線基板２の貫通孔よりかなり小さくしてしまうと今度はサーマルビア３の固定方法を別途考える必要が生じ、コスト増の一因となってしまう。
【００２１】
本発明の目的は、半導体基板を厚くすることなく、半導体素子からの熱を多層配線基板から外部に効率良く伝達させることが可能な半導体装置を低コストで提供することにある。
【００２２】
【課題を解決するための手段】
上記目的は、配線基板上に実装される半導体素子と、前記配線基板内に配置され、この配線基板を厚さ方向に貫通して設けられた第１の熱伝導部材と、前記半導体素子と第１の熱伝導部材とを熱的に接続する第２の熱伝導部材とを備えたことにより達成される。
【００２３】
また、配線基板上に実装される半導体素子と、前記配線基板内に配置され、この配線基板を厚さ方向に貫通して設けられた第１の熱伝導部材と、この第１の熱伝導部材と前記半導体素子との間に設けられた熱拡散板と、この熱拡散板と前記第１の熱伝導部材とを熱的に接続する第２の熱伝導部材を設けたことにより達成される。
【００２４】
また、配線基板上に実装される半導体素子と、前記配線基板内に配置され、この配線基板を厚さ方向に貫通して設けられた第１の熱伝導部材と、この第１の熱伝導部材と前記半導体素子との間に設けられ、前記半導体素子の面積と同一若しくはそれ以上の面積を有する熱拡散板と、この熱拡散板と前記第１の熱伝導部材とを熱的に接続し、前記半導体素子の面積と同一若しくはそれ以上の面積を有する第２の熱伝導部材を設けたことにより達成される。
【００２５】
また、請求項１記載の半導体装置において、前記半導体素子がＳｉ等の単結晶半導体基板またはＧａＡｓ等の化合物半導体基板上に、複数のトランジスタまたはダイオード等からなる多フィンガー素子が形成されたことにより達成される。
【００２６】
また、前記半導体素子と配線基板との間に配置される第２の熱伝導部材は、上記半導体素子よりも熱伝導率の高い材料であることにより達成される。
【００２７】
また、前記半導体素子と配線基板との間に配置される第２の熱伝導部材と、上記半導体素子と第2の熱伝導部材との間に配置される熱拡散板のいずれもが上記半導体素子よりも熱伝導率の高い材料であることにより達成される。
【００２８】
また、前記半導体素子、第2の熱伝導部材、熱拡散板の厚さが、熱拡散板が最も薄く、第２の熱伝導部材が最も厚い構成であることにより達成される。
【００２９】
【発明の実施の形態】
本発明における一実施形態を図１及び図２を用いて説明する。図１は、本発明を備えた半導体装置の断面図、図２は、本発明の多層配線基板を貫通しないサーマルビアを設けた半導体装置の断面図である。
【００３０】
図１において、半導体素子１を構成する半導体基板１ａは、配線基板２上に実装されている。配線基板２内部には、導電性と高熱伝導性を有するサーマルビア３が配線基板２を貫通するように複数本設けられている。個々のサーマルビア３と半導体基板１ａとの間には、熱伝導部材４が介在され、電気的かつ熱的に接続させている。
【００３１】
前記配線基板２は、絶縁性が高く、熱伝導率が小さいガラスセラミック系やガラスエポキシ系の材料であるため、サーマルビア３以外の部分は断熱に近く、配線基板２内で電気的かつ熱的に良伝導性であるのはほぼサーマルビア３のみである。このため、熱伝導部材４を用いて、できるだけ多くのサーマルビア３と半導体基板１とを熱的に接続することにより、半導体基板１ａの表層面の発熱部１ｂと配線基板２裏面との間の熱抵抗を低減することが可能である。半導体基板１ａは、この部分の熱抵抗を小さくするために極力薄く（１００μｍ程度以下、典型的には３０〜５０μｍ程度）している。
【００３２】
薄くすることによって半導体基板１ａ内での熱の拡散が不十分となっても、半導体基板１ａ裏面で局所的に温度の高い範囲とサーマルビア３とを熱伝導部材４を用いて熱的に効果的に接続することにより、配線基板２裏面と発熱部１ｂとの間の熱抵抗を低減することができる。
【００３３】
前記熱伝導部材４が位置する半導体基板１ａと配線基板２との間の空間は、絶縁性の部材を用いて封じていても問題なく、図１のように、空間上に浮いた形で実装させても良い。また、配線基板２の裏面の配線要素５は、サーマルビア３と電気的に接続されており、この配線要素５を介してマザーボード８上の共通接地配線に接続している。ところで、配線要素５は、配線基板２裏面全面を覆う必要はない。この点は、以下に説明する本発明の全ての実施形態に共通する。
【００３４】
また、図１では、サーマルビア３を均等に配置した例を示したが、サーマルビア３の本数や、その間隔は図１に示した例に限定されるものではない。
【００３５】
図２において、配線基板２が多層配線基板である場合、各層間に高導電性で、かつ高熱伝導性の配線要素５が介在されていれば、配線基板２を厚さ方向を貫通しないか、あるいは直接熱伝導部材４と接しないサーマルビア６があっても問題ない。極力多くのサーマルビア３もしくは６と半導体基板１ａが熱的に接続されることが望ましいのであり、熱伝導部材4により直接半導体基板１ａと接続できないサーマルビア６が、層間に存在する配線要素５によって熱的に有効に活用できるようになり、更に熱抵抗を低減できる。
【００３６】
多層配線基板２上には、半導体素子１以外の回路要素１２が実装されている。これらの回路要素１２と多層配線基板２裏面に設けられた独立した配線間を上記サーマルビア３とは独立したスルーホールを用いて電気的に接続しても構わない。
【００３７】
なお、個々の熱伝導部材４の断面積は、それぞれの熱伝導部材４と接続するサーマルビア３まで熱が伝達される際に生じる温度差を一定にすることが重要であり、半導体基板１ａからサーマルビア３までの距離が最も長い熱伝導部材４の断面積を大きくすることによって熱抵抗を調整することが可能である。
【００３８】
本発明における他の一実施形態を図３を用いて説明する。図３は、本発明の他の実施例を備えた半導体装置の断面図である。
【００３９】
図３において、半導体基板１ａと熱伝導部材４との間に金などのメッキ層からなるＰＨＳ７を設けたものである。半導体基板１ａが厚くない場合には、半導体基板１ａの表層面に位置する複数の発熱部１ｂから発生する熱が半導体素子１内部で十分横に拡散せず、半導体素子１裏面の温度分布が均一にならない。例えば、個々の発熱部１ｂ直下の温度が高く、その間の部分の温度は低い場合がある。熱伝導率に空間分布のない材料の温度分布に斑があるということは、その材料を通過する熱流束に分布があることと等しい。このため、個々の熱伝導部材４を通過してサーマルビア３に伝えられる熱の量が均等にならず、一部のサーマルビア３は、有効に機能しない可能性がある。従って、半導体基板１ａ裏面の温度分布はなるべく均一であることが望ましい。
【００４０】
図3は、熱伝導部材４を通過して個々のサーマルビア３に伝えられる熱の量を均等にするために、半導体基板１ａと熱伝導部材４との間にＰＨＳ７を設けたものである。半導体基板１ａを薄くした場合であっても、ＰＨＳ７裏面の温度分布は、外周縁が最も温度が低く、中心部が最も温度が高くなるような同心円状に近い温度分布となり、半導体素子１表面側の複数の発熱領域１ｂの分布の影響を相殺することができる。これは、ＰＨＳ７の厚さ分だけ熱抵抗が上昇するマイナスの影響よりも、ＰＨＳ７によって熱が一様に拡散するプラスの影響の方が大きいために熱抵抗を低減することができる。また、発熱部１ｂの配置に応じて熱伝導部材４の半導体基板１ａと接する部分の配置を調整する必要もほとんどなくすることができる。
【００４１】
本発明の他の一実施例を図４を用いて説明する。図４は、本発明の他の実施例を備えた半導体装置の断面図である。
【００４２】
図４において、半導体基板１ａの裏面に、半導体基板１ａとほぼ同等の断面積、若しくはそれ以上の断面積を有するＰＨＳ７を設けたものである。一方、ＰＨＳ７と多層配線基板２との間には、熱伝導部材１０が介在されている。この熱伝導部材１０の上下両面には、ロウ材が設けられ、多層配線基板２側には、第１のロウ材９が、ＰＨＳ側には、第２のロウ材１１が設けられている。多層配線基板２には、高導電性かつ高熱伝導性のサーマルビア３が多層配線基板２を貫通するように設けられている。これらのロウ材９、１１は、半導体基板１ａとサーマルビア３を電気的、熱的に接続している。
【００４３】
多層配線基板２内に配置されたサーマルビア３の領域が半導体素子１の面積より広い場合は、熱伝導部材１０の面積が半導体基板１ａの面積より大きいことが必要であり、可能であれば全てのサーマルビア３にまたがる面積を有することが望ましい。
【００４４】
ＰＨＳ７を用いることにより、ＰＨＳ７裏面、即ち熱伝導部材１０と向い合う面の温度分布を均一化することが可能であり、半導体素子１から熱伝導部材１０までの熱抵抗を低減することができる。また、熱伝導部材１０を単一の板状部材とすることで、図１、２または３に示した本発明の他の実施形態と比較して低コストで半導体素子１の発熱部１ｂで発生する熱を多層配線基板２に配置された高導電性かつ高熱伝導性のサーマルビア３に効率良く伝達することができる。このため、熱伝導部材１０と配線基板２裏面との間の熱抵抗を低減でき、ＰＨＳ７と熱伝導部材１０、及びサーマルビア3の組み合わせにより、低コストで低熱抵抗構造を実現することができる。
【００４５】
なお、熱伝導部材１０の厚さは、半導体基板１ａの厚さよりも厚く、配線基板２のサーマルビアの貫通する部分の厚さより薄いか、同程度であることが望ましい。また、半導体基板１ａとＰＨＳ７の厚さについては、ＰＨＳ7の方が薄い方が望ましい。即ち、半導体基板１ａ、ＰＨＳ７、熱伝導部材１０、配線基板２のサーマルビア３が貫通する部分の厚さをそれぞれｔ１、ｔ２、ｔ３、ｔ４とすると、本一実施形態における半導体装置では、
ｔ２＜ｔ１＜ｔ３≦ｔ４
という関係が成立する。一例としては、
ｔ２＝5〜２０μｍ程度
ｔ１＝３０〜５０、最大１００μｍ程度
ｔ３＝１５０〜３００μｍ程度
ｔ４＝３００〜４５０μｍ程度
とする場合があるが、上記関係式を満たせば必ずしも上記の範囲に限定されないことは言うまでもない。また、第１及び第２のロウ材、サーマルビアの厚さをそれぞれｔ５、ｔ６、ｔ７とすると以下の関係が成り立つよう、厚さを調整する。
【００４６】
ｔ２≦ｔ５≒ｔ６≦ｔ１
ｔ４＝ｔ７
一方、半導体基板１ａ、ＰＨＳ７、熱伝導部材１０、配線基板２の母材、第1のロウ材９、第２のロウ材１１、サーマルビア３の熱伝導率をそれぞれ、λ１、λ２、λ３、λ４、λ５、λ６、λ７とし、線膨張係数をそれぞれα１、α2、α３、α４、α５、α6、α７とすれば、本一実施形態においては次の関係が成り立つように材料を選択する。
【００４７】
λ４＜λ５≒λ６≒λ１＜λ２≒λ３≒λ７
α６≦α１＜α２、α４≒α７＜α３、α６＜α３
ここで、記号≒は、物性値がほぼ同じオーダーであるという程度の意味であり、大小関係については必ずしもこだわらないことを意味する。即ち、配線基板２の母材、各種ロウ材と半導体基板１ａ、各種熱伝導・熱拡散部材の順に熱抵抗が高くなっていく構成である。なお、半導体基板１ａがＳｉと同程度以上の熱伝導率を有する場合（温度３７３Ｋ（１００℃）でλ１≒１００［Ｗ／（ｍ・Ｋ）］程度かそれ以上）、半導体基板１ａとロウ材９、１１の熱伝導率の関係に関しては
λ５≒λ６＜λ１
となっても構わない。
【００４８】
線膨張係数については、第2のロウ材の線膨張係数が最も低く、半導体基板１ａが同程度かそれ以上、ＰＨＳ７が非常に高い。第2のロウ材より下の部材については、配線基板２の母材とサーマルビア３がほぼ等しく、熱伝導部材１０の線膨張係数が高い。
【００４９】
図４に示した一実施例においては、半導体基板１ａの材料をＳｉ系単結晶、もしくはＧａＡｓ系等の化合物からなる半導体基板とすることが考えられる。また、熱伝導部材１０の材質としては銅、アルミニウム、モリブデン等の金属、もしくはそれらを主成分とする合金が考えられるが、熱抵抗を目標値以下にできるものであれば、必ずしも上記の材料でなくても良い。一方、第１のロウ材９は半田等の材料が望ましく、第二のロウ材１１は導電性銀ペースト材などで、導電性を有し、熱伝導率が半導体基板１ａとほぼ同じ程度である熱硬化性の材料であることが望ましい。
【００５０】
本実施形態では、第一のロウ材９の融点は第二のロウ材１１の製造工程上の硬化温度より高く、第二のロウ材１１上にＰＨＳ７を介して半導体素子１を固定する際に第一のロウ材９が溶けてしまわないような物性値を有する材料を選択している。導電性銀ペースト材を採用する理由の一つは、このペースト材の母材が熱硬化性樹脂であるためで、ペースト材が硬化する時に微小なクラックが無数に入ることなどにより、製造プロセス中で発生する熱伝導部材１０と第２のロウ材１１、もしくはＰＨＳ７と第２のロウ材との界面で発生する熱応力を緩和することができる。また、第2のロウ材硬化後の発熱動作で生じたＰＨＳ７と半導体基板１ａとの界面における熱応力は、ＰＨＳ７を十分薄くすることにより、金メッキ層が降伏、変形することにより緩和することができる。
【００５１】
図５は、半導体基板１ａとサーマルビア３がロウ材９を介して接続された実施例を示す。
【００５２】
図６は、半導体基板１ａ配線基板２が熱拡散板１３を介して接続されている実施例を示す。
【００５３】
図７は、サーマルビア３が半導体基板１ａの大きさと同等若しくはそれ以上の大きさで、一体成形品で形成された実施例を示す。
【００５４】
本発明における他の一実施形態を図８、図９、１０を用いて説明する。図８は、本発明を備えた半導体装置の断面図である。図９はその一部を切り出した斜視図、図１０は配線基板２の上面（図１０ａ）及び底面図（図１０ｂ）と半導体素子１を含む断面図（図１９ｃ）である。
【００５５】
図８に示す本発明を適用した半導体装置は、単一の配線基板２に複数の種類の半導体素子１６、１７を実装したものである。半導体素子１６はＧａＡｓ系等の比較的熱伝導率の低い半導体基板１６ａ上に発熱部１６ｂが形成され、比較的厚さの薄い半導体基板１６ａの裏面にはＰＨＳ７をメッキ等により形成している。一方、半導体素子１７ではＳｉ系等の比較的熱伝導率の高い半導体基板１７ａ上に発熱部１７ｂが形成される。半導体基板１７ａの熱伝導率がＳｉ系材料の熱伝導率とほぼ同等かそれ以上の場合、半導体素子１７ａの厚さを数１００μm程度にすることで半導体基板１７ａ裏面の温度分布をほぼ均一化できるため、ＰＨＳ７や前述した熱伝導部材１０を用いなくても熱抵抗の目標値を達成できる場合がある。このような場合は、図８ａのように、半導体基板１７は、配線基板２に第二のロウ材１１を介して配線基板２に直接実装することができるので、コスト低減を図ることができる。
【００５６】
図８ａにおいて、多層配線基板の表層２ａには、半導体装置１６、１７の他、配線要素１０１と、抵抗やチップコンデンサなどの回路部品１２が実装されている。配線要素１０１または回路部品１２と半導体素子１６、１７は、例えばボンディングワイヤ１８により電気的に接続されている。
【００５７】
図８ａの断面図には示していないが、多層配線基板２の各層における配線要素とスルーホール、及び半導体素子１６、１７の組み合わせにより、例えば携帯通信端末用の高周波パワーアンプとして動作する一つの半導体装置（以下、モジュール）が構成される。図８ａの場合、半導体素子１６、１７のＧＮＤがＰＨＳ７、熱伝導部材１０、サーマルビア３、多層配線基板の裏面２ｂ上に形成されたＧＮＤ配線層５を介してマザーボード８上のＧＮＤ配線層１０２に電気的、かつ熱的に接続される。
【００５８】
また、入出力信号用などの電極１０３も多層配線基板裏面２ｂに形成され、この電極１０３と多層配線基板表層２ａ上もしくは層間の配線要素１０１、回路要素１２との間は配線基板２側面もしくは内部にスルーホールとして形成された配線１０４により電気的に接続される。マザーボード８上には電極１０３に対応する配線層１０５がそれぞれ形成されており、電極１０３と配線層１０５が電気的に接続される。これらの配線層５及び電極１０３と配線層１０２、１０５との間の接続には例えば低融点ハンダ等の第３のロウ材１０６を用いる。
【００５９】
上記構成において、第１のロウ材９をハンダ、第2のロウ材を熱硬化性の導電性ペースト材、第3のロウ材をハンダとし、それぞれの融点及び熱硬化温度を順にＴ１、Ｔ２、Ｔ３とする。まず熱伝導部材１０と半導体装置１７を多層配線基板表層２ａに実装し、次に半導体装置１６を熱伝導部材１０上に実装し、出来上がったモジュールにおける多層配線基板裏面２をマザーボード８上に実装する工程を考えると
Ｔ１＞Ｔ２＞Ｔ３
となるよう、材料を選択する。
【００６０】
また、上述のように半導体基板１７ａ上に形成された発熱部１７ｂの発熱量が十分小さく、しかも半導体基板１７ａがＳｉ等の熱伝導率の高い材料を用いている場合、ＰＨＳ７や熱伝導部材１０がなくても熱抵抗を目標とする上限値以下にできる場合があり、このような場合はＰＨＳ７や熱伝導部材１０を用いる必要性はない。従って、複数のチップが一つの多層配線基板２の上に実装される場合は、そのチップを構成する半導体基板の物性値や発熱量などから、熱的かつコスト的に最適な構成を選択することができる。半導体素子１６の厚さをそのままｔ１、１７の厚さをｔ９、マイクロストリップラインで形成されるようなチップ抵抗を除く回路部品１２の厚さをｔ８とすると、上記構成では、
ｔ１＜ｔ８、かつｔ１＜ｔ９
の関係が成立する。ｔ８とｔ９の関係は特に限定する必要はない。
【００６１】
なお、配線基板裏面２ｂの配線要素５については、複数の半導体素子１６、１７に対して共通の回路を形成するよう構成されても、それぞれが短絡しないよう構成されていても、半導体装置全体の機能が確保できるのであれば特に問題はない。
【００６２】
図８ｂにおいては、半導体素子１７がフェースダウンして実装（フリップチップ実装）された場合を示す。この場合、半導体素子１７への入出力信号等は多層配線基板２内部のスルーホール１１０と配線層１１１を介して半導体素子１７へ供給、もしくは半導体素子１７から出力される。半導体素子表層の回路網と多層配線基板２との間はハンダバンプ１１２等を介してＣＣＢ接続される。図８ｂに示した断面図では、各発熱要素１７ｂのＧＮＤがハンダバンプ１１２を介してサーマルビア３に直結される。即ち、ハンダバンプ１１２は図１における本発明の一実施形態での熱伝導部材４の役割を果たす。このため、発熱要素１７ｂから放出された熱が効果的にサーマルビア３に伝達され、発熱要素１７ｂから多層配線基板裏面２ｂまでの熱抵抗を低減することが可能である。
【００６３】
図８ａ及び８ｂにおいて示した本発明の一実施形態においては、多層配線基板裏面２に形成された配線層５や電極１０３はそれぞれベタ状配線で、これらとマザーボード８上に形成された配線層１０２、１０５との間を第3のロウ材１０６により接合させているが、この多層配線基板裏面２ｂの下に球状のハンダ等のロウ材１１３を格子状にならべてマザーボード８と接合させる、いわゆるＢＧＡ接合により実装させる場合も本発明の一実施形態に含む。図８ｃは上記ような実装をした場合を示した断面図であるが、半導体素子１７がフリップチップ実装されていてもいなくてももちろん構わない。
【００６４】
図９は本発明を適用した半導体装置の一部を切り出した斜視図であるが、半導体装置全体をキャップ１０７などで封止、回路部分を保護した場合、マザーボード８への電気的な接続部分はキャップ１０７のかからない部分の側面及び裏面のみであるから、例えば裏面にある電極１０３はそれぞれ独立した電極で、電極１０８はサーマルビア３と短絡するＧＮＤ配線層５の電極のように、それぞれ役割が分担されていればよい。
【００６５】
図１０は図4または図８ａ及び図９に示した本発明の一実施形態において用いられる半導体装置のキャップ１０７を取り払った上面図（図１０ａ）、半導体素子素子１６を通る断面図（図１０ｂ）、多層配線基板裏面２を下から見た底面図（図１０ｃ）である。図１０では多層配線基板表層２ａの一部にしか回路が形成されていないが、もちろん全面を有効的に利用して回路が形成されていても本発明の本質を損なうことはない。
【００６６】
図１０ａのように、回路要素１２が表層において孤立しているような場合や配線層１０１が途中で途切れているような場合、実際には多層配線基板２の各層において独立した配線・回路網が形成され、スルーホール等を介して電気的に相互接続されてモジュール全体として一つの製品を構成している。
【００６７】
図１０ｂは多層配線基板裏面２ｂにおける配線パターンの一例を示しているが、このようにサーマルビア３と直結するＧＮＤ配線層５がベタ状の配線であっても、あるいはハンダボールグリッドアレイ（ＢＧＡ）状であってももちろん構わない。独立した電極１０３はそれぞれ、信号の入出力用の電極などを構成している。
【００６８】
また、素子の保護の観点から、キャップ１０７の内側の空間にはレジン等の保護部材１０９が充填されている場合がある。
【００６９】
図４または図８に示した本発明の一実施形態における半導体装置のモジュール製造プロセスの一例を図１１に示す。
【００７０】
図１１において、配線基板２上の所定の位置に第１のロウ材９として高融点のハンダを印刷もしくは塗布する。次に、チップコンデンサや抵抗等の部品１２及び熱伝導部材１０を先に第一のロウ材９を印刷もしくは塗布した位置に搭載し、リフロー及び洗浄工程で上記部品１２及び熱伝導部材１０を実装する。次に、導電性銀ペースト等の第２のロウ材１１を所定の位置に塗布し、ＰＨＳ７を有する半導体素子１または１６や、ＰＨＳ構造７を用いない半導体素子１または１７を載せ、上記第１のロウ材９の融点より低く、かつ第２のロウ材１１を硬化させるのには十分高い温度で第２のロウ材１１をベーク、洗浄する。更にワイヤボンディング等により半導体素子１または１６または１７と配線基板２の所定の位置を配線１８で接続し、半導体素子保護のための部材１０９を塗布して固定した後、キャップ１０７をつける。更に配線基板２をそれぞれの単位半導体装置ごとに分割し、検査工程で合格した半導体装置を完成品とする。本工程において、第１のロウ材９、第２のロウ材１１、半導体素子保護のための部材１０９は、それぞれ工程順に徐々に融点もしくは硬化温度が低くなるような材料とする。
【００７１】
なお、マザーボード８上へのモジュールの実装は、次の製造プロセスで実施しても、あるはモジュールの状態で顧客に出荷し、顧客側で実装しても構わない。この場合、図８における第3のロウ材１０６の融点をＴ３と他のロウ材及び保護部材の融点もしくは硬化温度との大小関係は上述した通りでなければならない。Ｔ３の値については、予め指示しておいても、また、逆にＴ３に合わせて他のＴ１やＴ２として適当なものを選択しても構わない。
【００７２】
図１２に半導体基板１または１６がＧａＡｓ系基板２１で、その上にヘテロバイポーラトランジスタ（以下、ＨＢＴ）を形成した場合の発熱部１ｂ周辺の模式的な断面図を示す。
【００７３】
図１２において、熱伝導部材１０の上に第２のロウ材１１、ＰＨＳ７を介して半絶縁性のＧａＡｓ系基板２１が実装されている。ＧａＡｓ基板２１の上にはサブコレクタ層２２、コレクタ層２３、ベース層２４、エミッタ層２５、ベース電極２６、キャップ層２７、エミッタ電極２８、コレクタ電極２９、層間絶縁膜３０及び３１、エミッタ配線層３２等が形成される。ＧａＡｓ系基板２１の所定の位置にはバイアホール３３と呼ばれる貫通孔が形成され、ＧａＡｓ系基板２１裏面のＰＨＳ構造７とエミッタ配線層３２とは、このバイアホール３３内に流入したＰＨＳ７を介して電気的に接続されている。また、エミッタ配線層３２とバイアホール３３との間の配線の一部には、バラスト抵抗と呼ばれる抵抗３４を配置する場合がある。
【００７４】
図４または図８に示した発熱部１ｂもしくは１６ｂ、１７ｂは、図１２においては、個々のベース２４・エミッタ２５層間を集中的に電流が通過する領域である。ここでは、図面を簡略下するために、発熱部領域が１箇所しかないような構造で示したが、実際には複数個の発熱領域があってもよい。また、発熱領域の数とバイアホール３３との数は一致しなくてよい。一般的には、バイアホール３３の数の方が発熱領域の数より少ない。
【００７５】
図１２に示すような構造では、エミッタ配線３２からバイアホール３３を介してＰＨＳ７、更には配線基板２内のサーマルビア３の裏面まで電気的に接続される。配線基板２は、更にマザーボードに実装されるが、この時配線基板２内のエミッタ配線と電気的に接続された配線、例えば図１０の裏面配線５、をマザーボードの共通ＧＮＤに接地することで、電位を一定に保つことができる。
【００７６】
図１３に、図１２で示したようなＧａＡｓ系−ＨＢＴ素子１または１６において、上記発熱領域（フィンガー）１９の寸法が幅２μm、長さ２０μm、本数１６本×８列＝１２８本であった場合の発熱領域のレイアウト図の一例を示す。
【００７７】
図１３において、半導体基板１または１６、及びＰＨＳ７の寸法は、１辺の長さが０．９ｍｍもしくは１．０ｍｍの正方形、熱伝導部材１０の寸法は辺長が１．４ｍｍもしくは１．３ｍｍの正方形、もしくは縦２．４ｍｍ、横１．６ｍｍの長方形であるとし、配線基板２内のサーマルビア３は個々の直径が０．１５ｍｍで、０．３５ｍｍの縦横等ピッチ間隔で配置されている場合を想定する。今後図１４以降で検討する熱伝導部材１０の厚さや材料及び寸法等については、図４、１２、１３及び上記の基準に基づいて最適化を実施した場合の結果を示す。なお、フィンガー１９の寸法や数は、発熱領域１ｂと配線基板裏面２ｂの間の熱抵抗の絶対値には強く影響するが、熱伝導部材１０を用いることによる熱抵抗低減効果の最適化にはあまり強く影響しないことが熱伝導解析により明らかになっており、熱伝導部材１０とサーマルビア３を有する配線基板２、及びＰＨＳ構造７の組み合わせによる熱抵抗低減効果の定性的評価には１ケースの発熱領域の寸法及び配置について検討すればほぼ十分である。なお、特に断わらない場合、熱伝導部材１０の材質は銅、ＰＨＳ構造７は金メッキ層であるとする。また、ＰＨＳ構造７の厚さは、特に断わらない場合は１５μm、第一のロウ材９と第二のロウ材１１の熱伝導率は等しく、その厚さはそれぞれ、３０μmであるとして検討した結果を示す。
【００７８】
図１４にＧａＡｓ系基板２１もしくはＧａＡｓ系の代りにＳｉ系を用いた場合について、定常熱伝導解析を用いて求めた、熱伝導部材１０の厚さと装置全体（モジュール）熱抵抗との間の関係を示す。
【００７９】
図１４において、横軸は熱伝導部材１０の厚さ、縦軸はモジュール熱抵抗である。図１４によれば、基板２１の厚さによらず、熱伝導部材１０をＰＨＳ構造７と配線基板２との間に設置することにより、モジュール熱抵抗を低減できること、また、熱伝導部材１０の厚さの最適値は検討範囲内においてはほぼ３００μm前後であることがわかる。Ｓｉ基板を用いた方がモジュール熱抵抗が小さいのは、Ｓｉの熱伝導率がＧａＡｓの熱伝導率より高いためである。なお、ＧａＡｓ−ＨＢＴを採用するのは、上記の高周波デバイス用パワーアンプの場合、出力向上及び高率改善のためであり、熱抵抗の問題とは別個の問題である。
【００８０】
図１５にＧａＡｓ基板２１もしくは半導体素子１または１６、及びＰＨＳ構造７の寸法と、熱伝導部材の寸法との組み合わせによりモジュール熱抵抗がどの程度変化するかを定常熱伝導解析により検討した結果を示す。
【００８１】
図１５において、図１４同様、図の横軸は熱伝導部材１０の厚さ、縦軸はモジュール熱抵抗である。この図から、半導体素子１６のサイズの若干の大小はほとんど熱抵抗に影響せず、熱伝導部材１０のサイズが大きくモジュール熱抵抗に影響することがわかる。これは、配線基板２内のサーマルビア３が半導体素子１６の面積よりも広い範囲に配置された場合に、半導体素子１６よりも熱伝導部材１０の面積を大きくし、半導体素子１６直下にないサーマルビア３にも発熱領域８で発生した熱を逃がすことのできる構造にすることでモジュール全体の熱抵抗が低減できることを示す。
【００８２】
図１４及び図１５から、熱伝導部材１０の厚さは少なくとも１００μm程度以上、３００μm程度とし、また、その面積は半導体素子１６よりも大きく、なるべく多くのサーマルビア３の上にまたがるような寸法とすることにより、モジュール熱抵抗を低減できる。本発明においても、熱伝導部材１０は上記のような構造とすることが望ましい。
【００８３】
図１６に、熱伝導部材１０がなく、配線基板２上に第二のロウ材１１を用いて直接半導体素子１または１６を実装した場合の、ＰＨＳ構造７の厚さとモジュール熱抵抗の関係を定常熱伝導解析により検討した結果を示す。
【００８４】
図１６において、横軸はＰＨＳ構造７の厚さ、縦軸はモジュール熱抵抗である。図１６より、熱伝導部材１０を用いずにそれとほぼ同等の熱抵抗低減を実現するためには、ＰＨＳ構造７の厚さを５０〜６０μmか、それ以上にする必要があることがわかる。上記のような厚い金メッキ膜を作るのは工程的にもコスト的にも困難ではあるが、条件が許せば上記のような構造を採用しても構わない。
【００８５】
図１７に、ＰＨＳ構造７がない場合に熱伝導部材１０のみの効果で熱抵抗を低減しようとするとどのような結果になるかを検討した結果を示す。
【００８６】
図１７おいて、横軸は熱伝導部材１０の厚さ、縦軸はモジュール熱抵抗を示す。図より、熱伝導部材１０の厚さの最適値は図１２や１３と同様に３００μm前後であるが、ＧａＡｓ基板２１を用いた場合はＰＨＳ構造７がないと熱抵抗が十分には小さくならないことがわかる。従って、ＧａＡｓ基板２１に対してはＰＨＳ構造７が必須である。一方、Ｓｉ系の基板の場合、熱伝導部材１０の厚さを最適化するとＰＨＳ構造７があってもなくてもモジュール熱抵抗はほとんど変わらない。従って、図８や１１に示した本発明の一実施形態のように、Ｓｉ系の制御用ＩＣに対してはＰＨＳ構造７はなくても特に問題ない。本発明においては、ＧａＡｓ基板のように熱伝導率が５０W／（m・K）程度かそれ以下の基板２１を用いている場合についてはＰＨＳ構造７を設け、Ｓｉ基板のように熱伝導率が１４８W／（m・K）程度かそれ以上の基板を用いている場合はＰＨＳ構造７を設けないような構成にして構わない。基板２１の熱伝導率が５０前後から１４８程度までの場合、その厚さや発熱量に応じてＰＨＳ７及び熱伝導部材１０を用いるか否かを選択できる。
【００８７】
図１８に、熱伝導部材１０の材料を銅からアルミニウムまたはモリブデンとした場合のモジュール熱抵抗と熱伝導部材１０の厚さの関係の検討結果を示す。
【００８８】
図１８において、アルミニウムまたはモリブデンは、それぞれ、銅より熱伝導率が低いため、銅を用いた場合ほどの熱抵抗低減効果を得ることはできないが、やはり、厚さが２００〜３００μm程度の範囲に厚さの最適値があるとともに、若干の熱抵抗低減効果を得ることができる。このことから、熱伝導部材１０の材料としては、半導体基板２１と熱伝導率が同等であるか、あるいはそれよりも高い材料を選択することが必要である。できれば銅と同程度以上の熱伝導率をもつ材料を選択することが望ましい。
【００８９】
【発明の効果】
本発明によれば、半導体基板を厚くすることなく、半導体素子からの熱を多層配線基板から外部に効率良く伝達させることが可能な半導体装置を低コストで提供することができる。
【図面の簡単な説明】
【図１】本発明における基本的な実施形態を備えた半導体装置の断面図
【図２】本発明における配線基板を貫通しないサーマルビアを備えた半導体装置の断面図
【図３】本発明におけるＰＨＳを備えた半導体装置の断面図
【図４】本発明におけるＰＨＳとサーマルビアとの間の熱伝導部材を備えた半導体装置の断面図
【図５】従来の半導体装置の一例を示す断面図
【図６】従来の半導体装置の一例を示す断面図
【図７】従来の半導体装置の一例を示す断面図
【図８】本発明における複数の種類の半導体素子が一つの配線基板上に混載した半導体装置の断面図
【図９】本発明を適用した半導体装置の一部を切り出した斜視図
【図１０】本発明における複数の種類の半導体素子が一つの配線基板上に混載した半導体装置の上面及び底面を示す図
【図１１】本発明における半導体素子が配線基板上に実装されるプロセス工程の一例を示す図
【図１２】本発明における半導体素子がＨＢＴ素子である場合の代表的なエミッタ電極周辺を示す半導体装置の断面図
【図１３】本発明における発熱領域の配置の一例を示す模擬的な上面図
【図１４】本発明における熱伝導部材の厚さがモジュール熱抵抗に与える影響を示すグラフ
【図１５】本発明における熱伝導部材の面積がモジュール熱抵抗に与える影響を示すグラフ
【図１６】本発明における、熱伝導部材を用いない場合において、ＰＨＳの厚さがモジュール熱抵抗に与える影響を示すグラフ
【図１７】本発明におけるＰＨＳがない場合に熱伝導部材の厚さがモジュール熱抵抗に与える影響を示すグラフ
【図１８】本発明における熱伝導部材の種類がモジュール熱抵抗に与える影響を示すグラフ
【符号の説明】
１…半導体素子、１ａ…半導体基板、１ｂ…発熱領域、２…配線基板、２ａ…配線基板表層、２ｂ…配線基板裏面、３…サーマルビア、４…熱伝導部材、５…配線要素、６…配線基板内を貫通しないサーマルビア、７…ＰＨＳ、８…マザーボード、９…第一のロウ材、１０…熱伝導部材、１１…第二のロウ材、１２…回路部品、１３…熱拡散板、１５…ロウ材、１６…熱伝導率の低い材料で構成される半導体素子、１６ａ…半導体基板、１６ｂ…発熱領域、１７…熱伝導率の高い材料で構成される半導体素子、１７ａ…半導体基板、１７ｂ…発熱領域、１８…ワイヤ配線、１９…フィンガー、２１…半導体基板、２２…サブコレクタ、２３…コレクタ、２４…ベース、２５…エミッタ、２６…ベース電極、２７…キャップ層、２８…エミッタ電極、２９…コレクタ電極、３０…絶縁層、３１…絶縁層、３２…エミッタ配線、３３…バイアホール、３４…バラスト抵抗、３５…キャップ、３６…電極、３７…電極、１０１…配線層、１０２…配線層、１０３…電極、１０４…配線層、１０５…電極、１０６…第3のロウ材、１０７…キャップ、１０８…電極、１０９…保護部材、１１０…スルーホール、１１１…配線層、１１２…ハンダバンプ、１１３…ハンダバンプ。
【発明の属する技術分野】
本発明は、携帯通信端末用高周波パワーアンプ等に用いられる半導体装置に関するものである。
【０００２】
【従来の技術】
携帯通信端末、例えば携帯電話機は、近年小型・軽量化が急ピッチで進行中であり、これと並行して低コスト化が重要な課題である。この小型・軽量・低コストの３条件を実現する上で、高周波パワーアンプの効率（消費電力に対する出力電力の比率）改善が必須である。高周波パワーアンプの効率は、通話時の消費電力にほぼ比例するため，同じ連続通話時間を基準に考えると、高効率、即ち消費電力の少ない高周波パワーアンプを用いることにより，その分だけ電池の容量を低減することができ、軽量化が可能である。
【０００３】
一方、パワーアンプ自体の低コスト化の観点からは、上記のような効率改善の他に、パワーアンプそのものの高密度実装化、小型化が必須である。この高密度実装化、小型化は必ずしもパワーアンプに限った技術的課題ではないが、発熱スポットの集約化により、発熱量が低減できても装置内部の局所的な温度は従来品より高くなってしまう場合があり、高密度化に合わせた低熱抵抗化技術の開発が必要とされている。
【０００４】
さて、携帯電話のように、アンテナを有する通信機器は、アンテナを介して電波の送信を行った時に高周波パワーアンプ内の半導体素子が発熱する。高周波パワーアンプの効率は１００％ではなく、消費電力と出力電力との差の大半が熱となって放出するので、一般的に、パワーアンプ内の半導体素子から放出された熱は、半導体基板から配線基板を経由してマザーボードに伝達されて、携帯電話の外形を形成する筐体から、輻射、空気への熱伝達、あるいは携帯電話を握った人の手を伝わって外部に伝達させるように設計されている。この半導体装置は、半導体素子と、この半導体素子を搭載する配線基板とから構成されており、この配線基板を半導体素子から生じた熱が通過する。従って、配線基板は、熱伝導率が高いほど半導体素子の温度を一定の基準値以下にするためには好適と言える。
【０００５】
パワーアンプ等に用いられるこの半導体装置を図５にて説明する。マザーボード８上に多層配線基板２が搭載されている。多層配線基板２上には、ロウ材９を介して半導体素子１が搭載されている。この半導体素子１は、半導体基板１ａと、この半導体基板１ａの表層面に形成されたトランジスタ等の回路から構成されている。この回路の一部には、発熱部１ｂ（例えば、トランジスタのエミッタ・ベース間領域など）が存在する。３は、多層配線基板２を板厚方向に貫通した柱状部材（以下、サーマルビアという）であり、半導体基板１ａとマザーボード８とを電気的、熱的に接続するものである。５は、多層配線基板２の配線要素であり、マザーボード８と接続される。上記多層配線基板２上には上記半導体素子１以外に、チップコンデンサや抵抗などの複数の部品１２が実装されている。
【０００６】
一般的に、多層配線基板２の材料として電気絶縁性が高いガラスセラミック系やガラスエポキシ系、あるいはアルミナ等のセラミック系の材料が使用されている。上記のような配線基板の材料は、電気絶縁性が高い反面、熱伝導率が低いという特性があるので、これらの材料をそのまま多層配線基板２の材料として使用すると、半導体装置全体の熱抵抗が高くなり、半導体素子１の発熱部１ｂの温度が目標とする上限値を超えて上昇してしまうという問題がある。
【０００７】
このような問題を解決する一手段として、図５の半導体装置のように、多層配線基板２にサーマルビア３を複数配置し、その上にハンダ等の導電性ロウ材９を用いて半導体素子１を実装したものがある。このサーマルビア３を設けることにより、半導体素子１から多層配線基板２の裏面を経てマザーボード８上の共通接地電極に至るまでを電気的に接続すると同時に、半導体基板１ａとマザーボード８とを熱的に接続することができるので、半導体素子１の発熱部１ｂと多層配線基板２裏面との間の熱抵抗が低減し、発熱部１ｂの温度を一定の基準値以下にすることが可能である。
【０００８】
一方、半導体装置については、半導体基板１ａの材料として、従来、例えばＳｉ単結晶基板が用いられ、この単結晶基板上にＭＯＳＦＥＴの回路を形成するなどして高周波パワーアンプを構成してきた。このＳｉ系の材料は熱伝導率が比較的高いため、素子表面の発熱部１ｂと多層配線基板２裏面との間の熱抵抗は、後述するＧａＡｓ系などの化合物半導体基板を用いた場合ほど大きくならない。ところが、高周波パワーアンプの効率を改善するためには、Ｓｉ系のＭＯＳＦＥＴでは十分ではないという問題がある。このため、高周波パワーアンプの出力向上及び高率改善を図る目的から、半導体基板をＧａＡｓ系の化合物半導体基板で形成したものがある。
【０００９】
このＧａＡｓ系材料は、熱伝導率が低く電気絶縁性が高いという特性があるため、半導体基板１ａの一部にバイアホールと呼ばれる貫通孔を穿設し、半導体素子裏面には金メッキ等のメッキ層を設け、上記バイアホールを経由して半導体基板１ａの表面側の特定の配線と半導体基板の裏面との間を電気的に接続する場合がある。これにより配線インダクタンスを低減できる。この場合、前記メッキ層が熱拡散板としての機能を果たし、素子表面の発熱部１ｂと多層配線基板２の裏面との間の熱抵抗が小さくなり、結果的に、熱伝導率が低いＧａＡｓ系材であってもパワーアンプ全体の熱抵抗を低減することが可能である。
【００１０】
上記の熱拡散板として用いられるメッキ層は、一般的にプレーテッドヒートシンク（以下、ＰＨＳという）と呼ばれ、このＰＨＳとバイアホールとを組合わせた半導体装置の例として、例えば特開平５−１５２３４０号公報などがある。
【００１１】
図６は、半導体素子１を構成する半導体基板１ａと配線基板２との間に熱拡散板１３を介在させた半導体装置を示す。図６によれば、携帯通信機のパワーアンプに限らず、半導体素子を配線基板上に実装する場合、サーマルビアを配線基板２に設けない構造のものが考えられる。このように、熱拡散板を取付けた半導体装置の例として、例えば特開平１１−１９１６０３号公報や特開平１０−２４７７０４号公報等がある。
【００１２】
図７は、配線基板２を貫通するサーマルビア３を半導体基板１ａとほぼ同等若しくはそれ以上の大きさで、単一形状とした半導体装置を示したものである。図中、７はＰＨＳを示す。このＰＨＳ７は、上述したように、金メッキ層などからなり、半導体素子１からの熱をサーマルビア３に伝えるものである。
【００１３】
【発明が解決しようとする課題】
熱伝導率の低いＧａＡｓ系材料からなる半導体基板の裏面にＰＨＳを備え、このＰＨＳを直接多層配線基板にハンダ等のロウ材を用いて固定した場合、ＰＨＳを極端に厚くしないとＳｉ系の半導体素子ほどには素子表面の発熱部から多層配線基板に至るまでの熱抵抗を小さくすることができない。ところが、このように厚いＰＨＳを金メッキで形成すると、コスト的に極めて高価なものになってしまう。
【００１４】
また、金メッキ層によるＰＨＳの厚さが厚すぎると、ＧａＡｓと金の線膨張係数の差により、例えば、製造工程におけるリフロー工程で発生する熱応力や、あるいは素子動作時の発熱サイクルで、金メッキ層と半導体基板の界面に発生する熱応力によって半導体基板１ａにクラックが発生したり、半導体基板１ａとＰＨＳとの間に剥離が生じてしまう恐れがある。
【００１５】
また、特開平１０−２４７７０４号公報で開示されているように、下から配線基板、第一のロウ材、熱拡散板、第二のロウ材、半導体素子の順に実装し、半導体基板の厚さを薄くして熱抵抗を小さくしようとすると、半導体基板内での三次元の熱の広がりが不十分なため、サーマルビアへの熱の伝達範囲が狭くなり、熱伝達に貢献しないサーマルビアが発生し、サーマルビアの有効な利用が図れない。このため、多層配線基板内の熱抵抗を十分低減することができなくなり、装置全体の熱抵抗は必ずしも小さくならない場合がある。
【００１６】
逆に、半導体基板の厚さを厚くすると、基板が厚いほど熱が広い範囲に拡散されてサーマルビアを無駄なく有効に利用することが可能であるが、半導体基板を厚くするとバイアホールの加工が困難になったり、コスト的に折合わないという問題がある。また、半導体基板内の熱抵抗は厚いほど高くなるため、装置全体の熱抵抗は必ずしも小さくならない。
【００１７】
結局、半導体基板表面の発熱部から多層配線基板裏面までの熱抵抗の合計で考えると、半導体基板の厚さが薄くても厚くても、それだけではあまり有効な熱抵抗低減策にはならない。
【００１８】
ところで、多層配線基板の母材が絶縁性の高いガラスセラミック系やガラスエポキシ系の材料であることは、実質的に多層配線基板が断熱層となるので、サーマルビア以外に熱を多層配線基板裏面に逃がす部分が存在しないことになる。
【００１９】
図７に記載したように、半導体基板１ａの断面積と等しいか、あるいはそれ以上に大きい断面積の単一のサーマルビア３を形成することによって熱抵抗を十分に低減させることができるものと考えられるが、単一の巨大なサーマルビアを形成すると、サーマルビアの内部に巣ができてしまい、結果的に熱抵抗を上昇させてしまう可能性が高い。
【００２０】
一方、多層配線基板２に貫通孔を設けて板状部材で作ったサーマルビア３を圧入して装置を形成する場合、熱抵抗の点では問題のない材料を選択しても、サーマルビア３と多層配線基板２の線膨張係数を一定の誤差範囲内で一致させないと素子発熱時に熱応力で破壊してしまう可能性がある。この問題を回避するためにサーマルビア３の寸法を多層配線基板２の貫通孔よりかなり小さくしてしまうと今度はサーマルビア３の固定方法を別途考える必要が生じ、コスト増の一因となってしまう。
【００２１】
本発明の目的は、半導体基板を厚くすることなく、半導体素子からの熱を多層配線基板から外部に効率良く伝達させることが可能な半導体装置を低コストで提供することにある。
【００２２】
【課題を解決するための手段】
上記目的は、配線基板上に実装される半導体素子と、前記配線基板内に配置され、この配線基板を厚さ方向に貫通して設けられた第１の熱伝導部材と、前記半導体素子と第１の熱伝導部材とを熱的に接続する第２の熱伝導部材とを備えたことにより達成される。
【００２３】
また、配線基板上に実装される半導体素子と、前記配線基板内に配置され、この配線基板を厚さ方向に貫通して設けられた第１の熱伝導部材と、この第１の熱伝導部材と前記半導体素子との間に設けられた熱拡散板と、この熱拡散板と前記第１の熱伝導部材とを熱的に接続する第２の熱伝導部材を設けたことにより達成される。
【００２４】
また、配線基板上に実装される半導体素子と、前記配線基板内に配置され、この配線基板を厚さ方向に貫通して設けられた第１の熱伝導部材と、この第１の熱伝導部材と前記半導体素子との間に設けられ、前記半導体素子の面積と同一若しくはそれ以上の面積を有する熱拡散板と、この熱拡散板と前記第１の熱伝導部材とを熱的に接続し、前記半導体素子の面積と同一若しくはそれ以上の面積を有する第２の熱伝導部材を設けたことにより達成される。
【００２５】
また、請求項１記載の半導体装置において、前記半導体素子がＳｉ等の単結晶半導体基板またはＧａＡｓ等の化合物半導体基板上に、複数のトランジスタまたはダイオード等からなる多フィンガー素子が形成されたことにより達成される。
【００２６】
また、前記半導体素子と配線基板との間に配置される第２の熱伝導部材は、上記半導体素子よりも熱伝導率の高い材料であることにより達成される。
【００２７】
また、前記半導体素子と配線基板との間に配置される第２の熱伝導部材と、上記半導体素子と第2の熱伝導部材との間に配置される熱拡散板のいずれもが上記半導体素子よりも熱伝導率の高い材料であることにより達成される。
【００２８】
また、前記半導体素子、第2の熱伝導部材、熱拡散板の厚さが、熱拡散板が最も薄く、第２の熱伝導部材が最も厚い構成であることにより達成される。
【００２９】
【発明の実施の形態】
本発明における一実施形態を図１及び図２を用いて説明する。図１は、本発明を備えた半導体装置の断面図、図２は、本発明の多層配線基板を貫通しないサーマルビアを設けた半導体装置の断面図である。
【００３０】
図１において、半導体素子１を構成する半導体基板１ａは、配線基板２上に実装されている。配線基板２内部には、導電性と高熱伝導性を有するサーマルビア３が配線基板２を貫通するように複数本設けられている。個々のサーマルビア３と半導体基板１ａとの間には、熱伝導部材４が介在され、電気的かつ熱的に接続させている。
【００３１】
前記配線基板２は、絶縁性が高く、熱伝導率が小さいガラスセラミック系やガラスエポキシ系の材料であるため、サーマルビア３以外の部分は断熱に近く、配線基板２内で電気的かつ熱的に良伝導性であるのはほぼサーマルビア３のみである。このため、熱伝導部材４を用いて、できるだけ多くのサーマルビア３と半導体基板１とを熱的に接続することにより、半導体基板１ａの表層面の発熱部１ｂと配線基板２裏面との間の熱抵抗を低減することが可能である。半導体基板１ａは、この部分の熱抵抗を小さくするために極力薄く（１００μｍ程度以下、典型的には３０〜５０μｍ程度）している。
【００３２】
薄くすることによって半導体基板１ａ内での熱の拡散が不十分となっても、半導体基板１ａ裏面で局所的に温度の高い範囲とサーマルビア３とを熱伝導部材４を用いて熱的に効果的に接続することにより、配線基板２裏面と発熱部１ｂとの間の熱抵抗を低減することができる。
【００３３】
前記熱伝導部材４が位置する半導体基板１ａと配線基板２との間の空間は、絶縁性の部材を用いて封じていても問題なく、図１のように、空間上に浮いた形で実装させても良い。また、配線基板２の裏面の配線要素５は、サーマルビア３と電気的に接続されており、この配線要素５を介してマザーボード８上の共通接地配線に接続している。ところで、配線要素５は、配線基板２裏面全面を覆う必要はない。この点は、以下に説明する本発明の全ての実施形態に共通する。
【００３４】
また、図１では、サーマルビア３を均等に配置した例を示したが、サーマルビア３の本数や、その間隔は図１に示した例に限定されるものではない。
【００３５】
図２において、配線基板２が多層配線基板である場合、各層間に高導電性で、かつ高熱伝導性の配線要素５が介在されていれば、配線基板２を厚さ方向を貫通しないか、あるいは直接熱伝導部材４と接しないサーマルビア６があっても問題ない。極力多くのサーマルビア３もしくは６と半導体基板１ａが熱的に接続されることが望ましいのであり、熱伝導部材4により直接半導体基板１ａと接続できないサーマルビア６が、層間に存在する配線要素５によって熱的に有効に活用できるようになり、更に熱抵抗を低減できる。
【００３６】
多層配線基板２上には、半導体素子１以外の回路要素１２が実装されている。これらの回路要素１２と多層配線基板２裏面に設けられた独立した配線間を上記サーマルビア３とは独立したスルーホールを用いて電気的に接続しても構わない。
【００３７】
なお、個々の熱伝導部材４の断面積は、それぞれの熱伝導部材４と接続するサーマルビア３まで熱が伝達される際に生じる温度差を一定にすることが重要であり、半導体基板１ａからサーマルビア３までの距離が最も長い熱伝導部材４の断面積を大きくすることによって熱抵抗を調整することが可能である。
【００３８】
本発明における他の一実施形態を図３を用いて説明する。図３は、本発明の他の実施例を備えた半導体装置の断面図である。
【００３９】
図３において、半導体基板１ａと熱伝導部材４との間に金などのメッキ層からなるＰＨＳ７を設けたものである。半導体基板１ａが厚くない場合には、半導体基板１ａの表層面に位置する複数の発熱部１ｂから発生する熱が半導体素子１内部で十分横に拡散せず、半導体素子１裏面の温度分布が均一にならない。例えば、個々の発熱部１ｂ直下の温度が高く、その間の部分の温度は低い場合がある。熱伝導率に空間分布のない材料の温度分布に斑があるということは、その材料を通過する熱流束に分布があることと等しい。このため、個々の熱伝導部材４を通過してサーマルビア３に伝えられる熱の量が均等にならず、一部のサーマルビア３は、有効に機能しない可能性がある。従って、半導体基板１ａ裏面の温度分布はなるべく均一であることが望ましい。
【００４０】
図3は、熱伝導部材４を通過して個々のサーマルビア３に伝えられる熱の量を均等にするために、半導体基板１ａと熱伝導部材４との間にＰＨＳ７を設けたものである。半導体基板１ａを薄くした場合であっても、ＰＨＳ７裏面の温度分布は、外周縁が最も温度が低く、中心部が最も温度が高くなるような同心円状に近い温度分布となり、半導体素子１表面側の複数の発熱領域１ｂの分布の影響を相殺することができる。これは、ＰＨＳ７の厚さ分だけ熱抵抗が上昇するマイナスの影響よりも、ＰＨＳ７によって熱が一様に拡散するプラスの影響の方が大きいために熱抵抗を低減することができる。また、発熱部１ｂの配置に応じて熱伝導部材４の半導体基板１ａと接する部分の配置を調整する必要もほとんどなくすることができる。
【００４１】
本発明の他の一実施例を図４を用いて説明する。図４は、本発明の他の実施例を備えた半導体装置の断面図である。
【００４２】
図４において、半導体基板１ａの裏面に、半導体基板１ａとほぼ同等の断面積、若しくはそれ以上の断面積を有するＰＨＳ７を設けたものである。一方、ＰＨＳ７と多層配線基板２との間には、熱伝導部材１０が介在されている。この熱伝導部材１０の上下両面には、ロウ材が設けられ、多層配線基板２側には、第１のロウ材９が、ＰＨＳ側には、第２のロウ材１１が設けられている。多層配線基板２には、高導電性かつ高熱伝導性のサーマルビア３が多層配線基板２を貫通するように設けられている。これらのロウ材９、１１は、半導体基板１ａとサーマルビア３を電気的、熱的に接続している。
【００４３】
多層配線基板２内に配置されたサーマルビア３の領域が半導体素子１の面積より広い場合は、熱伝導部材１０の面積が半導体基板１ａの面積より大きいことが必要であり、可能であれば全てのサーマルビア３にまたがる面積を有することが望ましい。
【００４４】
ＰＨＳ７を用いることにより、ＰＨＳ７裏面、即ち熱伝導部材１０と向い合う面の温度分布を均一化することが可能であり、半導体素子１から熱伝導部材１０までの熱抵抗を低減することができる。また、熱伝導部材１０を単一の板状部材とすることで、図１、２または３に示した本発明の他の実施形態と比較して低コストで半導体素子１の発熱部１ｂで発生する熱を多層配線基板２に配置された高導電性かつ高熱伝導性のサーマルビア３に効率良く伝達することができる。このため、熱伝導部材１０と配線基板２裏面との間の熱抵抗を低減でき、ＰＨＳ７と熱伝導部材１０、及びサーマルビア3の組み合わせにより、低コストで低熱抵抗構造を実現することができる。
【００４５】
なお、熱伝導部材１０の厚さは、半導体基板１ａの厚さよりも厚く、配線基板２のサーマルビアの貫通する部分の厚さより薄いか、同程度であることが望ましい。また、半導体基板１ａとＰＨＳ７の厚さについては、ＰＨＳ7の方が薄い方が望ましい。即ち、半導体基板１ａ、ＰＨＳ７、熱伝導部材１０、配線基板２のサーマルビア３が貫通する部分の厚さをそれぞれｔ１、ｔ２、ｔ３、ｔ４とすると、本一実施形態における半導体装置では、
ｔ２＜ｔ１＜ｔ３≦ｔ４
という関係が成立する。一例としては、
ｔ２＝5〜２０μｍ程度
ｔ１＝３０〜５０、最大１００μｍ程度
ｔ３＝１５０〜３００μｍ程度
ｔ４＝３００〜４５０μｍ程度
とする場合があるが、上記関係式を満たせば必ずしも上記の範囲に限定されないことは言うまでもない。また、第１及び第２のロウ材、サーマルビアの厚さをそれぞれｔ５、ｔ６、ｔ７とすると以下の関係が成り立つよう、厚さを調整する。
【００４６】
ｔ２≦ｔ５≒ｔ６≦ｔ１
ｔ４＝ｔ７
一方、半導体基板１ａ、ＰＨＳ７、熱伝導部材１０、配線基板２の母材、第1のロウ材９、第２のロウ材１１、サーマルビア３の熱伝導率をそれぞれ、λ１、λ２、λ３、λ４、λ５、λ６、λ７とし、線膨張係数をそれぞれα１、α2、α３、α４、α５、α6、α７とすれば、本一実施形態においては次の関係が成り立つように材料を選択する。
【００４７】
λ４＜λ５≒λ６≒λ１＜λ２≒λ３≒λ７
α６≦α１＜α２、α４≒α７＜α３、α６＜α３
ここで、記号≒は、物性値がほぼ同じオーダーであるという程度の意味であり、大小関係については必ずしもこだわらないことを意味する。即ち、配線基板２の母材、各種ロウ材と半導体基板１ａ、各種熱伝導・熱拡散部材の順に熱抵抗が高くなっていく構成である。なお、半導体基板１ａがＳｉと同程度以上の熱伝導率を有する場合（温度３７３Ｋ（１００℃）でλ１≒１００［Ｗ／（ｍ・Ｋ）］程度かそれ以上）、半導体基板１ａとロウ材９、１１の熱伝導率の関係に関しては
λ５≒λ６＜λ１
となっても構わない。
【００４８】
線膨張係数については、第2のロウ材の線膨張係数が最も低く、半導体基板１ａが同程度かそれ以上、ＰＨＳ７が非常に高い。第2のロウ材より下の部材については、配線基板２の母材とサーマルビア３がほぼ等しく、熱伝導部材１０の線膨張係数が高い。
【００４９】
図４に示した一実施例においては、半導体基板１ａの材料をＳｉ系単結晶、もしくはＧａＡｓ系等の化合物からなる半導体基板とすることが考えられる。また、熱伝導部材１０の材質としては銅、アルミニウム、モリブデン等の金属、もしくはそれらを主成分とする合金が考えられるが、熱抵抗を目標値以下にできるものであれば、必ずしも上記の材料でなくても良い。一方、第１のロウ材９は半田等の材料が望ましく、第二のロウ材１１は導電性銀ペースト材などで、導電性を有し、熱伝導率が半導体基板１ａとほぼ同じ程度である熱硬化性の材料であることが望ましい。
【００５０】
本実施形態では、第一のロウ材９の融点は第二のロウ材１１の製造工程上の硬化温度より高く、第二のロウ材１１上にＰＨＳ７を介して半導体素子１を固定する際に第一のロウ材９が溶けてしまわないような物性値を有する材料を選択している。導電性銀ペースト材を採用する理由の一つは、このペースト材の母材が熱硬化性樹脂であるためで、ペースト材が硬化する時に微小なクラックが無数に入ることなどにより、製造プロセス中で発生する熱伝導部材１０と第２のロウ材１１、もしくはＰＨＳ７と第２のロウ材との界面で発生する熱応力を緩和することができる。また、第2のロウ材硬化後の発熱動作で生じたＰＨＳ７と半導体基板１ａとの界面における熱応力は、ＰＨＳ７を十分薄くすることにより、金メッキ層が降伏、変形することにより緩和することができる。
【００５１】
図５は、半導体基板１ａとサーマルビア３がロウ材９を介して接続された実施例を示す。
【００５２】
図６は、半導体基板１ａ配線基板２が熱拡散板１３を介して接続されている実施例を示す。
【００５３】
図７は、サーマルビア３が半導体基板１ａの大きさと同等若しくはそれ以上の大きさで、一体成形品で形成された実施例を示す。
【００５４】
本発明における他の一実施形態を図８、図９、１０を用いて説明する。図８は、本発明を備えた半導体装置の断面図である。図９はその一部を切り出した斜視図、図１０は配線基板２の上面（図１０ａ）及び底面図（図１０ｂ）と半導体素子１を含む断面図（図１９ｃ）である。
【００５５】
図８に示す本発明を適用した半導体装置は、単一の配線基板２に複数の種類の半導体素子１６、１７を実装したものである。半導体素子１６はＧａＡｓ系等の比較的熱伝導率の低い半導体基板１６ａ上に発熱部１６ｂが形成され、比較的厚さの薄い半導体基板１６ａの裏面にはＰＨＳ７をメッキ等により形成している。一方、半導体素子１７ではＳｉ系等の比較的熱伝導率の高い半導体基板１７ａ上に発熱部１７ｂが形成される。半導体基板１７ａの熱伝導率がＳｉ系材料の熱伝導率とほぼ同等かそれ以上の場合、半導体素子１７ａの厚さを数１００μm程度にすることで半導体基板１７ａ裏面の温度分布をほぼ均一化できるため、ＰＨＳ７や前述した熱伝導部材１０を用いなくても熱抵抗の目標値を達成できる場合がある。このような場合は、図８ａのように、半導体基板１７は、配線基板２に第二のロウ材１１を介して配線基板２に直接実装することができるので、コスト低減を図ることができる。
【００５６】
図８ａにおいて、多層配線基板の表層２ａには、半導体装置１６、１７の他、配線要素１０１と、抵抗やチップコンデンサなどの回路部品１２が実装されている。配線要素１０１または回路部品１２と半導体素子１６、１７は、例えばボンディングワイヤ１８により電気的に接続されている。
【００５７】
図８ａの断面図には示していないが、多層配線基板２の各層における配線要素とスルーホール、及び半導体素子１６、１７の組み合わせにより、例えば携帯通信端末用の高周波パワーアンプとして動作する一つの半導体装置（以下、モジュール）が構成される。図８ａの場合、半導体素子１６、１７のＧＮＤがＰＨＳ７、熱伝導部材１０、サーマルビア３、多層配線基板の裏面２ｂ上に形成されたＧＮＤ配線層５を介してマザーボード８上のＧＮＤ配線層１０２に電気的、かつ熱的に接続される。
【００５８】
また、入出力信号用などの電極１０３も多層配線基板裏面２ｂに形成され、この電極１０３と多層配線基板表層２ａ上もしくは層間の配線要素１０１、回路要素１２との間は配線基板２側面もしくは内部にスルーホールとして形成された配線１０４により電気的に接続される。マザーボード８上には電極１０３に対応する配線層１０５がそれぞれ形成されており、電極１０３と配線層１０５が電気的に接続される。これらの配線層５及び電極１０３と配線層１０２、１０５との間の接続には例えば低融点ハンダ等の第３のロウ材１０６を用いる。
【００５９】
上記構成において、第１のロウ材９をハンダ、第2のロウ材を熱硬化性の導電性ペースト材、第3のロウ材をハンダとし、それぞれの融点及び熱硬化温度を順にＴ１、Ｔ２、Ｔ３とする。まず熱伝導部材１０と半導体装置１７を多層配線基板表層２ａに実装し、次に半導体装置１６を熱伝導部材１０上に実装し、出来上がったモジュールにおける多層配線基板裏面２をマザーボード８上に実装する工程を考えると
Ｔ１＞Ｔ２＞Ｔ３
となるよう、材料を選択する。
【００６０】
また、上述のように半導体基板１７ａ上に形成された発熱部１７ｂの発熱量が十分小さく、しかも半導体基板１７ａがＳｉ等の熱伝導率の高い材料を用いている場合、ＰＨＳ７や熱伝導部材１０がなくても熱抵抗を目標とする上限値以下にできる場合があり、このような場合はＰＨＳ７や熱伝導部材１０を用いる必要性はない。従って、複数のチップが一つの多層配線基板２の上に実装される場合は、そのチップを構成する半導体基板の物性値や発熱量などから、熱的かつコスト的に最適な構成を選択することができる。半導体素子１６の厚さをそのままｔ１、１７の厚さをｔ９、マイクロストリップラインで形成されるようなチップ抵抗を除く回路部品１２の厚さをｔ８とすると、上記構成では、
ｔ１＜ｔ８、かつｔ１＜ｔ９
の関係が成立する。ｔ８とｔ９の関係は特に限定する必要はない。
【００６１】
なお、配線基板裏面２ｂの配線要素５については、複数の半導体素子１６、１７に対して共通の回路を形成するよう構成されても、それぞれが短絡しないよう構成されていても、半導体装置全体の機能が確保できるのであれば特に問題はない。
【００６２】
図８ｂにおいては、半導体素子１７がフェースダウンして実装（フリップチップ実装）された場合を示す。この場合、半導体素子１７への入出力信号等は多層配線基板２内部のスルーホール１１０と配線層１１１を介して半導体素子１７へ供給、もしくは半導体素子１７から出力される。半導体素子表層の回路網と多層配線基板２との間はハンダバンプ１１２等を介してＣＣＢ接続される。図８ｂに示した断面図では、各発熱要素１７ｂのＧＮＤがハンダバンプ１１２を介してサーマルビア３に直結される。即ち、ハンダバンプ１１２は図１における本発明の一実施形態での熱伝導部材４の役割を果たす。このため、発熱要素１７ｂから放出された熱が効果的にサーマルビア３に伝達され、発熱要素１７ｂから多層配線基板裏面２ｂまでの熱抵抗を低減することが可能である。
【００６３】
図８ａ及び８ｂにおいて示した本発明の一実施形態においては、多層配線基板裏面２に形成された配線層５や電極１０３はそれぞれベタ状配線で、これらとマザーボード８上に形成された配線層１０２、１０５との間を第3のロウ材１０６により接合させているが、この多層配線基板裏面２ｂの下に球状のハンダ等のロウ材１１３を格子状にならべてマザーボード８と接合させる、いわゆるＢＧＡ接合により実装させる場合も本発明の一実施形態に含む。図８ｃは上記ような実装をした場合を示した断面図であるが、半導体素子１７がフリップチップ実装されていてもいなくてももちろん構わない。
【００６４】
図９は本発明を適用した半導体装置の一部を切り出した斜視図であるが、半導体装置全体をキャップ１０７などで封止、回路部分を保護した場合、マザーボード８への電気的な接続部分はキャップ１０７のかからない部分の側面及び裏面のみであるから、例えば裏面にある電極１０３はそれぞれ独立した電極で、電極１０８はサーマルビア３と短絡するＧＮＤ配線層５の電極のように、それぞれ役割が分担されていればよい。
【００６５】
図１０は図4または図８ａ及び図９に示した本発明の一実施形態において用いられる半導体装置のキャップ１０７を取り払った上面図（図１０ａ）、半導体素子素子１６を通る断面図（図１０ｂ）、多層配線基板裏面２を下から見た底面図（図１０ｃ）である。図１０では多層配線基板表層２ａの一部にしか回路が形成されていないが、もちろん全面を有効的に利用して回路が形成されていても本発明の本質を損なうことはない。
【００６６】
図１０ａのように、回路要素１２が表層において孤立しているような場合や配線層１０１が途中で途切れているような場合、実際には多層配線基板２の各層において独立した配線・回路網が形成され、スルーホール等を介して電気的に相互接続されてモジュール全体として一つの製品を構成している。
【００６７】
図１０ｂは多層配線基板裏面２ｂにおける配線パターンの一例を示しているが、このようにサーマルビア３と直結するＧＮＤ配線層５がベタ状の配線であっても、あるいはハンダボールグリッドアレイ（ＢＧＡ）状であってももちろん構わない。独立した電極１０３はそれぞれ、信号の入出力用の電極などを構成している。
【００６８】
また、素子の保護の観点から、キャップ１０７の内側の空間にはレジン等の保護部材１０９が充填されている場合がある。
【００６９】
図４または図８に示した本発明の一実施形態における半導体装置のモジュール製造プロセスの一例を図１１に示す。
【００７０】
図１１において、配線基板２上の所定の位置に第１のロウ材９として高融点のハンダを印刷もしくは塗布する。次に、チップコンデンサや抵抗等の部品１２及び熱伝導部材１０を先に第一のロウ材９を印刷もしくは塗布した位置に搭載し、リフロー及び洗浄工程で上記部品１２及び熱伝導部材１０を実装する。次に、導電性銀ペースト等の第２のロウ材１１を所定の位置に塗布し、ＰＨＳ７を有する半導体素子１または１６や、ＰＨＳ構造７を用いない半導体素子１または１７を載せ、上記第１のロウ材９の融点より低く、かつ第２のロウ材１１を硬化させるのには十分高い温度で第２のロウ材１１をベーク、洗浄する。更にワイヤボンディング等により半導体素子１または１６または１７と配線基板２の所定の位置を配線１８で接続し、半導体素子保護のための部材１０９を塗布して固定した後、キャップ１０７をつける。更に配線基板２をそれぞれの単位半導体装置ごとに分割し、検査工程で合格した半導体装置を完成品とする。本工程において、第１のロウ材９、第２のロウ材１１、半導体素子保護のための部材１０９は、それぞれ工程順に徐々に融点もしくは硬化温度が低くなるような材料とする。
【００７１】
なお、マザーボード８上へのモジュールの実装は、次の製造プロセスで実施しても、あるはモジュールの状態で顧客に出荷し、顧客側で実装しても構わない。この場合、図８における第3のロウ材１０６の融点をＴ３と他のロウ材及び保護部材の融点もしくは硬化温度との大小関係は上述した通りでなければならない。Ｔ３の値については、予め指示しておいても、また、逆にＴ３に合わせて他のＴ１やＴ２として適当なものを選択しても構わない。
【００７２】
図１２に半導体基板１または１６がＧａＡｓ系基板２１で、その上にヘテロバイポーラトランジスタ（以下、ＨＢＴ）を形成した場合の発熱部１ｂ周辺の模式的な断面図を示す。
【００７３】
図１２において、熱伝導部材１０の上に第２のロウ材１１、ＰＨＳ７を介して半絶縁性のＧａＡｓ系基板２１が実装されている。ＧａＡｓ基板２１の上にはサブコレクタ層２２、コレクタ層２３、ベース層２４、エミッタ層２５、ベース電極２６、キャップ層２７、エミッタ電極２８、コレクタ電極２９、層間絶縁膜３０及び３１、エミッタ配線層３２等が形成される。ＧａＡｓ系基板２１の所定の位置にはバイアホール３３と呼ばれる貫通孔が形成され、ＧａＡｓ系基板２１裏面のＰＨＳ構造７とエミッタ配線層３２とは、このバイアホール３３内に流入したＰＨＳ７を介して電気的に接続されている。また、エミッタ配線層３２とバイアホール３３との間の配線の一部には、バラスト抵抗と呼ばれる抵抗３４を配置する場合がある。
【００７４】
図４または図８に示した発熱部１ｂもしくは１６ｂ、１７ｂは、図１２においては、個々のベース２４・エミッタ２５層間を集中的に電流が通過する領域である。ここでは、図面を簡略下するために、発熱部領域が１箇所しかないような構造で示したが、実際には複数個の発熱領域があってもよい。また、発熱領域の数とバイアホール３３との数は一致しなくてよい。一般的には、バイアホール３３の数の方が発熱領域の数より少ない。
【００７５】
図１２に示すような構造では、エミッタ配線３２からバイアホール３３を介してＰＨＳ７、更には配線基板２内のサーマルビア３の裏面まで電気的に接続される。配線基板２は、更にマザーボードに実装されるが、この時配線基板２内のエミッタ配線と電気的に接続された配線、例えば図１０の裏面配線５、をマザーボードの共通ＧＮＤに接地することで、電位を一定に保つことができる。
【００７６】
図１３に、図１２で示したようなＧａＡｓ系−ＨＢＴ素子１または１６において、上記発熱領域（フィンガー）１９の寸法が幅２μm、長さ２０μm、本数１６本×８列＝１２８本であった場合の発熱領域のレイアウト図の一例を示す。
【００７７】
図１３において、半導体基板１または１６、及びＰＨＳ７の寸法は、１辺の長さが０．９ｍｍもしくは１．０ｍｍの正方形、熱伝導部材１０の寸法は辺長が１．４ｍｍもしくは１．３ｍｍの正方形、もしくは縦２．４ｍｍ、横１．６ｍｍの長方形であるとし、配線基板２内のサーマルビア３は個々の直径が０．１５ｍｍで、０．３５ｍｍの縦横等ピッチ間隔で配置されている場合を想定する。今後図１４以降で検討する熱伝導部材１０の厚さや材料及び寸法等については、図４、１２、１３及び上記の基準に基づいて最適化を実施した場合の結果を示す。なお、フィンガー１９の寸法や数は、発熱領域１ｂと配線基板裏面２ｂの間の熱抵抗の絶対値には強く影響するが、熱伝導部材１０を用いることによる熱抵抗低減効果の最適化にはあまり強く影響しないことが熱伝導解析により明らかになっており、熱伝導部材１０とサーマルビア３を有する配線基板２、及びＰＨＳ構造７の組み合わせによる熱抵抗低減効果の定性的評価には１ケースの発熱領域の寸法及び配置について検討すればほぼ十分である。なお、特に断わらない場合、熱伝導部材１０の材質は銅、ＰＨＳ構造７は金メッキ層であるとする。また、ＰＨＳ構造７の厚さは、特に断わらない場合は１５μm、第一のロウ材９と第二のロウ材１１の熱伝導率は等しく、その厚さはそれぞれ、３０μmであるとして検討した結果を示す。
【００７８】
図１４にＧａＡｓ系基板２１もしくはＧａＡｓ系の代りにＳｉ系を用いた場合について、定常熱伝導解析を用いて求めた、熱伝導部材１０の厚さと装置全体（モジュール）熱抵抗との間の関係を示す。
【００７９】
図１４において、横軸は熱伝導部材１０の厚さ、縦軸はモジュール熱抵抗である。図１４によれば、基板２１の厚さによらず、熱伝導部材１０をＰＨＳ構造７と配線基板２との間に設置することにより、モジュール熱抵抗を低減できること、また、熱伝導部材１０の厚さの最適値は検討範囲内においてはほぼ３００μm前後であることがわかる。Ｓｉ基板を用いた方がモジュール熱抵抗が小さいのは、Ｓｉの熱伝導率がＧａＡｓの熱伝導率より高いためである。なお、ＧａＡｓ−ＨＢＴを採用するのは、上記の高周波デバイス用パワーアンプの場合、出力向上及び高率改善のためであり、熱抵抗の問題とは別個の問題である。
【００８０】
図１５にＧａＡｓ基板２１もしくは半導体素子１または１６、及びＰＨＳ構造７の寸法と、熱伝導部材の寸法との組み合わせによりモジュール熱抵抗がどの程度変化するかを定常熱伝導解析により検討した結果を示す。
【００８１】
図１５において、図１４同様、図の横軸は熱伝導部材１０の厚さ、縦軸はモジュール熱抵抗である。この図から、半導体素子１６のサイズの若干の大小はほとんど熱抵抗に影響せず、熱伝導部材１０のサイズが大きくモジュール熱抵抗に影響することがわかる。これは、配線基板２内のサーマルビア３が半導体素子１６の面積よりも広い範囲に配置された場合に、半導体素子１６よりも熱伝導部材１０の面積を大きくし、半導体素子１６直下にないサーマルビア３にも発熱領域８で発生した熱を逃がすことのできる構造にすることでモジュール全体の熱抵抗が低減できることを示す。
【００８２】
図１４及び図１５から、熱伝導部材１０の厚さは少なくとも１００μm程度以上、３００μm程度とし、また、その面積は半導体素子１６よりも大きく、なるべく多くのサーマルビア３の上にまたがるような寸法とすることにより、モジュール熱抵抗を低減できる。本発明においても、熱伝導部材１０は上記のような構造とすることが望ましい。
【００８３】
図１６に、熱伝導部材１０がなく、配線基板２上に第二のロウ材１１を用いて直接半導体素子１または１６を実装した場合の、ＰＨＳ構造７の厚さとモジュール熱抵抗の関係を定常熱伝導解析により検討した結果を示す。
【００８４】
図１６において、横軸はＰＨＳ構造７の厚さ、縦軸はモジュール熱抵抗である。図１６より、熱伝導部材１０を用いずにそれとほぼ同等の熱抵抗低減を実現するためには、ＰＨＳ構造７の厚さを５０〜６０μmか、それ以上にする必要があることがわかる。上記のような厚い金メッキ膜を作るのは工程的にもコスト的にも困難ではあるが、条件が許せば上記のような構造を採用しても構わない。
【００８５】
図１７に、ＰＨＳ構造７がない場合に熱伝導部材１０のみの効果で熱抵抗を低減しようとするとどのような結果になるかを検討した結果を示す。
【００８６】
図１７おいて、横軸は熱伝導部材１０の厚さ、縦軸はモジュール熱抵抗を示す。図より、熱伝導部材１０の厚さの最適値は図１２や１３と同様に３００μm前後であるが、ＧａＡｓ基板２１を用いた場合はＰＨＳ構造７がないと熱抵抗が十分には小さくならないことがわかる。従って、ＧａＡｓ基板２１に対してはＰＨＳ構造７が必須である。一方、Ｓｉ系の基板の場合、熱伝導部材１０の厚さを最適化するとＰＨＳ構造７があってもなくてもモジュール熱抵抗はほとんど変わらない。従って、図８や１１に示した本発明の一実施形態のように、Ｓｉ系の制御用ＩＣに対してはＰＨＳ構造７はなくても特に問題ない。本発明においては、ＧａＡｓ基板のように熱伝導率が５０W／（m・K）程度かそれ以下の基板２１を用いている場合についてはＰＨＳ構造７を設け、Ｓｉ基板のように熱伝導率が１４８W／（m・K）程度かそれ以上の基板を用いている場合はＰＨＳ構造７を設けないような構成にして構わない。基板２１の熱伝導率が５０前後から１４８程度までの場合、その厚さや発熱量に応じてＰＨＳ７及び熱伝導部材１０を用いるか否かを選択できる。
【００８７】
図１８に、熱伝導部材１０の材料を銅からアルミニウムまたはモリブデンとした場合のモジュール熱抵抗と熱伝導部材１０の厚さの関係の検討結果を示す。
【００８８】
図１８において、アルミニウムまたはモリブデンは、それぞれ、銅より熱伝導率が低いため、銅を用いた場合ほどの熱抵抗低減効果を得ることはできないが、やはり、厚さが２００〜３００μm程度の範囲に厚さの最適値があるとともに、若干の熱抵抗低減効果を得ることができる。このことから、熱伝導部材１０の材料としては、半導体基板２１と熱伝導率が同等であるか、あるいはそれよりも高い材料を選択することが必要である。できれば銅と同程度以上の熱伝導率をもつ材料を選択することが望ましい。
【００８９】
【発明の効果】
本発明によれば、半導体基板を厚くすることなく、半導体素子からの熱を多層配線基板から外部に効率良く伝達させることが可能な半導体装置を低コストで提供することができる。
【図面の簡単な説明】
【図１】本発明における基本的な実施形態を備えた半導体装置の断面図
【図２】本発明における配線基板を貫通しないサーマルビアを備えた半導体装置の断面図
【図３】本発明におけるＰＨＳを備えた半導体装置の断面図
【図４】本発明におけるＰＨＳとサーマルビアとの間の熱伝導部材を備えた半導体装置の断面図
【図５】従来の半導体装置の一例を示す断面図
【図６】従来の半導体装置の一例を示す断面図
【図７】従来の半導体装置の一例を示す断面図
【図８】本発明における複数の種類の半導体素子が一つの配線基板上に混載した半導体装置の断面図
【図９】本発明を適用した半導体装置の一部を切り出した斜視図
【図１０】本発明における複数の種類の半導体素子が一つの配線基板上に混載した半導体装置の上面及び底面を示す図
【図１１】本発明における半導体素子が配線基板上に実装されるプロセス工程の一例を示す図
【図１２】本発明における半導体素子がＨＢＴ素子である場合の代表的なエミッタ電極周辺を示す半導体装置の断面図
【図１３】本発明における発熱領域の配置の一例を示す模擬的な上面図
【図１４】本発明における熱伝導部材の厚さがモジュール熱抵抗に与える影響を示すグラフ
【図１５】本発明における熱伝導部材の面積がモジュール熱抵抗に与える影響を示すグラフ
【図１６】本発明における、熱伝導部材を用いない場合において、ＰＨＳの厚さがモジュール熱抵抗に与える影響を示すグラフ
【図１７】本発明におけるＰＨＳがない場合に熱伝導部材の厚さがモジュール熱抵抗に与える影響を示すグラフ
【図１８】本発明における熱伝導部材の種類がモジュール熱抵抗に与える影響を示すグラフ
【符号の説明】
１…半導体素子、１ａ…半導体基板、１ｂ…発熱領域、２…配線基板、２ａ…配線基板表層、２ｂ…配線基板裏面、３…サーマルビア、４…熱伝導部材、５…配線要素、６…配線基板内を貫通しないサーマルビア、７…ＰＨＳ、８…マザーボード、９…第一のロウ材、１０…熱伝導部材、１１…第二のロウ材、１２…回路部品、１３…熱拡散板、１５…ロウ材、１６…熱伝導率の低い材料で構成される半導体素子、１６ａ…半導体基板、１６ｂ…発熱領域、１７…熱伝導率の高い材料で構成される半導体素子、１７ａ…半導体基板、１７ｂ…発熱領域、１８…ワイヤ配線、１９…フィンガー、２１…半導体基板、２２…サブコレクタ、２３…コレクタ、２４…ベース、２５…エミッタ、２６…ベース電極、２７…キャップ層、２８…エミッタ電極、２９…コレクタ電極、３０…絶縁層、３１…絶縁層、３２…エミッタ配線、３３…バイアホール、３４…バラスト抵抗、３５…キャップ、３６…電極、３７…電極、１０１…配線層、１０２…配線層、１０３…電極、１０４…配線層、１０５…電極、１０６…第3のロウ材、１０７…キャップ、１０８…電極、１０９…保護部材、１１０…スルーホール、１１１…配線層、１１２…ハンダバンプ、１１３…ハンダバンプ。
Claims (1)
- 配線基板上に実装される半導体素子と、前記配線基板内に配置され、この配線基板を厚さ方向に貫通して設けられた第１の熱伝導部材と、この第１の熱伝導部材と前記半導体素子との間に設けられ、前記半導体素子と直接接合して前記半導体素子の面積と同一の面積で形成された熱拡散板と、この熱拡散板と前記第１の熱伝導部材とを熱的に接続し、前記半導体素子の面積と同一若しくはそれ以上の面積を有する第２の熱伝導部材を設けてなり、
前記熱拡散板と前記第２の熱伝導部材は、導電性銀ペースト材により接続され、
前記第１の熱伝導部材と前記第２の熱伝導部材は、半田により接続され、
前記半田と前記導電性銀ペースト材は、前記半導体素子とほぼ同程度の熱伝導率を有し、前記導電性銀ペースト材は、導電性を有する熱硬化性の材料であり、
前記第２の熱伝導部材と前記熱拡散板は、前記半導体素子よりも熱伝導率の高い材料であるとともに、前記半導体素子、前記第２の熱伝導部材、前記熱拡散板の各々の厚さが、前記熱拡散板が最も薄く、前記第２の熱伝導部材が最も厚い構成であり、
前記半導体素子は、主面とは反対側の裏面に前記熱拡散板が直接接合して形成されたＧａＡｓの化合物半導体基板と、前記化合物半導体基板の主面に形成されたヘテロバイポーラトランジスタと、前記ヘテロバイポーラトランジスタのエミッタ電極と電気的に接続されたエミッタ配線とを有し、
エミッタ配線は、前記化合物半導体基板に形成された貫通孔を通して前記熱拡散板と電気的に接続され、前記第１の熱伝導部材の裏面まで電気的に接続されていることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27818299A JP4480818B2 (ja) | 1999-09-30 | 1999-09-30 | 半導体装置 |
| PCT/JP2000/005785 WO2001026152A1 (fr) | 1999-09-30 | 2000-08-28 | Dispositif a semi-conducteurs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27818299A JP4480818B2 (ja) | 1999-09-30 | 1999-09-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102483A JP2001102483A (ja) | 2001-04-13 |
| JP4480818B2 true JP4480818B2 (ja) | 2010-06-16 |
Family
ID=17593741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27818299A Expired - Fee Related JP4480818B2 (ja) | 1999-09-30 | 1999-09-30 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4480818B2 (ja) |
| WO (1) | WO2001026152A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867493B2 (en) * | 2000-11-15 | 2005-03-15 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless multi-die carrier |
| JP4379769B2 (ja) * | 2002-03-04 | 2009-12-09 | 日立金属株式会社 | セラミック積層基板およびこれを用いたセラミック積層電子部品 |
| FR2837061A1 (fr) * | 2002-03-11 | 2003-09-12 | Thales Sa | Substrat multicouches ceramique pour composant de puissance, module et circuit electronique comportant le substrat et procede de fabrication du substrat |
| US6787896B1 (en) * | 2003-05-15 | 2004-09-07 | Skyworks Solutions, Inc. | Semiconductor die package with increased thermal conduction |
| US7554193B2 (en) | 2005-08-16 | 2009-06-30 | Renesas Technology Corp. | Semiconductor device |
| JP2007188916A (ja) | 2006-01-11 | 2007-07-26 | Renesas Technology Corp | 半導体装置 |
| JP2009010045A (ja) * | 2007-06-26 | 2009-01-15 | Panasonic Electric Works Co Ltd | 発光装置 |
| DE102007056269A1 (de) * | 2007-10-22 | 2009-04-23 | Rohde & Schwarz Gmbh & Co. Kg | Gekühltes Multichipmodul |
| FR2932004B1 (fr) * | 2008-06-03 | 2011-08-05 | Commissariat Energie Atomique | Dispositif electronique empile et procede de realisation d'un tel dispositif electronique |
| JP2010027179A (ja) * | 2008-07-24 | 2010-02-04 | Sharp Corp | ホログラムレーザユニットおよび光ピックアップ装置 |
| JP2011014722A (ja) * | 2009-07-02 | 2011-01-20 | Tokai Rika Co Ltd | 半導体チップの基板実装構造 |
| JP5578355B2 (ja) * | 2010-08-03 | 2014-08-27 | 株式会社ジェイテクト | 多層回路基板を含む基板装置および多層回路基板の異常判定方法 |
| JP6719400B2 (ja) * | 2017-02-14 | 2020-07-08 | 三菱電機株式会社 | 半導体パッケージ |
| JP2020150026A (ja) | 2019-03-11 | 2020-09-17 | 株式会社村田製作所 | 多層配線基板 |
| WO2020203506A1 (ja) * | 2019-04-01 | 2020-10-08 | パナソニックセミコンダクターソリューションズ株式会社 | 電力増幅装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6317585A (ja) * | 1986-07-09 | 1988-01-25 | Toshiba Corp | 半導体レーザー装置 |
| JP3193142B2 (ja) * | 1992-08-28 | 2001-07-30 | 株式会社東芝 | 基 板 |
| JPH0786469A (ja) * | 1993-09-20 | 1995-03-31 | Toshiba Corp | 電子部品 |
| JP2699929B2 (ja) * | 1995-05-31 | 1998-01-19 | 日本電気株式会社 | 半導体装置 |
| JPH09199629A (ja) * | 1996-01-18 | 1997-07-31 | Toshiba Corp | 半導体装置 |
| JP2845232B2 (ja) * | 1997-01-13 | 1999-01-13 | 日本電気株式会社 | 半導体装置 |
| JP2980066B2 (ja) * | 1997-07-07 | 1999-11-22 | 日本電気株式会社 | 半導体装置 |
| JPH11191603A (ja) * | 1997-12-26 | 1999-07-13 | Sanyo Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
| JP3216626B2 (ja) * | 1999-01-20 | 2001-10-09 | 日本電気株式会社 | 増幅装置 |
-
1999
- 1999-09-30 JP JP27818299A patent/JP4480818B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-28 WO PCT/JP2000/005785 patent/WO2001026152A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001102483A (ja) | 2001-04-13 |
| WO2001026152A1 (fr) | 2001-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8535976B2 (en) | Method for fabricating chip package with die and substrate | |
| JP5278716B2 (ja) | 半導体装置及びその製造方法、並びに電子部品及びその製造方法 | |
| US6724071B2 (en) | Molded plastic package with heat sink and enhanced electrical performance | |
| JP4480818B2 (ja) | 半導体装置 | |
| US7132747B2 (en) | Multilayer integrated circuit for RF communication and method for assembly thereof | |
| US20070216012A1 (en) | Method for mounting an electronic part on a substrate using a liquid containing metal particles | |
| US6657864B1 (en) | High density thermal solution for direct attach modules | |
| US20080315396A1 (en) | Mold compound circuit structure for enhanced electrical and thermal performance | |
| US7005734B2 (en) | Double-sided cooling isolated packaged power semiconductor device | |
| KR20010110421A (ko) | 집적 고주파 능력을 갖는 다중 칩 모듈 | |
| TW200307332A (en) | Low voltage drop and high thermal performance ball grid array package | |
| US5616517A (en) | Flip chip high power monolithic integrated circuit thermal bumps and fabrication method | |
| US7038309B2 (en) | Chip package structure with glass substrate | |
| JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6710438B2 (en) | Enhanced chip scale package for wire bond dies | |
| JP3912445B2 (ja) | 半導体装置 | |
| US20040173898A1 (en) | Semiconductor apparatus having system-in-package arrangement with improved heat dissipation | |
| US7235889B2 (en) | Integrated heatspreader for use in wire bonded ball grid array semiconductor packages | |
| US6949823B2 (en) | Method and apparatus for high electrical and thermal performance ball grid array package | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| US20040021213A1 (en) | Thermally-enhanced integrated circuit package | |
| JP2007311828A (ja) | 半導体装置、電子部品、回路基板及び電子機器 | |
| JP2001267460A (ja) | 半導体装置 | |
| JPS6211014Y2 (ja) | ||
| JPH0358455A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040212 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090819 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |