JP2020150026A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2020150026A
JP2020150026A JP2019043951A JP2019043951A JP2020150026A JP 2020150026 A JP2020150026 A JP 2020150026A JP 2019043951 A JP2019043951 A JP 2019043951A JP 2019043951 A JP2019043951 A JP 2019043951A JP 2020150026 A JP2020150026 A JP 2020150026A
Authority
JP
Japan
Prior art keywords
conductor
opening
layer
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019043951A
Other languages
English (en)
Inventor
将夫 近藤
Masao Kondo
将夫 近藤
茂樹 小屋
Shigeki Koya
茂樹 小屋
佐々木　健次
Kenji Sasaki
健次 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019043951A priority Critical patent/JP2020150026A/ja
Priority to CN202010161392.5A priority patent/CN111683471B/zh
Priority to US16/814,902 priority patent/US11240912B2/en
Publication of JP2020150026A publication Critical patent/JP2020150026A/ja
Priority to US17/564,120 priority patent/US11871513B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】トランジスタの動作領域の温度上昇のばらつきを抑制することができる多層配線基板を提供する。【解決手段】多層配線基板の最も上の導体層の導体パターンを覆う保護膜に、導体パターンの一部を露出させる一方向に長い開口が設けられている。第１ビア導体が、最も上の導体パターンから下方に延び、少なくとも２層目の導体パターンまで達する。第２ビア導体が、２層目または３層目の導体パターンから下方に延び、少なくとも１層分下の導体パターンまで達する。平面視において、第１ビア導体と開口とが部分的に重なっている。複数の第２ビア導体のうち少なくとも２つは、開口を挟む位置に配置されている。開口を挟む複数の第２ビア導体のうち、開口の一方の側に配置された第２ビア導体から開口までの最も狭い間隔と、他方の側に配置された第２ビア導体から開口までの最も狭い間隔との差が、複数の第２ビア導体から開口までの最も狭い間隔より小さい。【選択図】図１

Description

本発明は、多層配線基板に関する。
電力増幅器を含む半導体集積回路チップ（ＩＣチップ）の動作時にトランジスタが自己発熱する。電力増幅器の性能は、トランジスタの動作温度の上昇と共に劣化する。電力増幅器の性能劣化を抑制するために、発熱源であるトランジスタから、ＩＣチップ及びＩＣチップを実装するモジュール基板の外に効率的に放熱することが望まれる。ＩＣチップを、バンプを介してモジュール基板に接続する場合、トランジスタの接地端子、すなわちエミッタまたはソースからバンプを経由してモジュール基板の接地用外部電極に至る電流経路が、トランジスタから外部への主な放熱経路として機能する。
下記の特許文献１に、放熱板への熱伝導度が高く、かつ安定して使用することができる混成集積回路装置が開示されている。特許文献１に開示された混成集積回路装置は、多層セラミック基板と放熱板とを有している。多層セラミック基板の表面側にフリップチップ型素子が実装され、裏面側に放熱用金属薄層を介して放熱板が接続されている。多層セラミック基板には、フリップチップ素子の底部から放熱用金属薄層に向かう複数の伝熱用スルーホールが設けられている。伝熱用スルーホールは、フリップチップ型素子から放熱用金属薄層の方向へ向かうに従って増設されている。
特開平８−１４８８３９号公報
電力増幅回路の出力段トランジスタは、通常、相互に並列接続された複数のトランジスタセルで構成される。トランジスタセルの各々の動作領域（エミッタ領域）内、または複数のトランジスタセルの動作領域間で放熱経路の熱伝導度にばらつきがあると、自己発熱による温度上昇にばらつきが生じる。その結果、電力増幅動作時に、１つのトランジスタセルの動作領域内、及び複数のトランジスタセルの動作領域間で電力密度にばらつきが生じる。これらのばらつきが生じると、電力増幅器全体としての性能、例えば出力、効率、ゲイン等が低下してしまう。
従来の技術では、放熱特性を高めることができるが、１つのトランジスタセルの動作領域内、及び複数のトランジスタセルの動作領域間での温度上昇のばらつきについてまでは考慮されていない。本発明の目的は、トランジスタの動作領域の温度上昇のばらつきを抑制することができる多層配線基板を提供することである。
本発明の一観点によると、
導体パターンが配置された導体層と絶縁層とが交互に積層され、上面に半導体素子を実装する多層配線基板であって、
最も上の第１導体層の導体パターンを覆い、前記第１導体層の導体パターンの一部を露出させる一方向に長い少なくとも１つの開口が設けられた保護膜と、
前記第１導体層の導体パターンから下方に延び、少なくとも２層目の第２導体層の導体パターンまで達する少なくとも１つの第１ビア導体と、
前記第２導体層または３層目の第３導体層の導体パターンから下方に延び、少なくとも１層分下の導体層の導体パターンまで達する複数の第２ビア導体と
を有し、
前記開口の長手方向、及び長手方向と直交し前記多層配線基板の上面に平行な方向の一方を第１方向と定義したとき、
平面視において、
前記第１ビア導体と前記開口とが部分的に重なっており、
前記複数の第２ビア導体のうち少なくとも２つは、前記開口を前記第１方向に挟む位置に、前記開口から離れて配置されており、
前記開口を前記第１方向に挟む前記複数の第２ビア導体のうち、前記開口の一方の側に配置された少なくとも１つの第２ビア導体から前記開口までの最も狭い間隔である第１最小間隔と、前記開口の他方の側に配置された少なくとも１つの第２ビア導体から前記開口までの最も狭い間隔である第２最小間隔との差が、前記複数の第２ビア導体から前記開口までの最も狭い間隔である総合最小間隔より小さい多層配線基板が提供される。
本発明の他の観点によると、
導体パターンが配置された導体層と絶縁層とが交互に積層され、上面に半導体素子を実装する多層配線基板であって、
最も上の第１導体層の導体パターンを覆い、前記第１導体層の導体パターンの一部を露出させる一方向に長い少なくとも１つの開口が設けられた保護膜と、
前記第１導体層の導体パターンから下方に延び、少なくとも２層目の第２導体層の導体パターンまで達する少なくとも１つの第１ビア導体と、
前記第２導体層または３層目の第３導体層の導体パターンから下方に延び、少なくとも１層分下の導体層の導体パターンまで達する複数の第２ビア導体と
を有し、
前記開口の長手方向、及び長手方向と直交し前記多層配線基板の上面に平行な方向の一方を第１方向と定義したとき、
平面視において、前記第１ビア導体及び前記第２ビア導体の少なくとも一方の一部が前記開口と重なっており、前記第１ビア導体及び前記第２ビア導体の少なくとも一方が、前記開口の内側から前記第１方向の両側に向かって、前記開口の外側にはみ出している多層配線基板が提供される。
第１ビア導体及び第２ビア導体が放熱経路となる。第１ビア導体及び第２ビア導体を上述のように配置すると、第１方向に関して放熱経路の対称性が高まることにより、半導体素子に設けられたトランジスタの動作領域の温度上昇のばらつきを抑制することができる
図１Ａは、第１実施例による多層配線基板及びこの多層配線基板に実装された半導体素子（半導体チップ）の各構成要素の平面的な位置関係を示す図であり、図１Ｂは、図１Ａの一点鎖線１Ｂ−１Ｂにおける断面図である。 図２は、図１Ａの一点鎖線２−２における断面図である。 図３Ａは、第１実施例による多層配線基板及び多層配線基板に実装された半導体素子を含む電力増幅器モジュールのブロック図であり、図３Ｂは、半導体素子のチップ内レイアウトの一例を示す図である。 図４は、第１最小間隔Ｇ１を総合最小間隔Ｇｍｉｎに対して変化させたときの放熱経路の熱伝導度の簡単な見積もり結果を示すグラフである。 図５は、第２実施例による多層配線基板及びこの多層配線基板に実装された半導体素子の各構成要素の平面的な位置関係を示す図である。 図６は、第３実施例による多層配線基板及びこの多層配線基板に実装された半導体素子の各構成要素の平面的な位置関係を示す図である。 図７は、第４実施例による多層配線基板及びこの多層配線基板に実装された半導体素子の各構成要素の平面的な位置関係を示す図である。 図８は、第５実施例による多層配線基板及びこの多層配線基板に実装された半導体素子の各構成要素の平面的な位置関係を示す図である。 図９は、図８の一点鎖線９−９における断面図である。 図１０は、第６実施例による多層配線基板及びこの多層配線基板に実装された半導体素子の各構成要素の平面的な位置関係を示す図である。 図１１は、第７実施例による多層配線基板及びこの多層配線基板に実装された半導体素子の各構成要素の平面的な位置関係を示す図である。 図１２は、第８実施例による多層配線基板及びこの多層配線基板に実装された半導体素子の各構成要素の平面的な位置関係を示す図である。 図１３は、接地用の開口からの第１ビア導体のはみ出し長と、第１ビア導体のはみ出し部分の熱伝導度への寄与との見積もり結果を示すグラフである。 図１４Ａ、図１４Ｂ、図１４Ｃは、それぞれ第８実施例の変形例による多層配線基板の接地用の開口と、第１ビア導体との平面的な位置関係を示す図である。
［第１実施例］
図１Ａから図４までの図面を参照して、第１実施例による多層配線基板について説明する。
図１Ａは、第１実施例による多層配線基板１０及びこの多層配線基板１０に実装された半導体素子（半導体チップ）５０の各構成要素の平面的な位置関係を示す図である。図１Ｂは、図１Ａの一点鎖線１Ｂ−１Ｂにおける断面図である。図２は、図１Ａの一点鎖線２−２における断面図である。
多層配線基板１０（図１Ｂ、図２）が、交互に積層された６層の導体層と５層の絶縁層１１とを含む。各導体層は、少なくとも１つの導体パターンを含んでいる。複数の導体層を、多層配線基板１０の上面から下面に向かって順番に、第１導体層Ｌ１、第２導体層Ｌ２、第３導体層Ｌ３。第４導体層Ｌ４、第５導体層Ｌ５、及び第６導体層Ｌ６ということとする。なお、導体層及び絶縁層の積層数は、それぞれ６層及び５層に限られず、他の層数としてもよい。通常は、最上面及び最下面が導体層とされており、導体層の層数は、絶縁層の層数より１層多い。多層配線基板１０の上面（実装面）に、半導体素子５０が実装される。多層配線基板１０には、ＩＶＨ（インタースティシャルビアホール）基板、ビルドアップ基板等を用いることができる。
半導体素子５０は、出力段トランジスタを構成する複数の出力段トランジスタセル５５、及びドライバ段トランジスタを構成する複数のドライバ段トランジスタセル５６を含む。複数の出力段トランジスタセル５５は相互に並列に接続されており、複数のドライバ段トランジスタセル５６も相互に並列に接続されている。複数の出力段トランジスタセル５５及び複数のドライバ段トランジスタセル５６は、それぞれ１列に配列している。両者の配列方向は平行である。複数の出力段トランジスタセル５５及び複数のドライバ段トランジスタセル５６の各々は、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ）で構成され、配列方向に対して直交する方向に長い動作領域を持つ。ここで「動作領域」は、エミッタベース接合をエミッタ電流が実質的に流れる領域と定義する。例えば、動作領域は、平面視においてエミッタ層のうち、エミッタ層に接続されている金属製のエミッタ電極で覆われている領域にほぼ一致する。
半導体素子５０にバンプ５１、５２、５３が設けられている。バンプ５１は、平面視において複数の出力段トランジスタセル５５の動作領域を包含し、複数の出力段トランジスタセル５５のエミッタに接続されている。バンプ５２は、複数の出力段トランジスタセル５５のコレクタから引き出されたコレクタ配線を介してコレクタに接続されている。エミッタに接続されたバンプ５１は接地用のバンプであり、コレクタに接続されたバンプ５２は出力用のバンプである。バンプ５３は、平面視において複数のドライバ段トランジスタセル５６の動作領域を包含し、複数のドライバ段トランジスタセル５６のエミッタに接続されている。
多層配線基板１０の最も上の第１導体層Ｌ１が、導体パターンＬ１１、Ｌ１２、Ｌ１３を含む。導体パターンＬ１１、Ｌ１２、Ｌ１３を覆うように、絶縁性の保護膜（ソルダーレジスト膜）２０が配置されている。保護膜２０に、導体パターンＬ１１、Ｌ１２、Ｌ１３の一部をそれぞれ露出させる開口２１、２２、２３が設けられている。開口２１、２２、２３内に露出した導体パターンＬ１１、Ｌ１２、Ｌ１３は、それぞれ半導体素子５０の接地用のバンプ５１、出力用のバンプ５２、及びドライバ段のバンプ５３と接続するためのランドとなる。
開口２１、２２、２３の各々は、平面視において一方向に長い平面形状を有する。開口２１、２２、２３の長手方向は相互に平行である。半導体素子５０のバンプ５１、５２、５３は、それぞれハンダ３１、３２、３３を介して、開口２１、２２、２３内に露出した導体パターンＬ１１、Ｌ１２、Ｌ１３に接続される。
複数の第１ビア導体１２が、第１導体層Ｌ１の導体パターンＬ１１から下面に向かって延び、第６導体層Ｌ６の導体パターンまで達する。第１導体層Ｌ１から第６導体層Ｌ６までの６層の導体パターンが第１ビア導体１２により相互に接続される。第１ビア導体１２に接続された導体パターンは、接地用のバンプ５１を介して出力段トランジスタセル５５のエミッタに接続される。第１ビア導体１２に接続されている導体パターンを接地導体１５ということとする。
複数の第２ビア導体１３が、第２導体層Ｌ２の接地導体１５から下面に向かって延び、第６導体層Ｌ６の接地導体１５まで達する。第２導体層Ｌ２から第６導体層Ｌ６までの５層の接地導体１５が第２ビア導体１３により相互に接続される。多層配線基板１０の最も下の第６導体層Ｌ６の接地導体１５が、マザーボード等の接地導体に接続される。マザーボード等の接地導体は、電気的に接地電位とされるとともに、熱的にヒートシンクとして作用する。
複数の第３ビア導体１４が、第１導体層Ｌ１の導体パターンＬ１３から下面に向かって延び、第６導体層Ｌ６の接地導体１５まで達する。第３ビア導体１４に接続された導体パターンは、バンプ５３を介してドライバ段トランジスタセル５６のエミッタに接続される。
第１導体層Ｌ１の導体パターンＬ１２は、ハンダ３２、出力用のバンプ５２を介して出力段トランジスタセル５５のコレクタに接続される。
次に、図１Ａを参照して、各構成要素の平面的な位置関係について説明する。図１Ａにおいて、第１ビア導体１２及び第３ビア導体１４に相対的に濃いハッチングを付しており、第２ビア導体１３に相対的に淡いハッチングを付している。
平面視において、開口２１、２２、２３は、それぞれ接地用のバンプ５１、出力用のバンプ５２、及びドライバ段のバンプ５３とほぼ一致する。このため、開口２１、２２、２３の各々は一方向に長い平面形状を有し、相互に平行に配置される。開口２１を接地用の開口といい、開口２２を出力用の開口ということとする。複数の第１ビア導体１２は、接地用の開口２１の長手方向と平行に１列に配列しており、接地用の開口２１と部分的に重なっている。以下、接地用の開口２１の長手方向を単に「長手方向」という場合がある。長手方向と直交する方向を幅方向という。
第１実施例においては、平面視において複数の第１ビア導体１２が接地用の開口２１に包含されている。複数の第３ビア導体１４は長手方向と平行に１列に配列しており、開口２３に包含されている。出力用の開口２２は、接地用の開口２１から見てドライバ段トランジスタセル５６とは反対側に配置されている。
複数の第２ビア導体１３のうち一部は、接地用の開口２１を幅方向に挟む位置に配置されており、他の一部は、接地用の開口２１を長手方向に挟む位置に配置されている。いずれの第２ビア導体１３も、接地用の開口２１から離れて（間隔を隔てて）配置されている。このように、第２ビア導体１３は、接地用の開口２１を四方向から取り囲んでいる。接地用の開口２１から見て出力用の開口２２の側に配置された第２ビア導体１３は、平面視において第１導体層Ｌ１の導体パターンＬ１２と部分的に重なっている。
図３Ａは、第１実施例による多層配線基板１０及び多層配線基板１０に実装された半導体素子５０を含む電力増幅器モジュールのブロック図である。半導体素子５０に、出力段トランジスタ５７、ドライバ段トランジスタ５８、及び段間整合回路５９が形成されている。出力段トランジスタ５７は、複数の出力段トランジスタセル５５（図１Ａ）で構成され、ドライバ段トランジスタ５８は、複数のドライバ段トランジスタセル５６（図１Ａ）で構成される。
多層配線基板１０に、入力整合回路６１、出力整合回路６２、インダクタ６３、６４が実装されている。外部から、インダクタ６３、６４を介して、それぞれドライバ段トランジスタ５８及び出力段トランジスタ５７に直流電源が供給される。高周波信号が入力整合回路６１を介してドライバ段トランジスタ５８に入力される。ドライバ段トランジスタ５８で増幅された高周波信号が段間整合回路５９を介して出力段トランジスタ５７に入力される。出力段トランジスタ５７でさらに増幅された高周波信号が出力整合回路６２を介して外部に出力される。
図３Ｂは、半導体素子５０のチップ内レイアウトの一例を示す図である。半導体基板上に、図３Ｂにおいて左から右に向かって入力端子５４、ドライバ段トランジスタ５８、段間整合回路５９、及び出力段トランジスタ５７が配置されている。ドライバ段トランジスタ５８が配置されている領域内にドライバ段トランジスタセル５６（図１Ａ）のエミッタ接地用のバンプ５３が配置されている。出力段トランジスタ５７が配置されている領域内に、出力段トランジスタセル５５（図１Ａ）のエミッタ接地用のバンプ５１、及びコレクタに接続された出力用のバンプ５２が配置されている。半導体基板には、制御回路６０が実装される領域も確保されている。制御回路６０は、ドライバ段トランジスタ５８及び出力段トランジスタ５７にベースバイアスを供給する。
次に、第１実施例の優れた効果について説明する。
接地用のバンプ５１、ハンダ３１、第１導体層Ｌ１の導体パターンＬ１１、第１ビア導体１２、第２ビア導体１３、接地導体１５が、出力段トランジスタセル５５（図１Ａ）の動作領域からの放熱経路となり、出力段トランジスタセル５５で発生した熱がマザーボード等に伝導される。出力段トランジスタセル５５の動作領域からマザーボード等への放熱経路を、単に「放熱経路」という場合がある。
第１実施例では、平面視において接地用の開口２１に包含されるように複数の第１ビア導体１２が配置されている。さらに、接地用の開口２１から見て幅方向の両側に第２ビア導体１３が配置されている。幅方向の一方（片側）にのみ第２ビア導体１３が配置される構成と比べて、放熱経路の本数が増加するとともに、幅方向に関する放熱経路の対称性が向上する。このため、平均的な温度上昇を抑制するとともに、幅方向に関する温度上昇のばらつきを抑制し、温度の均一化を図ることができる。言い換えると、１つの出力段トランジスタセル５５の動作領域の長さ方向に関して、温度の均一化を図ることができる。
同様に、接地用の開口２１から見て長手方向の両側に第２ビア導体１３が配置されている。長手方向の一方（片側）にのみ第２ビア導体１３が配置される構成と比べて、放熱経路の本数が増加するとともに、長手方向に関する放熱経路の対称性が向上する。このため、平均的な温度上昇を抑制するとともに、長手方向に関する温度上昇のばらつきを抑制し、温度の均一化を図ることができる。言い換えると、複数の出力段トランジスタセル５５の動作領域間で温度の均一化を図ることができる。
次に、図４を参照して、第２ビア導体１３の好ましい配置について説明する。
接地用の開口２１を幅方向に挟む複数の第２ビア導体のうち、開口２１の一方の側（図１Ａにおいて左側）に配置された少なくとも１つの第２ビア導体１３から開口２１までの最も狭い間隔を第１最小間隔Ｇ１と定義し、開口２１の他方の側（図１Ａにおいて右側）に配置された少なくとも１つの第２ビア導体１３から開口２１までの最も狭い間隔を第２最小間隔Ｇ２と定義する。接地用の開口２１を長手方向に挟む複数の第２ビア導体のうち、開口２１の一方の側（図１Ａにおいて上側）に配置された少なくとも１つの第２ビア導体１３から開口２１までの最も狭い間隔を第３最小間隔Ｇ３と定義し、開口２１の他方の側（図１Ａにおいて下側）に配置された少なくとも１つの第２ビア導体１３から開口２１までの最も狭い間隔を第４最小間隔Ｇ４と定義する。第１最小間隔Ｇ１、第２最小間隔Ｇ２、第３最小間隔Ｇ３、及び第４最小間隔Ｇ４のうち最小のものを総合最小間隔Ｇｍｉｎと定義する。
第１最小間隔Ｇ１と第２最小間隔Ｇ２との差が大きくなると、幅方向に関する放熱経路の対称性が崩れてしまう。放熱経路の対称性を高く維持するために、第１最小間隔Ｇ１と第２最小間隔Ｇ２との差をなるべく小さくすることが好ましい。同様に、第３最小間隔Ｇ３と第４最小間隔Ｇ４との差も、なるべく小さくすることが好ましい。
図４は、第１最小間隔Ｇ１を総合最小間隔Ｇｍｉｎに対して変化させたときの放熱経路の熱伝導度の簡単な見積もり結果を示すグラフである。横軸は、（Ｇ１−Ｇｍｉｎ）／Ｇｍｉｎを表す。縦軸は、第１最小間隔Ｇ１を総合最小間隔Ｇｍｉｎと等しくした構成における熱伝導度を１とした正規化熱伝導度を表す。第１最小間隔Ｇ１を大きくすると、正規化熱伝導度が徐々に低下していることがわかる。Ｇ１−ＧｍｉｎがＧｍｉｎと等しいとき、すなわちＧ１がＧｍｉｎの２倍のとき、正規化熱伝導度が０．５になる。
正規化熱伝導度が０．５以下になると、接地用の開口２１の両側における放熱経路の対称性が大きく崩れ、温度上昇のばらつきを抑制する効果が得られにくくなる。温度上昇のばらつきを抑制する十分な効果を得るために、Ｇ１−ＧｍｉｎをＧｍｉｎより小さくすることが好ましい。幅方向のみに着目すると、第１最小間隔Ｇ１と第２最小間隔Ｇ２とのうち小さい方が総合最小間隔Ｇｍｉｎと定義される。幅方向に関して温度上昇のばらつきを十分抑制するために、第１最小間隔Ｇ１と第２最小間隔Ｇ２との差を、総合最小間隔Ｇｍｉｎより小さくすることが好ましい。
さらに、長手方向に関して温度上昇のばらつきを十分抑制するために、第３最小間隔Ｇ３と第４最小間隔Ｇ４との差を、総合最小間隔Ｇｍｉｎより小さくすることが好ましい。さらに、幅方向及び長手方向の両方に関して温度上昇のばらつきを十分抑制するために、第１最小間隔Ｇ１、第２最小間隔Ｇ２、第３最小間隔Ｇ３、及び第４最小間隔Ｇ４のうち最大値と最小値との差を、総合最小間隔Ｇｍｉｎより小さくすることが好ましい。
第１実施例では、第２ビア導体１３が第１導体層Ｌ１の導体パターンに接続されないため、接地用のバンプ５１に接続される第２ビア導体１３を、出力用のバンプ５２に接続される第１導体層Ｌ１の導体パターンＬ１２と平面視において重なるように配置することができる。このため、接地用のバンプ５１と出力用のバンプ５２（すなわち接地用の開口２１と出力用の開口２２）とが近接して配置されている場合でも、接地用の開口２１から見て出力用の開口２２が配置されている側に第２ビア導体１３を配置するための領域を確保することができる。
次に、第１実施例の変形例について説明する。
第１実施例では、第１ビア導体１２が最も上の第１導体層Ｌ１の導体パターンＬ１１から最も下の第６導体層Ｌ６の接地導体１５まで達しているが、第１ビア導体１２は、必ずしも第６導体層Ｌ６の接地導体１５まで達する必要はない。第１ビア導体１２が、第２導体層Ｌ２から第５導体層Ｌ５までのいずれかの接地導体１５まで達する構成としてもよい。第１ビア導体１２が到達している最も下の導体層よりも下方には、第１ビア導体１２以外の導体ビアが放熱経路を構成する。
また、第１実施例では、第２ビア導体１３が、第２導体層Ｌ２の接地導体１５から最も下の第６導体層Ｌ６の接地導体１５まで達しているが、第２ビア導体１３が第３導体層Ｌ３の接地導体１５から第６導体層Ｌ６の接地導体１５まで達する構成としてもよい。さらに、第２ビア導体１３は、第２導体層Ｌ２または第３導体層Ｌ３から、少なくとも１層分下の導体層の接地導体１５まで達する構成としてもよい。
このような変形例においても、第１導体層Ｌ１から第３導体層Ｌ３までの放熱経路、または第１導体層Ｌ１から第４導体層Ｌ４までの放熱経路の対称性がある程度維持される。半導体素子５０から近い位置に配置された導体層の放熱経路は、遠い位置に配置された導体層の放熱経路に比べて、温度上昇のばらつきに与える影響が大きい。半導体素子５０に近い位置に配置された導体層において放熱経路の対称性を維持することにより、温度上昇のばらつきを抑制する効果が得られる。
また、複数の第１ビア導体１２と複数の第２ビア導体１３とは、第２導体層Ｌ２及び第３導体層Ｌ３の少なくとも一方において１つの導体層内で接続されていることが好ましい。このような構成とすることにより、第１ビア導体１２から第２ビア導体１３への最短の放熱経路を確保することができる。
第１実施例では、接地用の開口２１を幅方向及び長手方向の両方向に挟むように複数の第２ビア導体１３を配置しているが、幅方向及び長手方向のうち一方向に挟むように複数の第２ビア導体１３を配置してもよい。例えば、接地用の開口２１を幅方向にのみ挟む位置に、第２ビア導体１３を配置してもよい。または、接地用の開口２１を長手方向にのみ挟む位置に第２ビア導体１３を配置してもよい。言い換えると、長手方向及び幅方向のうち一方を第１方向と定義したとき、平面視において開口２１を第１方向に挟む位置に、第２ビア導体のうち少なくとも２つを配置するとよい。この場合、第１方向に関して温度上昇のばらつきを抑制する効果が得られる。さらに、平面視において、複数の第２ビア導体１３のうち少なくとも２つは、それぞれ開口２１を、第１方向に対して直交する第２方向に挟む位置に配置するとよい。この場合、第２方向に関して温度上昇のばらつきを抑制する効果が得られる。
［第２実施例］
次に、図５を参照して第２実施例による多層配線基板１０について説明する。以下、第１実施例による多層配線基板１０（図１Ａ、図１Ｂ、図２、図４）と共通の構成については説明を省略する。
図５は、第２実施例による多層配線基板１０及びこの多層配線基板１０に実装された半導体素子５０の各構成要素の平面的な位置関係を示す図である。第１実施例では、複数の出力段トランジスタセル５５が、接地用の開口２１の長手方向に１列に並んでいる。これに対し第２実施例では、複数の出力段トランジスタセル５５が４列に並んでおり、各列は第１実施例と同様に接地用の開口２１の長手方向と平行である。図１は、縦方向が長手方向に対応するが、図５では、横方向が長手方向に対応する。複数の出力段トランジスタセル５５の各々の動作領域は、第１実施例の場合と同様に接地用の開口２１の幅方向と平行な方向に長い平面形状を持つ。
出力段トランジスタセル５５の各列に対応して、複数の第１ビア導体１２及び１つの接地用の開口２１が配置されている。各列の出力段トランジスタセル５５、及びその列に対応する第１ビア導体１２及び接地用の開口２１の相対的な位置関係は、第１実施例による多層配線基板１０の場合と同様である。４つの接地用の開口２１の長手方向の寸法は同一であり、４つの接地用の開口２１の長手方向の両端の位置は揃っている。
１層目の導体パターンＬ１１は、平面視において４つの開口２１を包含するように配置されている。複数の第２ビア導体１３は、４つの開口２１を個々に幅方向及び長手方向に挟むように配置されているのではなく、４つの開口２１をまとめて、幅方向及び長手方向に挟むように配置されている。例えば、複数の出力段トランジスタセル５５を包含する１つの導体パターンＬ１１を幅方向及び長手方向に挟むように複数の第２ビア導体１３が配置されている。なお、長手方向に関しては、２つの第２ビア導体１３が１つの接地用の開口２１をはさむように配置されている。
第１実施例では、接地用の開口２１から見て幅方向に離れた位置に出力用の開口２２（図１Ａ）が配置されているが、第２実施例では、４つの接地用の開口２１から見て長手方向に離れた位置に１つの出力用の開口２２が配置されている。出力用の開口２２は、接地用の開口２１の長手方向と直交する方向に長い平面形状を持つ。
また、第１実施例では、接地用の開口２１から見て幅方向に離れた位置に複数のドライバ段トランジスタセル５６（図１Ａ）が配置されているが、第２実施例では、４つの接地用の開口２１から見て長手方向に離れた位置に複数のドライバ段トランジスタセル５６が配置されている。複数のドライバ段トランジスタセル５６は、接地用の開口２１の長手方向に並んで配置されている。ドライバ段トランジスタセル５６に対応する接地用の開口２３は、接地用の開口２１の長手方向と平行な方向に長い平面形状を持つ。
第２実施例においても、第１実施例と同様に、第１最小間隔Ｇ１、第２最小間隔Ｇ２、第３最小間隔Ｇ３、第４最小間隔Ｇ４、及び総合最小間隔Ｇｍｉｎを定義する。第１最小間隔Ｇ１、第２最小間隔Ｇ２、第３最小間隔Ｇ３、第４最小間隔Ｇ４、及び総合最小間隔Ｇｍｉｎの間には、第１実施例の場合と同様の関係が成立するようにするとよい。
次に、第２実施例の優れた効果について説明する。
第２実施例においても、第１実施例と同様に、接地用の開口２１の周囲に複数の第２ビア導体１３が配置されているため、平均的な温度上昇を抑制するとともに、温度上昇のばらつきを抑制することができる。また、第２実施例では、複数の接地用の開口２１を包含する１つの導体パターンＬ１１に対して、その周囲に複数の第２ビア導体１３を配置しているため、接地用の開口２１ごとに、周囲に第２ビア導体１３を配置する構成と比べて、出力段トランジスタ５７（図３Ａ、図３Ｂ）が占める領域の面積を小さくすることができる。
次に、第２実施例の変形例について説明する。第２実施例では、出力段トランジスタセル５５を４列に配置しているが、２列以上の複数列に配置してもよい。第２実施例では、１列分の出力段トランジスタセル５５に対して１つの接地用の開口２１を配置している。これに対し、１列分の出力段トランジスタセル５５を複数のグループに分けて、グループごとに接地用の開口２１を配置してもよい。さらに、接地用の開口２１の幅方向に隣り合う２列分、または３列以上の複数列分の出力段トランジスタセル５５に対して、１つの接地用の開口２１を配置してもよい。
［第３実施例］
次に、図６を参照して第３実施例による多層配線基板１０について説明する。以下、第１実施例による多層配線基板１０（図１Ａ、図１Ｂ、図２、図４）と共通の構成については説明を省略する。
図６は、第３実施例による多層配線基板１０及びこの多層配線基板１０に実装された半導体素子５０の各構成要素の平面的な位置関係を示す図である。第１実施例では、接地用の開口２１を、幅方向及び長手方向の二方向に挟む位置に、それぞれ第２ビア導体１３が配置されている。これに対し第３実施例では、接地用の開口２１を、幅方向及び長手方向に対して斜めの方向に挟む位置に、それぞれ第２ビア導体１３が配置されている。図６において接地用の開口２１の幅方向を左右方向、長手方向を上下方向と定義したとき、複数の第２ビア導体１３のうち少なくとも４つの第２ビア導体１３が、それぞれ開口２１の右斜め上、右斜め下、左斜め上、及び左斜め下に配置されている。
次に、第３実施例の優れた効果について説明する。第３実施例では、接地用の開口２１を斜め方向に挟む位置にも第２ビア導体１３を配置しているため、温度上昇のばらつきを抑制する効果が高まる。接地用の開口２１の左斜め上、右斜め上、右斜め下、及び左斜め下にそれぞれ配置された第２ビア導体１３までの開口２１からの斜め方向の間隔を、それぞれＧ５、Ｇ６、Ｇ７、Ｇ８と表記する。図４に示したグラフと同様の考察により、斜め方向の間隔Ｇ５、Ｇ６、Ｇ７、Ｇ８のうち最大値と最小値との差が、斜め方向間隔Ｇ５、Ｇ６、Ｇ７、Ｇ８の最小値より小さくすることが好ましい。この条件を満たすように第２ビア導体１３を配置することにより、温度上昇のばらつきを抑制する効果がさらに高まる。
［第４実施例］
次に、図７を参照して第４実施例による多層配線基板１０について説明する。以下、第１実施例による多層配線基板１０（図１Ａ、図１Ｂ、図２、図４）と共通の構成については説明を省略する。
図７は、第４実施例による多層配線基板１０及びこの多層配線基板１０に実装された半導体素子５０の各構成要素の平面的な位置関係を示す図である。第１実施例では、複数の第２ビア導体１３の各々の平面形状がほぼ円形であるが、第４実施例では、複数の第２ビア導体１３のうち少なくとも一部は、一方向に長い平面形状を持つ。第４実施例では、接地用の開口２１の幅方向の両側に、それぞれ接地用の開口２１の長手方向に長い平面形状を持つ２つの第２ビア導体１３が配置されている。
複数の第２ビア導体１３の平面配置は、接地用の開口２１の長手方向に平行な直線を対象軸とした線対称性を有する。さらに、幅方向に平行な直線を対称軸とした線対称性を有する。
次に、第４実施例の優れた効果について説明する。
第４実施例では、複数の第２ビア導体１３の平面配置の線対称性により、温度上昇のばらつきをさらに抑制することができる。
次に、第４実施例の変形例について説明する。
第４実施例では、接地用の開口２１の幅方向の両側にそれぞれ配置された第２ビア導体１３を、一方向に長い平面形状にしている。その他の構成として、接地用の開口２１を長手方向に挟む位置にそれぞれ配置された第２ビア導体１３を、接地用の開口２１の幅方向に長い平面形状にしてもよい。
［第５実施例］
次に、図８及び図９を参照して第５実施例による多層配線基板１０について説明する。以下、第１実施例による多層配線基板１０（図１Ａ、図１Ｂ、図２、図４）と共通の構成については説明を省略する。
図８は、第５実施例による多層配線基板１０及びこの多層配線基板１０に実装された半導体素子５０の各構成要素の平面的な位置関係を示す図である。図９は、図８の一点鎖線９−９における断面図である。
第１実施例では、第１ビア導体１２（図２）が第１導体層Ｌ１の導体パターンＬ１１から第６導体層Ｌ６の接地導体１５まで達している。これに対し、第５実施例では、第１ビア導体１２（図９）が、第１導体層Ｌ１の導体パターンＬ１１から第２導体層Ｌ２の接地導体１５までしか達していない。その代わりに、平面視において接地用の開口２１と重なる位置に第２ビア導体１３が配置されており、第２ビア導体１３が、第２導体層Ｌ２の接地導体１５から第６導体層Ｌ６の接地導体１５まで達している。
第１実施例では、複数の第２ビア導体１３のうち２つの第２ビア導体１３（図１Ａ）が、それぞれ接地用の開口２１から見て長手方向に離れた位置に配置されている。これに対し、第５実施例では、複数の第２ビア導体１３のうち２つの第２ビア導体１３が、それぞれ平面視において接地用の開口２１の内側から長手方向の両側に向かって開口２１の外側にはみ出している。
さらに、接地用の開口２１と部分的に重なる第２ビア導体１３は、幅方向に関して、接地用の開口２１の内側に収まっている。逆に、幅方向に関して、接地用の開口２１が第２ビア導体１３の内側に収まるようにしてもよい。言い換えると、接地用の開口２１と第２ビア導体１３とは、一方が他方に対して幅方向の片側だけにはみ出した位置関係を有しない。
また、第１ビア導体１２に関しては、１つの接地用の開口２１に対して、接地用の開口２１の長手方向に長い１つの第１ビア導体１２が配置されている。この１つの第１ビア導体１２は、平面視において接地用の開口２１と部分的に重なっている。第１ビア導体１２と接地用の開口２１との平面視における形状及び位置関係は、長手方向及び幅方向の両方に関して対称性を満たしている。
次に、第５実施例の優れた効果について説明する。
第５実施例では、平面視において、一部の第２ビア導体１３が接地用の開口２１と部分的に重なるように配置され、第２ビア導体１３が接地用の開口２１の内側から長手方向の両側にはみ出している。このため、接地用の開口２１から長手方向に離れた位置に第２ビア導体１３を配置する第１実施例と同様に、平均的な温度上昇を抑制するとともに、長手方向に関して温度上昇のばらつきを抑制する効果が得られる。
平均的な温度上昇と、温度上昇のばらつきとを抑制する効果を高めるために、接地用の開口２１の両端からの第２ビア導体１３のはみ出し長を等しくすることが好ましい。
さらに、幅方向に関して、接地用の開口２１及び第２ビア導体１３の一方が他方に対して両側にはみ出しているため、片側にはみ出している構造と比較して幅方向に関する対称性が高まる。このため、幅方向に関しても、温度上昇のばらつきを抑制する効果が得られる。
次に、第５実施例の変形例について説明する。
第５実施例では、１つの接地用の開口２１に対して、接地用の開口２１の長手方向に長い１つの第１ビア導体１２を配置しているが、第１実施例の場合（図１Ａ、図２）と同様に、複数の第１ビア導体１２を配置してもよい。また、第５実施例では、接地用の開口２１と部分的に重なる第２ビア導体１３の個数を２個にしているが、１個にしてもよいし、３個以上にしてもよい。
［第６実施例］
次に、図１０を参照して第６実施例による多層配線基板１０について説明する。以下、第５実施例による多層配線基板１０（図８、図９）と共通の構成については説明を省略する。
図１０は、第６実施例による多層配線基板１０及びこの多層配線基板１０に実装された半導体素子５０の各構成要素の平面的な位置関係を示す図である。第１実施例では、平面視において、第２ビア導体１３が、接地用の開口２１の内側から長手方向の両側に向かって外側にはみ出している。これに対し第６実施例では、平面視において、接地用の開口２１の幅方向に長い複数の第２ビア導体１３が接地用の開口２１と交差するように配置されている。言い換えると、少なくとも一部の第２ビア導体１３は、接地用の開口２１の内側から幅方向の両側に向かって外側にはみ出している。
次に、第６実施例の優れた効果について説明する。
第６実施例においては、接地用の開口２１の幅方向に長い複数の第２ビア導体１３を配置したことにより、平均的な温度上昇を抑制するとともに、幅方向に関して温度上昇のばらつきを抑制する効果が得られる。平均的な温度上昇と、温度上昇のばらつきとを抑制する効果を高めるために、接地用の開口２１の縁から幅方向の両側への第２ビア導体１３のはみ出し長を等しくすることが好ましい。
［第７実施例］
次に、図１１を参照して第７実施例による多層配線基板１０について説明する。以下、第２実施例による多層配線基板１０（図５）と共通の構成については説明を省略する。
図１１は、第７実施例による多層配線基板１０及びこの多層配線基板１０に実装された半導体素子５０の各構成要素の平面的な位置関係を示す図である。第７実施例では、第２実施例（図５）と同様に、一方向に長い平面形状を持つ複数の接地用の開口２１が相互に平行に並んで配置されている。
第２実施例（図５）では、平面視において接地用の開口２１の各々から長手方向の両側に向かって離れた位置にそれぞれ第２ビア導体１３が１つずつ配置されている。これに対して第７実施例では、接地用の開口２１の各々に対して１つの第２ビア導体１３が配置されている。第２ビア導体１３は、対応する接地用の開口２１の長手方向の両側に向かって、接地用の開口２１の内側から外側まではみ出している。
第１ビア導体１２と接地用の開口２１との位置関係は、第５実施例（図８、図９）の場合と同様である。すなわち、１つの接地用の開口２１に対して、接地用の開口２１の長手方向に長い１つの第１ビア導体１２が配置されている。この１つの第１ビア導体１２は、平面視において接地用の開口２１と部分的に重なっている。第１ビア導体１２と接地用の開口２１との平面視における形状及び位置関係は、長手方向及び幅方向の両方に関して対称性を満たしている。
第１ビア導体１２は、第５実施例（図９）の場合と同様に、第１導体層Ｌ１の導体パターンＬ１１から第２導体層Ｌ２の接地導体１５まで達する。第２ビア導体１３の各々は、第２導体層Ｌ２の接地導体１５から第６導体層Ｌ６の接地導体１５まで達する。
次に、第７実施例の優れた効果について説明する。
第１ビア導体１２と接地用の開口２１との平面視における形状及び位置関係は、長手方向及び幅方向の両方に関して対称性を満たしている。このため、第１ビア導体１２が配置された層において、長手方向及び幅方向の両方に関して放熱経路の対称性が高まる。その結果、長手方向及び幅方向に関する温度上昇のばらつきを抑制することができる。
さらに、第２ビア導体１３が接地用の開口２１の長手方向に、接地用の開口２１の内側から外側まではみ出しているため、長手方向に関して温度上昇のばらつきを抑制することができる。また、放熱経路の本数が増加しているため、平均的な温度上昇を抑制することもできる。
［第８実施例］
次に、図１２から図１４Ｃまでの図面を参照して第８実施例による多層配線基板１０について説明する。以下、第１実施例による多層配線基板１０（図１Ａ、図１Ｂ、図２、図４）と共通の構成については説明を省略する。
図１２は、第８実施例による多層配線基板１０及びこの多層配線基板１０に実装された半導体素子５０の各構成要素の平面的な位置関係を示す図である。第１実施例では、平面視において複数の第１ビア導体１２が接地用の開口２１に包含されている。これに対し第８実施例では、接地用の開口２１の長手方向に並ぶ複数の第１ビア導体１２のうち両端に位置する第１ビア導体１２が、それぞれ接地用の開口２１の内側から長手方向の両側に向かって外側まではみ出している。
幅方向に関しては、複数の第１ビア導体１２が接地用の開口２１の内側に収まっている。例えば、第１ビア導体１２と接地用の開口２１との形状及び位置関係は、幅方向に関して対称性が満たされている。
次に、第８実施例の優れた効果について説明する。
第８実施例では、第１ビア導体１２が接地用の開口２１の長手方向の両側に向かって、接地用の開口２１の内側から外側まではみ出しているため、長手方向に関して、放熱経路の熱伝導度の均一性をより高めることができる。これにより、温度上昇のばらつきをより抑制することができる。
次に、図１３を参照して、接地用の開口２１からの第１ビア導体１２の好ましいはみ出し長について説明する。接地用の開口２１の端部からの第１ビア導体１２のはみ出し長を、それぞれＰ３及びＰ４と表記する。第１ビア導体１２のうち、接地用の開口２１の端部からはみ出した部分の熱伝導度と、はみ出し長との関係について見積りを行った。
図１３は、はみ出し長と、第１ビア導体１２のはみ出し部分の熱伝導度への寄与との見積もり結果を示すグラフである。横軸は、はみ出し長Ｐ３、Ｐ４の大きい方Ｐｍａｘと小さい方Ｐｍｉｎとの差を、Ｐｍｉｎで正規化した値（（Ｐｍａｘ−Ｐｍｉｎ）／Ｐｍｉｎ）を表す。縦軸は、はみ出し長がＰｍｉｎのはみ出し部分の熱伝導度への寄与に対する、はみ出し長がＰのはみ出し部分の熱伝導後への寄与の割合を表す。
第１ビア導体１２のはみ出し部分の熱伝導度への寄与は、近似的には接地用の開口２１の端部からの距離に反比例する。すなわち、接地用の開口２１の端部からの距離Ｐの微小部分の寄与と、距離Ｐｍｉｎの微小部分の寄与との比は、概ねＰｍｉｎ／Ｐに比例する。これを、Ｐｍｉｎで規格化したはみ出し長、すなわちＰ／Ｐｍｉｎに関して１からＰ／Ｐｍｉｎまで積分すると、ｌｏｇ（Ｐ／Ｐｍｉｎ）となる。これに、はみ出し長Ｐｍｉｎの部分の寄与を規格化した値１を加えたｌｏｇ（（Ｐ／Ｐｍｉｎ）＋１）が、図１３の縦軸の値となる。
図１３に示したグラフは、横軸の値をｘ、縦軸の値をｙで表すと、ｙ＝ｌｏｇ（ｘ＋１）＋１と表される。Ｐ＝２×Ｐｍｉｎのとき、はみ出し部分の熱伝導度への寄与の割合が約１．５となる。接地用の開口２１の長手方向の両端における熱伝導度の小さい方の値に対する大きい方の値の比が１．５以下の場合に、複数の出力段トランジスタセル５５の電力増幅特性の均一性の低下が実用上無視できると考えられる。従って、接地用の開口２１の長手方向の一方の側におけるはみ出し長Ｐ３と、他方の側におけるはみ出し長Ｐ４との差｜Ｐ３−Ｐ４｜を、両者のはみ出し長のうち小さい方の値Ｐｍｉｎより小さくすることが好ましい。言い換えると、はみ出し長Ｐ３及びＰ４の大きい方を小さい方の２倍未満とすることが好ましい。
次に、図１４Ａ、図１４Ｂ、図１４Ｃを参照して第８実施例の変形例について説明する。
図１４Ａ、図１４Ｂ、図１４Ｃは、それぞれ第８実施例の変形例による多層配線基板の接地用の開口２１と、第１ビア導体１２との平面的な位置関係を示す図である。第８実施例では、１つの接地用の開口２１に対して複数の第１ビア導体１２が配置されている。これに対し図１４Ａに示した変形例では、１つの接地用の開口２１に対して接地用の開口２１の長手方向に長い１つの第１ビア導体１２が配置されている。第１ビア導体１２は、平面視において、接地用の開口２１の内側から長手方向の両側にはみ出している。幅方向に関しては、第１ビア導体１２が接地用の開口２１の内側に収まっている。
図１４Ｂに示した変形例においては、長手方向に並ぶ複数の第１ビア導体１２のうち両端の第１ビア導体１２が、接地用の開口２１の長手方向の両側にはみ出している。さらに、複数の第１ビア導体１２が、幅方向についても両側にはみ出している。図１４Ｃに示した変形例においては、１つの第１ビア導体１２が、接地用の開口２１の長手方向の両側にはみ出すとともに、幅方向に関しても両側にはみ出している。
図１４Ａ、図１４Ｂ、図１４Ｃのいずれの変形例においても、第１ビア導体１２及び接地用の開口２１の形状及び位置関係が、幅方向に関して対称性を有する。このため、第８実施例と同様に、幅方向に関して温度上昇のばらつきを抑制することができる。
また、図１４Ａ、図１４Ｂ、図１４Ｃのいずれの変形例においても、第１ビア導体１２が接地用の開口２１の長手方向の両端からはみ出している。このため、第８実施例と同様に、長手方向に関しても温度上昇のばらつきを抑制することができる。
なお、図１４Ａ及び図１４Ｃに示した変形例のように、第１ビア導体１２を接地用の開口２１の長手方向に長い形状とすることにより、熱伝導度をより高くし、平均的な温度上昇を抑制するとともに、複数の出力段トランジスタセル５５間の温度上昇のばらつきを抑制する効果を高めることができる。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０多層配線基板
１１ 絶縁層
１２ 第１ビア導体
１３ 第２ビア導体
１４ 第３ビア導体
１５ 接地導体
２０ 保護膜（ソルダーレジスト膜）
２１、２２、２３ 開口
３１、３２、３３ ハンダ
５０ 半導体素子
５１、５２、５３ バンプ
５４ 入力端子
５５ 出力段トランジスタセル
５６ ドライバ段トランジスタセル
５７ 出力段トランジスタ
５８ ドライバ段トランジスタ
５９ 段間整合回路
６０ 制御回路
６１ 入力整合回路
６２ 出力整合回路
６３、６４ インダクタ
Ｌ１ 第１導体層
Ｌ２ 第２導体層
Ｌ３ 第３導体層
Ｌ４ 第４導体層
Ｌ５ 第５導体層
Ｌ６ 第６導体層
図１０は、第６実施例による多層配線基板１０及びこの多層配線基板１０に実装された半導体素子５０の各構成要素の平面的な位置関係を示す図である。第５実施例では、平面視において、第２ビア導体１３が、接地用の開口２１の内側から長手方向の両側に向かって外側にはみ出している。これに対し第６実施例では、平面視において、接地用の開口２１の幅方向に長い複数の第２ビア導体１３が接地用の開口２１と交差するように配置されている。言い換えると、少なくとも一部の第２ビア導体１３は、接地用の開口２１の内側から幅方向の両側に向かって外側にはみ出している。

Claims (10)

  1. 導体パターンが配置された導体層と絶縁層とが交互に積層され、上面に半導体素子を実装する多層配線基板であって、
    最も上の第１導体層の導体パターンを覆い、前記第１導体層の導体パターンの一部を露出させる一方向に長い少なくとも１つの開口が設けられた保護膜と、
    前記第１導体層の導体パターンから下方に延び、少なくとも２層目の第２導体層の導体パターンまで達する少なくとも１つの第１ビア導体と、
    前記第２導体層または３層目の第３導体層の導体パターンから下方に延び、少なくとも１層分下の導体層の導体パターンまで達する複数の第２ビア導体と
    を有し、
    前記開口の長手方向、及び長手方向と直交し前記多層配線基板の上面に平行な方向の一方を第１方向と定義したとき、
    平面視において、
    前記第１ビア導体と前記開口とが部分的に重なっており、
    前記複数の第２ビア導体のうち少なくとも２つは、前記開口を前記第１方向に挟む位置に、前記開口から離れて配置されており、
    前記開口を前記第１方向に挟む前記複数の第２ビア導体のうち、前記開口の一方の側に配置された少なくとも１つの第２ビア導体から前記開口までの最も狭い間隔である第１最小間隔と、前記開口の他方の側に配置された少なくとも１つの第２ビア導体から前記開口までの最も狭い間隔である第２最小間隔との差が、前記複数の第２ビア導体から前記開口までの最も狭い間隔である総合最小間隔より小さい多層配線基板。
  2. 平面視において前記開口の内部に露出している前記第１導体層の導体パターンは、半導体素子のバンプと接続されるランドである請求項１に記載の多層配線基板。
  3. 前記第１方向は、前記開口の長手方向と直交する請求項１または２に記載の多層配線基板。
  4. 平面視において、前記複数の第２ビア導体のうち少なくとも２つは、それぞれ前記開口を、前記第１方向に対して直交する第２方向に挟む位置に、前記開口から離れて配置されており、
    前記開口を前記第２方向に挟む位置に配置された第２ビア導体のうち、前記開口の一方の側に配置された少なくとも１つの第２ビア導体から前記開口までの最も狭い間隔である第３最小間隔と、前記開口の他方の側に配置された少なくとも１つの第２ビア導体から前記開口までの最も狭い間隔である第４最小間隔と、前記第１最小間隔と、前記第２最小間隔との最大値と最小値との差が、前記総合最小間隔より小さい請求項１乃至３のいずれか１項に記載の多層配線基板。
  5. 平面視において、前記第１方向を左右方向、前記第２方向を上下方向と定義したとき、前記複数の第２ビア導体のうち少なくとも４つの第２ビア導体が、それぞれ前記開口の右斜め上、右斜め下、左斜め上、及び左斜め下に配置されており、
    前記開口の右斜め上、右斜め下、左斜め上、及び左斜め下にそれぞれ配置された第２ビア導体から前記開口までの４つの斜め方向の間隔のうち最大値と最小値との差が、前記４つの斜め方向の間隔の最小値より小さい請求項４に記載の多層配線基板。
  6. 前記複数の第２ビア導体の平面配置は、前記第１方向と直交する直線を対称軸とした線対称性を有する請求項１乃至５のいずれか１項に記載の多層配線基板。
  7. 前記第１ビア導体と、前記複数の第２ビア導体とは、前記第２導体層及び前記第３導体層の少なくとも一方の導体層内で相互に電気的に接続されている請求項１乃至６のいずれか１項に記載の多層配線基板。
  8. 導体パターンが配置された導体層と絶縁層とが交互に積層され、上面に半導体素子を実装する多層配線基板であって、
    最も上の第１導体層の導体パターンを覆い、前記第１導体層の導体パターンの一部を露出させる一方向に長い少なくとも１つの開口が設けられた保護膜と、
    前記第１導体層の導体パターンから下方に延び、少なくとも２層目の第２導体層の導体パターンまで達する少なくとも１つの第１ビア導体と、
    前記第２導体層または３層目の第３導体層の導体パターンから下方に延び、少なくとも１層分下の導体層の導体パターンまで達する複数の第２ビア導体と
    を有し、
    前記開口の長手方向、及び長手方向と直交し前記多層配線基板の上面に平行な方向の一方を第１方向と定義したとき、
    平面視において、前記第１ビア導体及び前記第２ビア導体の少なくとも一方の一部が前記開口と重なっており、前記第１ビア導体及び前記第２ビア導体の少なくとも一方が、前記開口の内側から前記第１方向の両側に向かって、前記開口の外側にはみ出している多層配線基板。
  9. 前記第１ビア導体及び前記第２ビア導体の少なくとも一方の、前記開口の一方の側における前記開口の縁からのはみ出し長、及び他方の側における前記開口の縁からのはみ出し長のうち、長い方が短い方の２倍未満である請求項８に記載の多層配線基板。
  10. 前記第１ビア導体及び前記第２ビア導体の少なくとも一方は、前記開口の長手方向と平行な方向に長い平面形状を有する請求項８または９に記載の多層配線基板。
JP2019043951A 2019-03-11 2019-03-11 多層配線基板 Pending JP2020150026A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019043951A JP2020150026A (ja) 2019-03-11 2019-03-11 多層配線基板
CN202010161392.5A CN111683471B (zh) 2019-03-11 2020-03-10 多层布线基板
US16/814,902 US11240912B2 (en) 2019-03-11 2020-03-10 Multilayer wiring substrate
US17/564,120 US11871513B2 (en) 2019-03-11 2021-12-28 Multilayer wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019043951A JP2020150026A (ja) 2019-03-11 2019-03-11 多層配線基板

Publications (1)

Publication Number Publication Date
JP2020150026A true JP2020150026A (ja) 2020-09-17

Family

ID=72422541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019043951A Pending JP2020150026A (ja) 2019-03-11 2019-03-11 多層配線基板

Country Status (3)

Country Link
US (2) US11240912B2 (ja)
JP (1) JP2020150026A (ja)
CN (1) CN111683471B (ja)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
JP3603354B2 (ja) 1994-11-21 2004-12-22 株式会社デンソー 混成集積回路装置
JP4480818B2 (ja) 1999-09-30 2010-06-16 株式会社ルネサステクノロジ 半導体装置
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003338579A (ja) * 2002-05-22 2003-11-28 Kyocera Corp 放熱板付き配線基板
JP4493923B2 (ja) * 2003-02-26 2010-06-30 イビデン株式会社 プリント配線板
JP2005302857A (ja) * 2004-04-08 2005-10-27 Sony Corp 半導体装置およびその製造方法
JPWO2005101476A1 (ja) * 2004-04-16 2008-03-06 独立行政法人科学技術振興機構 半導体素子及び半導体素子の製造方法
KR20070019475A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지
JP2007096186A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 回路基板および回路基板の製造方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP2010080572A (ja) 2008-09-25 2010-04-08 Denso Corp 電子装置
JP5407667B2 (ja) 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
JP2010199318A (ja) * 2009-02-25 2010-09-09 Kyocera Corp 配線基板及びそれを備えた実装構造体
EP2410827B1 (en) * 2009-03-19 2018-09-19 Murata Manufacturing Co., Ltd. Circuit board and mother laminated body
US8654539B2 (en) * 2009-12-15 2014-02-18 Ngk Spark Plug Co., Ltd. Capacitor-incorporated substrate and component-incorporated wiring substrate
JP5081267B2 (ja) * 2010-03-25 2012-11-28 パナソニック株式会社 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
JP5603657B2 (ja) * 2010-05-20 2014-10-08 日東電工株式会社 回路付サスペンション基板およびその製造方法
US9006580B2 (en) * 2011-06-09 2015-04-14 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
JP5912616B2 (ja) * 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
CN106233461B (zh) * 2014-04-24 2019-03-15 瑞萨电子株式会社 半导体装置及其制造方法
JP6741456B2 (ja) * 2016-03-31 2020-08-19 Fdk株式会社 多層回路基板
JP2018142688A (ja) 2017-02-28 2018-09-13 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
US20220124908A1 (en) 2022-04-21
US11240912B2 (en) 2022-02-01
US20200296839A1 (en) 2020-09-17
CN111683471B (zh) 2023-11-21
US11871513B2 (en) 2024-01-09
CN111683471A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
US11502016B2 (en) Power amplifier module
CN112271171A (zh) 半导体器件和放大器组件
US7064431B2 (en) Electronic assembly having select spacing of rows and columns of contacts to allow for routing of traces to the contacts
TW201929092A (zh) 功率放大器模組
TWI747145B (zh) 半導體裝置及放大器模組
JP4468609B2 (ja) 半導体装置
JP2020150026A (ja) 多層配線基板
WO2022202004A1 (ja) 半導体装置及び半導体モジュール
US7265445B2 (en) Integrated circuit package
US7361982B2 (en) Bumpless chip package
JP7098820B2 (ja) 無線通信モジュール
JP3660832B2 (ja) 半導体集積回路装置
US6376898B1 (en) Bipolar transistor layout with minimized area and improved heat dissipation
WO2020203506A1 (ja) 電力増幅装置
WO2024062829A1 (ja) 半導体装置及び高周波電力増幅器
CN111725207B (en) Semiconductor device and amplifier module
JP2021052159A (ja) 半導体装置及び増幅器モジュール
TWI770923B (zh) 放大模組
JP2006294901A (ja) 電力増幅器
TWI803218B (zh) 半導體裝置及半導體模組
JP5691651B2 (ja) 集積回路放熱装置及び電子装置
JP2022051054A (ja) 半導体装置
JP2005085890A (ja) マルチフィンガバイポーラトランジスタ
TW202414601A (zh) 半導體裝置及高頻功率放大器
JP2000299401A (ja) グリッドアレイパッケージ、プリント配線板及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317