CN111683471B - 多层布线基板 - Google Patents

多层布线基板 Download PDF

Info

Publication number
CN111683471B
CN111683471B CN202010161392.5A CN202010161392A CN111683471B CN 111683471 B CN111683471 B CN 111683471B CN 202010161392 A CN202010161392 A CN 202010161392A CN 111683471 B CN111683471 B CN 111683471B
Authority
CN
China
Prior art keywords
opening
conductor
multilayer wiring
layer
grounding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010161392.5A
Other languages
English (en)
Other versions
CN111683471A (zh
Inventor
近藤将夫
小屋茂树
佐佐木健次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111683471A publication Critical patent/CN111683471A/zh
Application granted granted Critical
Publication of CN111683471B publication Critical patent/CN111683471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供多层布线基板，能够抑制晶体管的工作区域的温度上升上的偏差。在多层布线基板的覆盖最上方的导体层的导体图案的保护膜上，设置有使导体图案的局部暴露的在一个方向上较长的开口。第1通路导体从最上方的导体图案向下方延伸，至少到达第2层的导体图案。第2通路导体从第2层或者第3层的导体图案向下方延伸，到达至少向下1层的导体图案。在俯视时，第1通路导体与开口局部重叠。多个第2通路导体中的至少2个第2通路导体配置在隔着开口的位置。隔着开口的多个第2通路导体中，从配置在开口的一侧的第2通路导体到开口为止的最窄的间隔与从配置在另一侧的第2通路导体到开口止的最窄的间隔之差小于从多个第2通路导体到开口止的最窄的间隔。

Description

多层布线基板
技术领域
本发明涉及多层布线基板。
背景技术
在包含电力放大器的半导体集成电路芯片(IC芯片)的工作时，晶体管自身发热。电力放大器的性能，与晶体管的工作温度的上升一同劣化。为了抑制电力放大器的性能劣化，期望从作为发热源的晶体管向IC芯片和安装IC芯片的模块基板外高效地散热。在将IC芯片经由凸块而与模块基板连接的情况下，从晶体管的接地端子、即发射极或者源极起经由凸块而到达模块基板的接地用外部电极的电流路径，作为从晶体管到外部的主要的散热路径发挥功能。
在下述的专利文献1中公开一种混成集成电路装置，朝向散热板的热传导率较高，并且能够稳定地使用。专利文献1所公开的混成集成电路装置具有多层陶瓷基板和散热板。在多层陶瓷基板的表面侧安装有倒装型元件，在背面侧经由散热用金属薄层而连接有散热板。在多层陶瓷基板上，设置有从倒装元件的底部朝向散热用金属薄层的多个导热用贯通孔。导热用贯通孔随着从倒装型元件朝向散热用金属薄层的方向而增设。
专利文献1：日本特开平8-148839号公报
电力放大电路的输出级晶体管通常由相互并联连接的多个晶体管单元构成。若在晶体管单元的各个工作区域(发射极区域)内或者多个晶体管单元的工作区域之间散热路径的热传导率存在偏差，则由自我发热引起的温度上升上，产生偏差。其结果为，在电力放大工作时，在一个晶体管单元的工作区域内以及多个晶体管单元的工作区域之间电力密度产生偏差。若产生这些偏差，则作为电力放大器整体的性能、例如输出、效率、增益等降低。
发明内容
在以往的技术中，能够提高散热特性，但没有考虑到在一个晶体管单元的工作区域内和多个晶体管单元的工作区域之间的温度上升上的偏差。本发明的目的在于，提供一种多层布线基板，能够抑制晶体管的工作区域的温度上升上的偏差。
根据本发明的一个观点，提供多层布线基板，将配置有导体图案的导体层和绝缘层交替地层叠，在上表面安装半导体元件，其中，该多层布线基板具有：保护膜，其覆盖最上方的第1导体层的导体图案，设置有使所述第1导体层的导体图案的局部暴露的在一个方向上较长的至少一个开口；至少一个第1通路导体，其从所述第1导体层的导体图案向下方延伸，至少到达第2层的第2导体层的导体图案；以及多个第2通路导体，其从所述第2导体层或者第3层的第3导体层的导体图案向下方延伸，到达至少向下1层的导体层的导体图案，在将所述开口的长度方向定义为第1方向时，或者将与长度方向正交且与所述多层布线基板的上表面平行的方向的一方定义为第1方向时，在俯视时，所述第1通路导体与所述开口局部重叠，所述多个第2通路导体中的至少2个第2通路导体，在沿所述第1方向隔着所述开口的位置，与所述开口分离地配置，沿所述第1方向隔着所述开口的所述多个第2通路导体中，从配置在所述开口一侧的至少一个第2通路导体到所述开口为止的最窄的间隔即第1最小间隔与从配置在所述开口另一侧的至少一个第2通路导体到所述开口为止的最窄的间隔即第2最小间隔之差小于从所述多个第2通路导体到所述开口为止的最窄的间隔即综合最小间隔。
根据本发明的其它的观点，提供多层布线基板，将配置有导体图案的导体层和绝缘层交替地层叠，在上表面安装半导体元件，其中，该多层布线基板具有：保护膜，其覆盖最上方的第1导体层的导体图案，设置有使所述第1导体层的导体图案的局部暴露的在一个方向上较长的至少一个开口；至少一个第1通路导体，其从所述第1导体层的导体图案向下方延伸，至少到达第2层的第2导体层的导体图案；以及多个第2通路导体，其从所述第2导体层或者第3层的第3导体层的导体图案向下方延伸，到达至少向下1层的导体层的导体图案，在在将所述开口的长度方向定义为第1方向时，或者将与长度方向正交且与所述多层布线基板的上表面平行的方向的一方定义为第1方向时在俯视时，所述第1通路导体和所述第2通路导体中至少一者的局部与所述开口重叠，所述第1通路导体和所述第2通路导体中至少一者从所述开口的内侧朝向所述第1方向的两侧向所述开口的外侧伸出。
第1通路导体和第2通路导体为散热路径。若将第1通路导体和第2通路导体像上述那样配置，则在第1方向上散热路径的对称性提高，由此能够抑制设置于半导体元件的晶体管的工作区域的温度上升上的偏差。
附图说明
图1A是示出第1实施例的多层布线基板和安装在该多层布线基板的半导体元件(半导体晶片)的各构成要素的平面上的位置关系的图，图1B是图1A的单点划线1B-1B处的剖视图。
图2是图1A的单点划线2-2处的剖视图。
图3A是包含第1实施例的多层布线基板和安装在多层布线基板的半导体元件的电力放大器模块的框图，图3B是示出半导体元件的芯片内布局的一例的图。
图4是示出使第1最小间隔G1比综合最小间隔Gmin发生了变化时的散热路径的热传导率的简单的估计结果的图表。
图5是示出第2实施例的多层布线基板和安装在该多层布线基板的半导体元件的各构成要素的平面上的位置关系的图。
图6是示出第3实施例的多层布线基板和安装在该多层布线基板的半导体元件的各构成要素的平面上的位置关系的图。
图7是示出第4实施例的多层布线基板和安装在该多层布线基板的半导体元件的各构成要素的平面上的位置关系的图。
图8是示出第5实施例的多层布线基板和安装在该多层布线基板的半导体元件的各构成要素的平面上的位置关系的图。
图9是图8的单点划线9-9处的剖视图。
图10是示出第6实施例的多层布线基板和安装在该多层布线基板的半导体元件的各构成要素的平面上的位置关系的图。
图11是示出第7实施例的多层布线基板和安装在该多层布线基板的半导体元件的各构成要素的平面上的位置关系的图。
图12是示出第8实施例的多层布线基板和安装在该多层布线基板的半导体元件的各构成要素的平面上的位置关系的图。
图13是示出第1通路导体从接地用的开口伸出的伸出长度、第1通路导体的伸出部分对热传导率的贡献的估计结果的图表。
图14A、图14B、图14C是分别示出第8实施例的变形例的多层布线基板的接地用的开口和第1通路导体的平面上的位置关系的图。
附图标记的说明
10...多层布线基板；11...绝缘层；12...第1通路导体；13...第2通路导体；14...第3通路导体；15...接地导体；20...保护膜(阻焊剂膜)；21、22、23...开口；31、32、33...焊锡；50...半导体元件；51、52、53...凸块；54...输入端子；55...输出级晶体管单元；56...驱动级晶体管单元；57...输出级晶体管；58...驱动级晶体管；59...级间匹配电路；60...控制电路；61...输入匹配电路；62...输出匹配电路；63、64...电感器；L1...第1导体层；L2...第2导体层；L3...第3导体层；L4...第4导体层；L5...第5导体层；L6...第6导体层。
具体实施方式
[第1实施例]
参照图1A至图4的附图，对第1实施例的多层布线基板进行说明。
图1A是示出第1实施例的多层布线基板10和安装在该多层布线基板10的半导体元件(半导体晶片)50的各构成要素的平面上的位置关系的图。图1B是图1A的单点划线1B-1B处的剖视图。图2是图1A的单点划线2-2处的剖视图。
多层布线基板10(图1B、图2)包含交替地层叠的6层导体层和5层绝缘层11。各导体层包含至少一个导体图案。使多个导体层从多层布线基板10的上表面朝向下表面依次为第1导体层L1、第2导体层L2、第3导体层L3、第4导体层L4、第5导体层L5以及第6导体层L6。此外，导体层和绝缘层的层叠层数分别不限于6层和5层，也可以为其它层数。通常，最上面和最下面为导体层，导体层的层数比绝缘层的层数多1层。在多层布线基板10的上表面(安装面)安装有半导体元件50。多层布线基板10能够使用IVH(内部贯通孔)基板、积层基板等。
半导体元件50包含：构成输出级晶体管的多个输出级晶体管单元55、和构成驱动级晶体管的多个驱动级晶体管单元56。多个输出级晶体管单元55相互并联地连接，多个驱动级晶体管单元56也相互并联地连接。多个输出级晶体管单元55和多个驱动级晶体管单元56分别排列成1列。两者的排列方向平行。多个输出级晶体管单元55和多个驱动级晶体管单元56各自由例如异质结双极晶体管(HBT)构成，具有在与排列方向正交的方向上较长的工作区域。这里“工作区域”定义为发射极电流实质上流过发射极基极结的区域。例如，工作区域在俯视时与发射极层中被与发射极层连接的金属制的发射极电极覆盖的区域大致对齐。
在半导体元件50设置有凸块51、52、53。在俯视时，凸块51包含多个输出级晶体管单元55的工作区域，与多个输出级晶体管单元55的发射极连接。凸块52经由从多个输出级晶体管单元55的集电极引出的集电极布线而与集电极连接。与发射极连接的凸块51为接地用的凸块，与集电极连接的凸块52为输出用的凸块。在俯视时，凸块53包含多个驱动级晶体管单元56的工作区域，与多个驱动级晶体管单元56的发射极连接。
多层布线基板10的最上方的第1导体层L1包含导体图案L11、L12、L13。配置绝缘性的保护膜(阻焊剂膜)20以覆盖导体图案L11、L12、L13。在保护膜20设置有使导体图案L11、L12、L13的局部分别暴露的开口21、22、23。在开口21、22、23内暴露的导体图案L11、L12、L13分别成为用于与半导体元件50的接地用的凸块51、输出用的凸块52、以及驱动级的凸块53连接的焊盘。
开口21、22、23各自具有在俯视时在一个方向上较长的平面形状。开口21、22、23的长度方向相互平行。半导体元件50的凸块51、52、53分别经由焊锡31、32、33而与在开口21、22、23内暴露的导体图案L11、L12、L13连接。
多个第1通路导体12从第1导体层L1的导体图案L11朝向下表面延伸，到达第6导体层L6的导体图案。从第1导体层L1到第6导体层L6这6层导体图案通过第1通路导体12相互连接。与第1通路导体12连接的导体图案经由接地用的凸块51而与输出级晶体管单元55的发射极连接。将与第1通路导体12连接的导体图案称为接地导体15。
多个第2通路导体13从第2导体层L2的接地导体15朝向下表面延伸，到达第6导体层L6的接地导体15。从第2导体层L2到第6导体层L6这5层接地导体15通过第2通路导体13相互连接。多层布线基板10的最下方的第6导体层L6的接地导体15与母板等接地导体连接。母板等接地导体在电气上为接地电位，并且在热上作为散热片发挥作用。
多个第3通路导体14从第1导体层L1的导体图案L13朝向下表面延伸，到达第6导体层L6的接地导体15。与第3通路导体14连接的导体图案经由凸块53而与驱动级晶体管单元56的发射极连接。
第1导体层L1的导体图案L12经由焊锡32、输出用的凸块52而与输出级晶体管单元55的集电极连接。
接下来，参照图1A对各构成要素的平面上的位置关系进行说明。在图1A中，对第1通路导体12和第3通路导体14标注相对深色的阴影，对第2通路导体13标注相对浅色的阴影。
在俯视时，开口21、22、23分别与接地用的凸块51、输出用的凸块52以及驱动级的凸块53大致对齐。因此，开口21、22、23各自具有在一个方向上较长的平面形状，相互平行地配置。将开口21称为接地用的开口，将开口22称为输出用的开口。多个第1通路导体12与接地用的开口21的长度方向平行地排成1列，与接地用的开口21局部重叠。以下，有时将接地用的开口21的长度方向简称为“长度方向”。将与长度方向正交的方向称为宽度方向。
在第1实施例中，在俯视时多个第1通路导体12包含在接地用的开口21。多个第3通路导体14与长度方向平行地排成1列，包含在开口23中。在从接地用的开口21观察时，输出用的开口22配置在与驱动级晶体管单元56相反一侧。
多个第2通路导体13中的一部分配置在沿宽度方向隔着接地用的开口21的位置，另一部分配置在沿长度方向隔着接地用的开口21的位置。第2通路导体13都与接地用的开口21分离(隔开间隔)地配置。这样，第2通路导体13从四个方向包围接地用的开口21。从接地用的开口21观察时，配置在输出用的开口22侧的第2通路导体13在俯视时与第1导体层L1的导体图案L12局部重叠。
图3A是包含第1实施例的多层布线基板10和安装在多层布线基板10的半导体元件50的电力放大器模块的框图。在半导体元件50上形成有输出级晶体管57、驱动级晶体管58以及级间匹配电路59。输出级晶体管57由多个输出级晶体管单元55(图1A)构成，驱动级晶体管58由多个驱动级晶体管单元56(图1A)构成。
在多层布线基板10安装有输入匹配电路61、输出匹配电路62、电感器63、64。从外部起经由电感器63、64而分别对驱动级晶体管58和输出级晶体管57供给直流电源。高频信号经由输入匹配电路61而输入给驱动级晶体管58。由驱动级晶体管58放大的高频信号，经由级间匹配电路59而输入给输出级晶体管57。由输出级晶体管57进一步放大的高频信号经由输出匹配电路62而向外部输出。
图3B是示出半导体元件50的芯片内布局的一例的图。在半导体基板上，在图3B中，从左向右，配置有输入端子54、驱动级晶体管58、级间匹配电路59以及输出级晶体管57。在配置有驱动级晶体管58的区域内配置有驱动级晶体管单元56(图1A)的发射极接地用的凸块53。在配置有输出级晶体管57的区域内配置有输出级晶体管单元55(图1A)的发射极接地用的凸块51以及与集电极连接的输出用的凸块52。在半导体基板上还确保供控制电路60安装的区域。控制电路60向驱动级晶体管58和输出级晶体管57供给基极偏压。
接下来，对第1实施例的优异的效果进行说明。
接地用的凸块51、焊锡31、第1导体层L1的导体图案L11、第1通路导体12、第2通路导体13、接地导体15为从输出级晶体管单元55(图1A)的工作区域散热的散热路径，输出级晶体管单元55中产生的热向母板等传导。有时将从输出级晶体管单元55的工作区域向母板等的散热路径简称为“散热路径”。
在第1实施例中，配置有多个第1通路导体12，并使多个第1通路导体12在俯视时包含在接地用的开口21中。并且，从接地用的开口21观察时，在宽度方向的两侧配置有第2通路导体13。与仅在宽度方向的一边(一侧)配置第2通路导体13的结构相比，散热路径的个数增加，并且散热路径的在宽度方向上的对称性提高。因此，能够抑制平均的温度上升，并且抑制宽度方向上的温度上升上的偏差，实现温度的均匀化。换言之，能够在一个输出级晶体管单元55的工作区域的长度方向上，实现温度的均匀化。
同样地，从接地用的开口21观察时，在长度方向的两侧配置有第2通路导体13。与仅在长度方向的一边(一侧)配置第2通路导体13的结构相比，散热路径的个数增加，并且散热路径的在长度方向上的对称性提高。因此，能够抑制平均的温度上升，并且抑制长度方向上的温度上升上的偏差，实现温度的均匀化。换言之，能够在多个输出级晶体管单元55的工作区域之间实现温度的均匀化。
接下来，参照图4，对第2通路导体13的优选的配置进行说明。
将从宽度方向上隔着接地用的开口21的多个第2通路导体中的、配置在开口21的一侧(图1A中为左侧)的至少一个第2通路导体13到开口21的最窄的间隔，定义为第1最小间隔G1，将从配置在开口21的另一侧(图1A中为右侧)的至少一个第2通路导体13到开口21的最窄的间隔，定义为第2最小间隔G2。将从长度方向上隔着接地用的开口21的多个第2通路导体中的、配置在开口21的一侧(图1A中为上侧)的至少一个第2通路导体13到开口21的最窄的间隔，定义为第3最小间隔G3，将从配置在开口21的另一侧(图1A中为下侧)的至少一个第2通路导体13到开口21的最窄的间隔，定义为第4最小间隔G4。将第1最小间隔G1、第2最小间隔G2、第3最小间隔G3以及第4最小间隔G4中的最小的间隔定义为综合最小间隔Gmin。
若第1最小间隔G1与第2最小间隔G2之差变大，则散热路径的在宽度方向上的对称性破坏。为了将散热路径的对称性维持得高，优选使第1最小间隔G1与第2最小间隔G2之差尽可能小。同样，优选第3最小间隔G3与第4最小间隔G4之差也尽可能小。
图4是示出使第1最小间隔G1比综合最小间隔Gmin发生了变化时的散热路径的热传导率的简单的估计结果的图表。横轴表示(G1-Gmin)/Gmin。纵轴表示使第1最小间隔G1与综合最小间隔Gmin相等的结构下的热传导率为1的标准化热传导率。可知的是，若增大第1最小间隔G1，则标准化热传导率缓缓降低。在G1-Gmin与Gmin相等时、即G1为Gmin的2倍时，标准化热传导率为0.5。
若标准化热传导率为0.5以下，则接地用的开口21两侧的散热路径的对称性很大程度地破坏，不容易得到抑制温度上升上的偏差的效果。为了得到抑制温度上升上的偏差的充分的效果，优选使G1-Gmin比Gmin小。若仅着眼于宽度方向，将第1最小间隔G1与第2最小间隔G2中的较小的一者定义为综合最小间隔Gmin。为了在宽度方向上充分抑制温度上升上的偏差，优选使第1最小间隔G1与第2最小间隔G2之差比综合最小间隔Gmin小。
并且，为了在长度方向上充分抑制温度上升上的偏差，优选使第3最小间隔G3与第4最小间隔G4之差比综合最小间隔Gmin小。并且，为了在宽度方向和长度方向双方充分抑制温度上升上的偏差，优选使第1最小间隔G1、第2最小间隔G2、第3最小间隔G3以及第4最小间隔G4中最大值与最小值之差比综合最小间隔Gmin小。
在第1实施例中，由于第2通路导体13没有与第1导体层L1的导体图案连接，因此，能够将与接地用的凸块51连接的第2通路导体13配置为在俯视时和与输出用的凸块52连接的第1导体层L1的导体图案L12重叠。因此，在接地用的凸块51与输出用的凸块52(即接地用的开口21与输出用的开口22)接近地配置的情况下，也能够是，在从接地用的开口21观察时，在配置有输出用的开口22这侧确保用于配置第2通路导体13的区域。
接下来，对第1实施例的变形例进行说明。
在第1实施例中，虽然第1通路导体12从最上方的第1导体层L1的导体图案L11到达最下方的第6导体层L6的接地导体15，但第1通路导体12不是必须到达第6导体层L6的接地导体15。第1通路导体12也可以采用到达从第2导体层L2到第5导体层L5中任意接地导体15的结构。在比第1通路导体12到达的最下方的导体层靠下方处，第1通路导体12以外的导体通路构成散热路径。
另外，在第1实施例中，第2通路导体13从第2导体层L2的接地导体15到达最下方的第6导体层L6的接地导体15，但第2通路导体13也可以采用从第3导体层L3的接地导体15到达第6导体层L6的接地导体15这种结构。并且，第2通路导体13也可以采用从第2导体层L2或者第3导体层L3到达至少向下1层的导体层的接地导体15这种结构。
在这样的变形例中，也能在某程度上维持从第1导体层L1到第3导体层L3的散热路径、或者从第1导体层L1到第4导体层L4的散热路径的对称性。配置在接近半导体元件50的位置的导体层的散热路径，相比于配置在较远的位置的导体层的散热路径，给温度上升上的偏差带来的影响较大。通过在配置在接近半导体元件50的位置的导体层中维持散热路径的对称性，能得到抑制温度上升上的偏差的效果。
另外，优选多个第1通路导体12和多个第2通路导体13，在第2导体层L2和第3导体层L3中的至少一者上，在一个导体层内连接。通过采用这样的结构，能够确保从第1通路导体12到第2通路导体13的最短的散热路径。
在第1实施例中，将多个第2通路导体13配置为在宽度方向和长度方向这两个方向上隔着接地用的开口21，但也可以将多个第2通路导体13配置为在宽度方向和长度方向中一个方向上隔着接地用的开口21。例如，也可以仅在宽度方向上隔着接地用的开口21的位置配置第2通路导体13。或者，也可以仅在长度方向上隔着接地用的开口21的位置配置第2通路导体13。换言之，在将长度方向和宽度方向中一者定义为第1方向时，可以在俯视时在第1方向上隔着开口21的位置配置第2通路导体中的至少2个通路导体。在该情况下，得到在第1方向上抑制温度上升上的偏差的效果。并且，在俯视时，多个第2通路导体13中的至少2个通路导体13分别配置于在与第1方向正交的第2方向隔着开口21的位置较佳。在该情况下，能够得到在第2方向上抑制温度上升上的偏差的效果。
[第2实施例]
接下来，参照图5对第2实施例的多层布线基板10进行说明。以下，关于与第1实施例的多层布线基板10(图1A、图1B、图2、图4)共用的结构，省略说明。
图5是示出第2实施例的多层布线基板10和安装在该多层布线基板10的半导体元件50的各构成要素的平面上的位置关系的图。在第1实施例中，多个输出级晶体管单元55在接地用的开口21的长度方向上排成1列。与此相对，在第2实施例中，多个输出级晶体管单元55排成4列，各列与第1实施例同样地，与接地用的开口21的长度方向平行。在图1中，纵向与长度方向对应，但在图5中，横向与长度方向对应。与第1实施例的情况相同，多个输出级晶体管单元55的各个工作区域具，有在与接地用的开口21的宽度方向平行的方向上较长的平面形状。
与输出级晶体管单元55的各列对应地，配置有多个第1通路导体12和一个接地用的开口21。各列输出级晶体管单元55、以及与该列对应的第1通路导体12和接地用的开口21的相对的位置关系，与第1实施例的多层布线基板10的情况相同。4个接地用的开口21的长度方向的尺寸相同，4个接地用的开口21的长度方向的两端的位置对齐。
第1层的导体图案L11被配置为，在俯视时，包含4个开口21。多个第2通路导体13并不是配置为在宽度方向和长度方向上分别隔着4个开口21，而是配置为在宽度方向和长度方向集中隔着4个开口21。例如，将多个第2通路导体13配置为在宽度方向和长边方上隔着包含多个输出级晶体管单元55的一个导体图案L11。此外，在长度方向上，2个第2通路导体13被配置为隔着一个接地用的开口21。
在第1实施例中，从接地用的开口21观察时，在宽度方向上分离的位置，配置有输出用的开口22(图1A)，但在第2实施例中，从4个接地用的开口21观察时，在长度方向上分离的位置，配置有一个输出用的开口22。输出用的开口22具有在与接地用的开口21的长度方向正交的方向上较长的平面形状。
另外，在第1实施例中，从接地用的开口21观察时，在宽度方向上分离的位置，配置有多个驱动级晶体管单元56(图1A)，但在第2实施例中，从4个接地用的开口21观察时，在长度方向上分离的位置，配置有多个驱动级晶体管单元56。多个驱动级晶体管单元56在接地用的开口21的长度方向上排列配置。与驱动级晶体管单元56对应的接地用的开口23具有在与接地用的开口21的长度方向平行的方向上较长的平面形状。
与第1实施例同样地，在第2实施例中，也是定义第1最小间隔G1、第2最小间隔G2、第3最小间隔G3、第4最小间隔G4以及综合最小间隔Gmin。在第1最小间隔G1、第2最小间隔G2、第3最小间隔G3、第4最小间隔G4以及综合最小间隔Gmin之间，可以使与第1实施例的情况相同的关系成立。
接下来，对第2实施例的优异的效果进行说明。与第1实施例相同，在第2实施例中，也是在接地用的开口21的四周配置有多个第2通路导体13，因此能够抑制平均的温度上升，并且抑制温度上升上的偏差。另外，在第2实施例中，针对包含多个接地用的开口21的一个导体图案L11，在其四周配置多个第2通路导体13，因此，与针对每个接地用的开口21，在四周配置第2通路导体13这种结构相比，能够减小输出级晶体管57(图3A、图3B)所占的区域的面积。
接下来，对第2实施例的变形例进行说明。在第2实施例中，将输出级晶体管单元55配置为4列，但也可以配置成2列以上的多列。在第2实施例中，针对1列的输出级晶体管单元55，配置一个接地用的开口21。与此相对，也可以将1列的输出级晶体管单元55分为多个组，按照每个组，配置接地用的开口21。并且，也可以针对在接地用的开口21的宽度方向上相邻的2列、或者3列以上的多列输出级晶体管单元55，配置一个接地用的开口21。
[第3实施例]
接下来，参照图6对第3实施例的多层布线基板10进行说明。以下，关于与第1实施例的多层布线基板10(图1A、图1B、图2、图4)共用的结构，省略说明。
图6是示出第3实施例的多层布线基板10和安装在该多层布线基板10的半导体元件50的各构成要素的平面上的位置关系的图。在第1实施例中，在宽度方向和长度方向这两个方向上隔着接地用的开口21的位置分别配置有第2通路导体13。与此相对，在第3实施例中，在相对于宽度方向和长度方向倾斜的方向上隔着接地用的开口21的位置分别配置有第2通路导体13。在图6中将接地用的开口21的宽度方向定义为左右方向、将长度方向定义为上下方向时，多个第2通路导体13中的至少4个第2通路导体13分别配置在开口21的右斜上、右斜下、左斜上以及左斜下。
接下来，对第3实施例的优异的效果进行说明。在第3实施例中，在沿倾斜方向隔着接地用的开口21的位置也配置第2通路导体13，因此，抑制温度上升上的偏差的效果提高。将从开口21到分别配置在接地用的开口21的左斜上、右斜上、右斜下以及左斜下的第2通路导体13为止的倾斜方向的间隔分别表述为G5、G6、G7、G8。根据与图4所示的图表相同的考察，优选倾斜方向的间隔G5、G6、G7、G8中的最大值与最小值之差比倾斜方向间隔G5、G6、G7、G8的最小值小。通过以满足该条件的方式配置第2通路导体13，抑制温度上升上的偏差的效果进一步提高。
[第4实施例]
接下来，参照图7对第4实施例的多层布线基板10进行说明。以下，关于与第1实施例的多层布线基板10(图1A、图1B、图2、图4)共用的结构，省略说明。
图7是示出第4实施例的多层布线基板10和安装在该多层布线基板10的半导体元件50的各构成要素的平面上的位置关系的图。在第1实施例中，多个第2通路导体13各自的平面形状大致为圆形，但在第4实施例中，多个第2通路导体13中的至少一部分具有在一个方向上较长的平面形状。在第4实施例中，在接地用的开口21的宽度方向的两侧分别配置具有在接地用的开口21的长度方向上较长的平面形状的2个第2通路导体13。
多个第2通路导体13的平面配置具有以与接地用的开口21的长度方向平行的直线为对称轴的线对称性。并且，具有以与宽度方向平行的直线为对称轴的线对称性。
接下来，对第4实施例的优异的效果进行说明。在第4实施例中，能够通过多个第2通路导体13的平面配置的线对称性而进一步抑制温度上升上的偏差。
接下来，对第4实施例的变形例进行说明。在第4实施例中，使在接地用的开口21的宽度方向的两侧分别配置的第2通路导体13为在一个方向上较长的平面形状。作为其它结构，也可以使在沿长度方向隔着接地用的开口21的位置分别配置的第2通路导体13为在接地用的开口21的宽度方向上较长的平面形状。
[第5实施例]
接下来，参照图8和图9对第5实施例的多层布线基板10进行说明。以下，关于与第1实施例的多层布线基板10(图1A、图1B、图2、图4)共用的结构，省略说明。
图8是示出第5实施例的多层布线基板10和安装在该多层布线基板10的半导体元件50的各构成要素的平面上的位置关系的图。图9是图8的单点划线9-9处的剖视图。
在第1实施例中，第1通路导体12(图2)从第1导体层L1的导体图案L11到达第6导体层L6的接地导体15。与此相对，在第5实施例中，第1通路导体12(图9)仅从第1导体层L1的导体图案L11到达第2导体层L2的接地导体15。取而代之，在俯视时与接地用的开口21重叠的位置，配置有第2通路导体13，第2通路导体13从第2导体层L2的接地导体15到达第6导体层L6的接地导体15。
在第1实施例中，多个第2通路导体13中的2个第2通路导体13(图1A)分别配置在从接地用的开口21观察时沿长度方向分离的位置。与此相对，在第5实施例中，多个第2通路导体13中的2个第2通路导体13分别在俯视时从接地用的开口21的内侧朝向长度方向的两侧向开口21的外侧伸出。
并且，与接地用的开口21局部重叠的第2通路导体13，在宽度方向上，收纳在接地用的开口21的内侧。相反，也可以在宽度方向上，接地用的开口21收纳在第2通路导体13的内侧。换言之，接地用的开口21和第2通路导体13，不具有一者相对于另一者仅向宽度方向的单侧伸出的位置关系。
另外，关于第1通路导体12，针对一个接地用的开口21配置有在接地用的开口21的长度方向上较长的一个第1通路导体12。在俯视时，该一个第1通路导体12与接地用的开口21局部重叠。第1通路导体12与接地用的开口21的在俯视时的形状和位置关系，在长度方向和宽度方向双方满足对称性。
接下来，对第5实施例的优异的效果进行说明。
在第5实施例中，在俯视时，一部分的第2通路导体13配置为与接地用的开口21局部重叠，第2通路导体13从接地用的开口21的内侧向长度方向的两侧伸出。因此，与在沿长度方向离开接地用的开口21的位置配置第2通路导体13的第1实施例相同，得到如下的效果：抑制平均的温度上升，并且在长度方向上抑制温度上升上的偏差。
为了提高抑制平均的温度上升和温度上升上的偏差的效果，优选使第2通路导体13从接地用的开口21的两端伸出的伸出长度相等。
并且，由于在宽度方向上，接地用的开口21和第2通路导体13中的一者相对于另一者，向两侧伸出，因此，与向单侧伸出的构造进行比较，在宽度方向上的对称性提高。因此，提高在宽度方向上抑制温度上升上的偏差的效果。
接下来，对第5实施例的变形例进行说明。
在第5实施例中，针对一个接地用的开口21，配置有在接地用的开口21的长度方向上较长的一个第1通路导体12，但也可以是，与第1实施例的情况(图1A、图2)相同，配置多个第1通路导体12。另外，在第5实施例中，使与接地用的开口21局部重叠的第2通路导体13的个数为2个，但可以为一个，也可以为三个以上。
[第6实施例]
接下来，参照图10对第6实施例的多层布线基板10进行说明。以下，关于与第5实施例的多层布线基板10(图8、图9)共用的结构，省略说明。
图10是示出第6实施例的多层布线基板10和安装在该多层布线基板10的半导体元件50的各构成要素的平面上的位置关系的图。在第1实施例中，在俯视时，第2通路导体13从接地用的开口21的内侧朝向长度方向两侧向外侧伸出。与此相对，在第6实施例中，在俯视时，在接地用的开口21的宽度方向上较长的多个第2通路导体13配置为与接地用的开口21交叉。换言之，至少一部分的第2通路导体13从接地用的开口21的内侧朝向宽度方向的两侧向外侧伸出。
接下来，对第6实施例的优异的效果进行说明。
在第6实施例中，通过配置有在接地用的开口21的宽度方向上较长的多个第2通路导体13，而得到如下的效果：抑制平均的温度上升，并且在宽度方向上抑制温度上升上的偏差。为了提高抑制平均的温度上升和温度上升上的偏差的效果，优选第2通路导体13从接地用的开口21的边缘向宽度方向两侧伸出的伸出长度相等。
[第7实施例]
接下来，参照图11对第7实施例的多层布线基板10进行说明。以下，关于与第2实施例的多层布线基板10(图5)共用的结构，省略说明。
图11是示出第7实施例的多层布线基板10和安装在该多层布线基板10的半导体元件50的各构成要素的平面上的位置关系的图。在第7实施例中，与第2实施例(图5)相同，具有在一个方向上较长的平面形状的多个接地用的开口21相互平行地排列配置。
在第2实施例(图5)中，在俯视时朝向长度方向的两侧相对于接地用的各个开口21分离的位置，分别各配置有一个第2通路导体13。与此相对，在第7实施例中，针对接地用的各个开口21配置有一个第2通路导体13。第2通路导体13朝向对应的接地用的开口21的长度方向的两侧，从接地用的开口21的内侧伸出到外侧。
第1通路导体12和接地用的开口21间的位置关系与第5实施例(图8、图9)的情况相同。即，针对一个接地用的开口21，配置有在接地用的开口21的长度方向上较长的一个第1通路导体12。在俯视时，该一个第1通路导体12与接地用的开口21局部重叠。第1通路导体12和接地用的开口21在俯视时的形状和位置关系在长度方向和宽度方向双方满足对称性。
与第5实施例(图9)的情况相同，第1通路导体12从第1导体层L1的导体图案L11到达第2导体层L2的接地导体15。第2通路导体13各自从第2导体层L2的接地导体15到达第6导体层L6的接地导体15。
接下来，对第7实施例的优异的效果进行说明。
第1通路导体12和接地用的开口21在俯视时的形状和位置关系在长度方向和宽度方向双方满足对称性。因此，在配置有第1通路导体12的层上，在长度方向和宽度方向双方提高散热路径的对称性。其结果为，能够抑制长度方向和宽度方向上的温度上升上的偏差。
并且，由于在接地用的开口21的长度方向上，第2通路导体13从接地用的开口21的内侧伸出到外侧，因此能够在长度方向上抑制温度上升上的偏差。另外，散热路径的个数增加，因此还能够抑制平均的温度上升。
[第8实施例]
接下来，参照图12至图14C的附图，对第8实施例的多层布线基板10进行说明。以下，关于与第1实施例的多层布线基板10(图1A、图1B、图2、图4)共用的结构，省略说明。
图12是示出第8实施例的多层布线基板10和安装在该多层布线基板10的半导体元件50的各构成要素的平面上的位置关系的图。在第1实施例中，在俯视时，多个第1通路导体12包含在接地用的开口21中。与此相对，在第8实施例中，沿接地用的开口21的长度方向排列的多个第1通路导体12中的位于两端的第1通路导体12分别从接地用的开口21的内侧朝向长度方向两侧伸出到外侧。
在宽度方向上，多个第1通路导体12收纳在接地用的开口21的内侧。例如，第1通路导体12和接地用的开口21的形状和位置关系在宽度方向上满足对称性。
接下来，对第8实施例的优异的效果进行说明。
在第8实施例中，第1通路导体12朝向接地用的开口21的长度方向的两侧，从接地用的开口21的内侧伸出到外侧，因此在长度方向上，能够进一步提高散热路径的热传导率的均匀性。由此，能够进一步抑制温度上升上的偏差。
接下来，参照图13对第1通路导体12从接地用的开口21伸出的优选的伸出长度进行说明。将第1通路导体12从接地用的开口21的端部伸出的伸出长度分别表述为P3和P4。估计第1通路导体12中的、从接地用的开口21的端部伸出的部分的热传导率和伸出长度的关系。
图13是示出伸出长度和第1通路导体12的伸出部分对热传导率的贡献的估计结果的图表。横轴表示利用Pmin将伸出长度P3、P4中较大的Pmax与较小的Pmin之差标准化的值((Pmax-Pmin)/Pmin)。纵轴表示伸出长度对P的伸出部分对热传导率的贡献比伸出长度对Pmin的伸出部分对热传导率的贡献之比例。
第1通路导体12的伸出部分对热传导率的贡献，近似地与距接地用的开口21的端部的距离成反比。即，与接地用的开口21的端部相距的距离P的微小部分的贡献与距离Pmin的微小部分的贡献之比，大致与Pmin/P成正比。若从1到P/Pmin，对由Pmin标准化得到的伸出长度、即P/Pmin进行积分，则成为log(P/Pmin)。使其与将伸出长度Pmin的部分的贡献标准化而得到的值1相加而得到的log((P/Pmin)+1)，成为图13的纵轴的值。
在图13所示的图表中，若用x表示横轴的值、用y表示纵轴的值，则表示为y＝log(x+1)+1。在为P＝2×Pmin时，伸出部分对热传导率的贡献的比例约为1.5。在接地用的开口21的在长度方向两端处的热传导率中的较大的值比热传导率中的较小的值之比为1.5以下的情况下，可认为是，在实用上可以忽略多个输出级晶体管单元55的电力放大特性的均匀性的降低。因此，优选使接地用的开口21的长度方向的一侧的伸出长度P3与另一侧的伸出长度P4之差|P3-P4|比两者的伸出长度中的较小的值Pmin小。换言之，优选使伸出长度P3和P4中的较大的一者小于较小的一者的2倍。
接下来，参照图14A、图14B、图14C对第8实施例的变形例进行说明。
图14A、图14B、图14C是分别示出第8实施例的变形例的多层布线基板的接地用的开口21和第1通路导体12的平面上的位置关系的图。在第8实施例中，针对一个接地用的开口21，配置有多个第1通路导体12。与此相对，在图14A所示的变形例中，针对一个接地用的开口21，配置有在接地用的开口21的长度方向上较长的一个第1通路导体12。在俯视时，第1通路导体12从接地用的开口21的内侧向长度方向的两侧伸出。在宽度方向上，第1通路导体12收纳在接地用的开口21的内侧。
在图14B所示的变形例中，沿长度方向排列的多个第1通路导体12中的两端的第1通路导体12向接地用的开口21的长度方向两侧伸出。并且，多个第1通路导体12在宽度方向上也向两侧伸出。在图14C所示的变形例中，一个第1通路导体12向接地用的开口21的长度方向的两侧伸出，并且在宽度方向上也向两侧伸出。
在图14A、图14B、图14C中的任意的变形例中，也是第1通路导体12和接地用的开口21的形状和位置关系在宽度方向上具有对称性。因此，与第8实施例相同，能够在宽度方向上抑制温度上升上的偏差。
另外，在图14A、图14B、图14C中的任意的变形例中也是，第1通路导体12从接地用的开口21的长度方向两端伸出。因此，与第8实施例相同，能够在长度方向上抑制温度上升上的偏差。
此外，通过像图14A和图14C所示的变形例那样，使第1通路导体12成为在接地用的开口21的长度方向上较长的形状，能够提高如下的效果：使热传导率更高，抑制平均的温度上升，并且抑制多个输出级晶体管单元55间的温度上升上的偏差。
上述的各实施例是例示，可以进行不同的实施例所示的结构的一部分替换或者组合。基于多个实施例的相同的结构的相同的作用效果，并没有在每个实施例中依次提及。并且，本发明不限于上述的实施例。例如，可以进行各种变更、改进、组合等，这对于本领域技术人员来说是显而易见的。

Claims (9)

1.一种多层布线基板，其将配置有导体图案的导体层和绝缘层交替地层叠，在上表面安装半导体元件，其中，
该多层布线基板具有：
保护膜，其覆盖最上方的第1导体层的导体图案，设置有使所述第1导体层的导体图案的局部暴露的在一个方向上较长的至少一个开口；
至少一个第1通路导体，其从所述第1导体层的导体图案向下方延伸，至少到达第2层的第2导体层的导体图案；以及
多个第2通路导体，其从所述第2导体层或者第3层的第3导体层的导体图案向下方延伸，到达至少向下1层的导体层的导体图案，
在将所述开口的长度方向定义为第1方向时，或者将与长度方向正交且与所述多层布线基板的上表面平行的方向的一方定义为第1方向时，
在俯视时，
所述第1通路导体与所述开口局部重叠，
所述多个第2通路导体中的至少2个第2通路导体，在沿所述第1方向上隔着所述开口的位置，与所述开口分离地配置，
在沿所述第1方向隔着所述开口的所述多个第2通路导体中，配置在从所述开口一侧的至少一个第2通路导体到所述开口为止的最窄的间隔即第1最小间隔与从配置在所述开口另一侧的至少一个第2通路导体到所述开口为止的最窄的间隔即第2最小间隔之差，小于从所述多个第2通路导体到所述开口为止的最窄的间隔即综合最小间隔。
2.根据权利要求1所述的多层布线基板，其中，
在俯视时，所述第1导体层的在所述开口的内部暴露的导体图案，为与半导体元件的凸块连接的焊盘。
3.根据权利要求1或2所述的多层布线基板，其中，
在俯视时，所述多个第2通路导体中的至少2个第2通路导体，分别在沿与所述第1方向正交的第2方向隔着所述开口的位置，与所述开口分离地配置，
在沿所述第2方向隔着所述开口的位置配置的第2通路导体中从配置在所述开口一侧的至少一个第2通路导体到所述开口为止的最窄的间隔即第3最小间隔和从配置在所述开口的另一侧的至少一个第2通路导体到所述开口为止的最窄的间隔即第4最小间隔，以及所述第1最小间隔、所述第2最小间隔中，最大值与最小值之差，小于所述综合最小间隔。
4.根据权利要求3所述的多层布线基板，其中，
在俯视时，将所述第1方向定义为左右方向、将所述第2方向定义为上下方向时，所述多个第2通路导体中的至少4个第2通路导体分别配置在所述开口的右斜上、右斜下、左斜上以及左斜下，
从分别配置在所述开口的右斜上、右斜下、左斜上以及左斜下的第2通路导体到所述开口为止的4个倾斜方向的间隔中的最大值与最小值之差小于所述4个倾斜方向的间隔的最小值。
5.根据权利要求1或2所述的多层布线基板，其中，
所述多个第2通路导体的平面配置具有以与所述第1方向正交的直线为对称轴的线对称性。
6.根据权利要求1或2所述的多层布线基板，其中，
所述第1通路导体与所述多个第2通路导体在所述第2导体层和所述第3导体层中至少一个导体层内相互电连接。
7.一种多层布线基板，其将配置有导体图案的导体层和绝缘层交替地层叠，在上表面安装半导体元件，其中，
该多层布线基板具有：
保护膜，其覆盖最上方的第1导体层的导体图案，设置有使所述第1导体层的导体图案的局部暴露的在一个方向上较长的至少一个开口；
至少一个第1通路导体，其从所述第1导体层的导体图案向下方延伸，至少到达第2层的第2导体层的导体图案；以及
多个第2通路导体，其从所述第2导体层或者第3层的第3导体层的导体图案向下方延伸，到达至少向下1层的导体层的导体图案，
在将所述开口的长度方向定义为第1方向时，或者将与长度方向正交且与所述多层布线基板的上表面平行的方向的一方定义为第1方向时，
在俯视时，所述第1通路导体和所述第2通路导体中至少一者的局部与所述开口重叠，所述第1通路导体和所述第2通路导体中至少一者从所述开口的内侧朝向所述第1方向的两侧向所述开口的外侧伸出。
8.根据权利要求7所述的多层布线基板，其中，
所述第1通路导体和所述第2通路导体中至少一者的、从所述开口一侧的所述开口的边缘伸出的伸出长度、和从所述开口另一侧的所述开口的边缘伸出的伸出长度中的较长那者长度小于较短那者长度的2倍。
9.根据权利要求7或8所述的多层布线基板，其中，
所述第1通路导体和所述第2通路导体的至少一者具有在与所述开口的长度方向平行的方向上较长的平面形状。
CN202010161392.5A 2019-03-11 2020-03-10 多层布线基板 Active CN111683471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-043951 2019-03-11
JP2019043951A JP2020150026A (ja) 2019-03-11 2019-03-11 多層配線基板

Publications (2)

Publication Number Publication Date
CN111683471A CN111683471A (zh) 2020-09-18
CN111683471B true CN111683471B (zh) 2023-11-21

Family

ID=72422541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010161392.5A Active CN111683471B (zh) 2019-03-11 2020-03-10 多层布线基板

Country Status (3)

Country Link
US (2) US11240912B2 (zh)
JP (1) JP2020150026A (zh)
CN (1) CN111683471B (zh)

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1113607A (zh) * 1993-12-13 1995-12-20 松下电器产业株式会社 芯片封装、芯片载体和用于电路基板的端电极及其制法
CN1444269A (zh) * 2002-03-12 2003-09-24 新光电气工业株式会社 多层半导体器件及其制造方法
JP2003338579A (ja) * 2002-05-22 2003-11-28 Kyocera Corp 放熱板付き配線基板
JP2004265956A (ja) * 2003-02-26 2004-09-24 Ibiden Co Ltd 多層プリント配線板
JP2005302857A (ja) * 2004-04-08 2005-10-27 Sony Corp 半導体装置およびその製造方法
WO2005101476A1 (ja) * 2004-04-16 2005-10-27 Japan Science And Technology Agency 半導体素子及び半導体素子の製造方法
CN1901182A (zh) * 2000-09-25 2007-01-24 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN1942049A (zh) * 2005-09-30 2007-04-04 三洋电机株式会社 电路衬底及电路衬底的制造方法
CN101288350A (zh) * 2005-10-14 2008-10-15 揖斐电株式会社 多层印刷线路板及其制造方法
CN102201349A (zh) * 2010-03-25 2011-09-28 松下电器产业株式会社 电路元器件内置模块及电路元器件内置模块的制造方法
CN102280111A (zh) * 2010-05-20 2011-12-14 日东电工株式会社 带电路的悬挂基板及其制造方法
CN102356703A (zh) * 2009-03-19 2012-02-15 株式会社村田制作所 电路基板以及母层叠体
CN102474992A (zh) * 2009-12-15 2012-05-23 日本特殊陶业株式会社 电容内置布线基板及配件内置布线基板
CN102821559A (zh) * 2011-06-09 2012-12-12 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板
CN102903682A (zh) * 2011-07-28 2013-01-30 株式会社吉帝伟士 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法
CN103247599A (zh) * 2012-02-08 2013-08-14 株式会社吉帝伟士 半导体器件及其制造方法
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法
WO2017169858A1 (ja) * 2016-03-31 2017-10-05 Fdk株式会社 多層回路基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3603354B2 (ja) 1994-11-21 2004-12-22 株式会社デンソー 混成集積回路装置
JP4480818B2 (ja) 1999-09-30 2010-06-16 株式会社ルネサステクノロジ 半導体装置
KR20070019475A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP2010080572A (ja) 2008-09-25 2010-04-08 Denso Corp 電子装置
JP5407667B2 (ja) 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
JP2010199318A (ja) * 2009-02-25 2010-09-09 Kyocera Corp 配線基板及びそれを備えた実装構造体
JP2018142688A (ja) 2017-02-28 2018-09-13 株式会社村田製作所 半導体装置

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1113607A (zh) * 1993-12-13 1995-12-20 松下电器产业株式会社 芯片封装、芯片载体和用于电路基板的端电极及其制法
CN1901182A (zh) * 2000-09-25 2007-01-24 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN1444269A (zh) * 2002-03-12 2003-09-24 新光电气工业株式会社 多层半导体器件及其制造方法
JP2003338579A (ja) * 2002-05-22 2003-11-28 Kyocera Corp 放熱板付き配線基板
JP2004265956A (ja) * 2003-02-26 2004-09-24 Ibiden Co Ltd 多層プリント配線板
JP2005302857A (ja) * 2004-04-08 2005-10-27 Sony Corp 半導体装置およびその製造方法
WO2005101476A1 (ja) * 2004-04-16 2005-10-27 Japan Science And Technology Agency 半導体素子及び半導体素子の製造方法
CN1942049A (zh) * 2005-09-30 2007-04-04 三洋电机株式会社 电路衬底及电路衬底的制造方法
CN101288350A (zh) * 2005-10-14 2008-10-15 揖斐电株式会社 多层印刷线路板及其制造方法
CN102356703A (zh) * 2009-03-19 2012-02-15 株式会社村田制作所 电路基板以及母层叠体
CN102474992A (zh) * 2009-12-15 2012-05-23 日本特殊陶业株式会社 电容内置布线基板及配件内置布线基板
CN102201349A (zh) * 2010-03-25 2011-09-28 松下电器产业株式会社 电路元器件内置模块及电路元器件内置模块的制造方法
CN102280111A (zh) * 2010-05-20 2011-12-14 日东电工株式会社 带电路的悬挂基板及其制造方法
CN102821559A (zh) * 2011-06-09 2012-12-12 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板
CN102903682A (zh) * 2011-07-28 2013-01-30 株式会社吉帝伟士 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法
CN103247599A (zh) * 2012-02-08 2013-08-14 株式会社吉帝伟士 半导体器件及其制造方法
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法
WO2017169858A1 (ja) * 2016-03-31 2017-10-05 Fdk株式会社 多層回路基板

Also Published As

Publication number Publication date
JP2020150026A (ja) 2020-09-17
US20200296839A1 (en) 2020-09-17
CN111683471A (zh) 2020-09-18
US11240912B2 (en) 2022-02-01
US11871513B2 (en) 2024-01-09
US20220124908A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
US11502016B2 (en) Power amplifier module
CN112310074A (zh) 半导体装置以及高频模块
JP5712579B2 (ja) 半導体装置
CN110912523A (zh) 高频功率放大器以及功率放大模块
CN111384161A (zh) 双极晶体管
TWI747145B (zh) 半導體裝置及放大器模組
CN111683471B (zh) 多层布线基板
JP4468609B2 (ja) 半導体装置
TWI712260B (zh) 高頻功率放大器以及功率放大模組
WO2022202004A1 (ja) 半導体装置及び半導体モジュール
US7265445B2 (en) Integrated circuit package
WO2024062829A1 (ja) 半導体装置及び高周波電力増幅器
JP2022080639A (ja) 半導体装置
CN111725207B (zh) 半导体装置以及放大器模块
TWI787909B (zh) 半導體裝置
TWI770923B (zh) 放大模組
TWI803218B (zh) 半導體裝置及半導體模組
TWI757801B (zh) 半導體裝置
JP2006294901A (ja) 電力増幅器
JP5691651B2 (ja) 集積回路放熱装置及び電子装置
TW202414601A (zh) 半導體裝置及高頻功率放大器
JP2021052159A (ja) 半導体装置及び増幅器モジュール
JP2005085890A (ja) マルチフィンガバイポーラトランジスタ
JP2015046501A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant