TWI712260B - 高頻功率放大器以及功率放大模組 - Google Patents

Abstract

本發明提供一種能夠抑制放大用的異質接面雙極電晶體的溫度上升時的動作的熱穩定性的降低的高頻功率放大器。半導體晶片包括：至少一個第一電晶體，放大高頻訊號；第一外部連接用導電部件，與第一電晶體連接；偏置電路，包括對第一電晶體給予偏置電壓的第二電晶體；以及第二外部連接用導電部件，與第二電晶體連接。在俯視時，第二外部連接用導電部件與第二電晶體至少部分重疊。

Description

高頻功率放大器以及功率放大模組

本發明涉及高頻功率放大器以及功率放大模組。

對移動終端等的高頻功率放大器使用異質接面雙極電晶體。在下述的專利文獻1以及專利文獻2中，公開了向放大電路的異質接面雙極電晶體供給溫度補償後的基極偏置電位的高頻功率放大器。

在專利文獻1所公開的高頻功率放大器的基極偏置電路中，在放大用的雙極電晶體的附近配置有溫度檢測用的二極管連接的電晶體。專利文獻2所公開的高頻功率放大器的基極偏置電路具備根據高頻放大部的雙極電晶體的溫度上升使偏置電壓（bias voltage）降低的偏置電壓降低部。偏置電壓降低部具有二極管，該二極管的陰極與連接於高頻放大部的雙極電晶體的射極的金屬佈線熱耦合。

專利文獻1：日本特開2001－274636號公報 專利文獻2：日本特開2002－217378號公報

藉由在異質接面雙極電晶體的附近配置溫度檢測用的二極管等元件，來提高異質接面雙極電晶體的熱穩定性。根據本申請的發明人進行的模擬，發現若僅在放大用的異質接面雙極電晶體的附近配置溫度檢測用的元件的話，存在高頻功率放大器的動作的熱穩定性不充分的情況。這被認為是因為基極偏置電路的射極跟隨器電晶體（驅動用電晶體）受到放大電路的發熱的影響，驅動用電晶體的hFE降低，電流供給能力下降。

本發明的目的在於提供一種能夠抑制放大用的異質接面雙極電晶體的溫度上升時的動作的熱穩定性的降低的高頻功率放大器。本發明的另一目的在於提供一種具有該高頻功率放大器的功率放大模組。

根據本發明的一個觀點，提供一種高頻功率放大器，具有半導體晶片，前述半導體晶片包括： 至少一個第一電晶體，形成於基板，放大高頻訊號； 第一外部連接用導電部件，與前述第一電晶體連接； 偏置電路，包括對前述第一電晶體給予偏置電壓的第二電晶體；以及 第二外部連接用導電部件，與前述第二電晶體連接， 在俯視時，前述第二外部連接用導電部件與前述第二電晶體至少部分重疊。

根據本發明的另一觀點，提供一種功率放大模組，具有： 半導體晶片；以及 模組基板，構裝有前述半導體晶片， 前述半導體晶片包括： 至少一個第一電晶體，放大高頻訊號； 第一外部連接用導電部件，與前述第一電晶體連接； 偏置電路，包括對前述第一電晶體給予偏置電壓的第二電晶體；以及 第二外部連接用導電部件，與前述第二電晶體連接， 在俯視時，前述第二外部連接用導電部件與前述第二電晶體至少部分重疊， 前述模組基板具有： 介電質部分，由介電質材料形成； 第一焊盤和第二焊盤，分別與前述第一外部連接用導電部件和前述第二外部連接用導電部件對置，並分別與前述第一外部連接用導電部件和前述第二外部連接用導電部件連接；以及 導體圖案，配置於前述介電質部分的內層並與前述第二焊盤連接，具有在俯視時內包前述第二焊盤的大小以及形狀。

若將第二電晶體和第二外部連接用導電部件配置為在俯視時部分重疊，則來自第二電晶體的散熱特性提高。其結果是，能夠抑制第二電晶體的溫度上升，能夠抑制高頻功率放大器的動作的熱穩定性的降低。

［第一實施例］ 參照圖1~圖6的附圖，對第一實施例的高頻功率放大器進行說明。 圖1是第一實施例的高頻功率放大器40的方塊圖。從高頻訊號輸入端子RFin輸入的輸入訊號經由輸入匹配電路43被輸入至初級放大電路41。利用初級放大電路41放大後的訊號經由級間匹配電路44被輸入至輸出級放大電路42。利用輸出級放大電路42放大後的訊號經由輸出匹配電路45從高頻訊號輸出端子RFout輸出。

從偏置電壓輸入端子Vbat向初級偏置電路46以及輸出級偏置電路47供給偏置用的電源電壓。基於從初級偏置控制端子Vbias1輸入的偏置控制訊號，初級偏置電路46向初級放大電路41供給偏置電壓。基於從輸出級偏置控制端子Vbias2輸入的偏置控制訊號，輸出級偏置電路47向輸出級放大電路42供給偏置電壓。從初級放大電路用電源電壓供給端子Vcc1經由電感器48向初級放大電路41施加電源電壓。從輸出級放大電路用電源電壓供給端子Vcc2經由電感器49向輸出級放大電路42施加電源電壓。

初級放大電路41、級間匹配電路44、輸出級放大電路42、初級偏置電路46以及輸出級偏置電路47組裝於一個半導體晶片50。輸入匹配電路43、輸出匹配電路45、電感器48、49搭載於構裝有半導體晶片50的模組基板。半導體晶片50的各種輸入輸出端子由設置於半導體晶片50的上表面的焊墊以及焊墊上的凸塊構成。此外，在第一實施例中，輸入匹配電路43以及輸出匹配電路45搭載於模組基板，但也可以將輸入匹配電路43以及輸出匹配電路45的整體或者一部分組裝於半導體晶片50。

圖2是輸出級放大電路42以及輸出級偏置電路47（圖1）的等效電路圖。由於初級放大電路41以及初級偏置電路46的基本的電路結構與輸出級放大電路42以及輸出級偏置電路47的基本的電路結構相同，所以在這裡省略說明。

放大用的第一電晶體Q1、DC截止電容C0以及基極鎮流電阻R1構成一個基本單元。DC截止電容C0以及基極鎮流電阻R1均與第一電晶體Q1的基極連接。輸出級放大電路42包括相互並聯連接的複數個（例如16個）基本單元。第一電晶體Q1的各個是異質接面雙極電晶體。從級間匹配電路44經由DC截止電容C0向第一電晶體Q1的各自的基極輸入高頻訊號。從輸出級偏置電路47經由基極鎮流電阻R1向第一電晶體Q1的各自的基極供給基極偏置電壓。基極鎮流電阻R1具有抑制第一電晶體Q1的熱失控的功能。第一電晶體Q1例如是異質接面雙極電晶體。

向複數個第一電晶體Q1的各自的集極經由電感器49供給電源電壓。複數個第一電晶體Q1的各自的射極接地。

輸出級偏置電路47包括作為向第一電晶體Q1給予基極偏置電壓的射極跟隨器電晶體發揮功能的第二電晶體Q2。第二電晶體Q2例如為異質接面雙極電晶體。第二電晶體Q2的射極經由電阻R2與複數個第一電晶體Q1的各自的基極鎮流電阻R1連接。第二電晶體Q2的集極與偏置電壓輸入端子Vbat連接。

第三電晶體Q3和第四電晶體Q4串聯連接構成溫度特性修正電路S1。第三電晶體Q3以及第四電晶體Q4例如為異質接面雙極電晶體。在第三電晶體Q3以及第四電晶體Q4的每一個中，集極與基極線連接。將連接電晶體的集極和基極的形態稱為二極管連接。被二極管連接的第三電晶體Q3與第四電晶體Q4作為二極管發揮功能。另外，將第四電晶體Q4的基極與第二電晶體Q2的基極連接，構成電流鏡。

輸出級偏置控制端子Vbias2經由電阻R3以及溫度特性修正電路S1與地線連接。溫度特性修正電路S1的二極管連接的第三電晶體Q3以及第四電晶體Q4分別沿正向連接，電阻R3與溫度特性修正電路S1相互連接的點（第四電晶體Q4的基極）的電壓被施加至第二電晶體Q2的基極。第二電晶體Q2的基極經由旁路電容C1與地線連接。

例如如在後面參照圖3說明的那樣，第三電晶體Q3被配置在第一電晶體Q1的附近，受到第一電晶體Q1的熱影響，作為溫度補償用元件發揮功能。伴隨著第一電晶體Q1的溫度上升，第三電晶體Q3的溫度也上升，其結果是，第三電晶體Q3的集極射極間電壓降低，向第二電晶體Q2的基極供給的偏置電壓降低。若向第二電晶體Q2的基極供給的偏置電壓降低，則向第一電晶體Q1的基極供給的偏置電壓以及電流也降低。如此，由第三電晶體Q3構成的溫度補償用元件伴隨著溫度的上升向使對第一電晶體Q1的基極供給的偏置電壓以及電流降低的方向控制第二電晶體Q2。即，作為溫度補償用元件的第三電晶體Q3若伴隨著第一電晶體Q1的溫度上升而集極電流增加，則進行反饋，以抑制集極電流的增加。

圖3是表示構成第一實施例的高頻功率放大器40的半導體晶片50內的各構成要素的平面佈局的圖。在半導體晶片50的上表面確保有形成初級放大電路41、輸出級放大電路42、初級偏置電路46、輸出級偏置電路47等的區域。此外，確保有形成匹配電路、保護電路、外部連接用的端子等的區域。

16個第一電晶體Q1被配置在確保為輸出級放大電路42用的區域內。將複數個第一電晶體Q1分成每組8個的2個組，並與2個組對應地配置有2個第一焊墊51以及2個第一凸塊52。在本說明書中，將第一焊墊51和與其對應的第一凸塊52稱為第一外部連接用導電部件53。在俯視時，複數個第一電晶體Q1配置為與第一外部連接用導電部件53至少部分重疊。在這裡，電晶體在俯視時與特定的部件重疊意味著在俯視時電晶體的集極層、基極層以及射極層中的至少一個層與該特定的部件重疊。另外，“部分重疊”意味著一個部件的至少一部分與另一個部件的至少一部分重疊。例如，在俯視時，複數個第一電晶體Q1配置於第一焊墊51以及第一凸塊52的內側。第一凸塊52經由第一焊墊51與第一電晶體Q1連接。

輸出級偏置電路47的第二電晶體Q2以及第四電晶體Q4配置於確保為輸出級偏置電路47用的區域內。即，第二電晶體Q2以及第四電晶體Q4與第一電晶體Q1分離地配置在不與第一電晶體Q1重疊的位置。輸出級偏置電路47的作為溫度補償用元件發揮功能的第三電晶體Q3不配置於確保為輸出級偏置電路47用的區域，而配置於確保為輸出級放大電路42用的區域內。即，第三電晶體Q3配置於第一電晶體Q1的附近。更具體而言，在第一電晶體Q1的2個組之間，接近第一電晶體Q1來配置。從複數個第一電晶體Q1到第二電晶體Q2為止的重心間的最短距離比從複數個第一電晶體Q1到第三電晶體Q3為止的重心間的最短距離長。

接下來，對從複數個第一電晶體Q1到第二電晶體Q2為止的重心間的最短距離的定義進行說明。第一電晶體Q1以及第二電晶體分別如在後面參照圖4說明的那樣，由包括集極層的至少一部分的集極台面、包括基極層的基極台面、以及包括射極層的射極台面構成。此外，也有採用在俯視時基極台面與集極台面一致的結構的情況。

將在俯視時，從複數個第一電晶體Q1的每一個的射極台面的重心（幾何中心）到第二電晶體Q2的射極台面的重心為止的距離稱為重心間的距離。將從複數個第一電晶體Q1到第二電晶體Q2為止的重心間的距離中的最短的重心間的距離定義為從複數個第一電晶體Q1到第二電晶體Q2為止的重心間的最短距離。從複數個第一電晶體Q1到第三電晶體Q3為止的重心間的最短距離的定義也相同。

第二凸塊56經由第二焊墊55與第二電晶體Q2連接。在本說明書中，將第二焊墊55和與其對應的第二凸塊56稱為第二外部連接用導電部件57。第二外部連接用導電部件57相當於偏置電壓輸入端子Vbat（圖2）。第二電晶體Q2以及第四電晶體Q4配置為在俯視時與第二外部連接用導電部件57至少部分重疊。例如，在俯視時，第二電晶體Q2以及第四電晶體Q4配置於第二焊墊55的內側。

如上述那樣，第一電晶體Q1以及第一焊墊51為在電晶體的正上方配置有焊墊的所謂的元件上焊墊（Pad on Element；POE）結構。同樣地，第二電晶體Q2以及第二焊墊55也為POE結構。構成第一實施例的高頻功率放大器40的半導體晶片50使形成有第一凸塊52以及第二凸塊56的面與模組基板對置來進行倒置構裝。

圖4是第一實施例的高頻功率放大器40（圖1）的第一電晶體Q1以及第二電晶體Q2的剖視圖。在由半絕緣性的GaAs構成的基板60上形成有由n型GaAs構成的層。該層的一部分區域61I藉由離子注入而被絕緣化。將該由n型GaAs構成的層中的未被絕緣化的區域稱為子集極層61。在子集極層61上配置有第一電晶體Q1以及第二電晶體Q2。第一電晶體Q1包括集極層Q1C、基極層Q1B以及射極層Q1E。第二電晶體Q2包括集極層Q2C、基極層Q2B以及射極層Q2E。配置有第一電晶體Q1的子集極層61與配置有第二電晶體Q2的子集極層61藉由被絕緣化的區域61I電分離。集極層Q1C、Q2C由n型GaAs形成，基極層Q1B、Q2B由p型GaAs形成。发射极层Q1E、Q2E由n型InGaP等形成。

集極層Q1C、Q2C分別構成台面狀的集極台面CM，基極層Q1B、Q2B分別構成台面狀的基極台面BM，射極層Q1E、Q2E分別構成台面狀的射極台面EM。在圖4中，示出在俯視時，集極台面CM與基極台面BM一致的情況，但也可以使基極台面BM的下表面比集極台面CM的上表面小，在集極台面CM的上表面與基極台面BM的上表面之間設置階梯差。

配置在子集極層61上的集極電極62經由子集極層61與第一電晶體Q1的集極層歐姆連接。基極電極63以及射極電極64分別與第一電晶體Q1的基極層以及射極層歐姆連接。同樣地，配置在子集極層61上的集極電極65經由子集極層61與第二電晶體Q2的集極層歐姆連接。基極電極66以及射極電極67分別與第二電晶體Q2的基極層以及射極層歐姆連接。

在集極電極62、65上，分別配置有集極佈線72、75。在射極電極64、67上，分別配置有射極佈線74、77。形成有絕緣膜80，以覆蓋這些佈線。此外，在集極電極62、65、射極電極64、67等與這些佈線之間配置有絕緣膜，但在圖4中省略該絕緣膜的記載。

在絕緣膜80上配置有第一焊墊51以及第二焊墊55。第一焊墊51通過設置於絕緣膜80的開口與射極佈線74連接。第二焊墊55通過設置於絕緣膜80的其它開口與集極佈線75連接。在俯視時，第一焊墊51配置為與第一電晶體Q1至少部分重疊，第二焊墊55配置為與第二電晶體Q2至少部分重疊。

在絕緣膜80上配置有保護膜81，以覆蓋第一焊墊51以及第二焊墊55。在保護膜81上形成有使第一焊墊51以及第二焊墊55的上表面的一部分區域分別露出的開口82、86。在開口82內露出的第一焊墊51上配置有第一凸塊52，在開口86內露出的第二焊墊55上配置有第二凸塊56。第一凸塊52以及第二凸塊56分別具有由銅等構成的金屬柱、以及配置於該金屬柱的上表面的焊料層。

接下來，對第一實施例的優異的效果進行說明。 若輸出級放大電路42動作，則第一電晶體Q1（圖2）的溫度上升。若受到第一電晶體Q1的溫度上升的影響而第二電晶體Q2的溫度上升，則第二電晶體Q2的hFE降低，因而對第一電晶體Q1的基極電流的供給能力降低。若對第一電晶體Q1的基極電流的供給能力降低，則無法進行充分的溫度補償控制。特別是，由於在倒置構裝半導體晶片50的情況下散熱路徑限定於凸塊，所以與將半導體晶片50粘合於散熱片的結構相比，熱容易集中於基板60（圖4）。其結果是，第二電晶體Q2容易受到第一電晶體Q1的溫度上升的影響。例如，在將半導體晶片50粘合於散熱片，利用引線鍵合進行連接的情況下，半導體晶片50的發熱位置以外的溫度幾乎為25℃。與此相對，在倒置構裝的情況下，發熱位置以外的半導體晶片50的溫度上升到40℃左右。

在第一實施例中，由於將第二電晶體Q2和第二焊墊55作成POE結構，所以從第二電晶體Q2經由第二焊墊55以及第二凸塊56（圖4）、即第二外部連接用導電部件57的散熱路徑的熱電阻變小。因此，能夠抑制第二電晶體Q2的溫度上升。由此，即使第一電晶體Q1的溫度上升，也能夠抑制第二電晶體Q2的溫度上升。其結果是，能夠抑制對第一電晶體Q1的基極電流的供給能力的降低。

接下來，參照圖5A~圖6的附圖，對為了確認第一實施例的優異的效果而進行的模擬進行說明。對第一電晶體Q1、第二電晶體Q2、第三電晶體Q3以及第四電晶體Q4的位置關係不同、且對第二電晶體Q2是否應用POE結構不同的6個樣本，進行了電－熱解析模擬。

圖5A~圖5F的附圖分別是表示作為模擬對象的樣本的第一電晶體Q1、第二電晶體Q2、第三電晶體Q3以及第四電晶體Q4的佈局、以及第二凸塊56的平面位置關係的圖。

在圖5A~圖5F所示的任意的樣本中，16個第一電晶體Q1在圖中沿著沿縱向延伸的直線排成一列而配置。在對16個第一電晶體Q1從上端朝向下端標注1~16編號時，第1個~第8個第一電晶體Q1、以及第9個~第16個第一電晶體Q1等間距（40μm間距）配置。第8個第一電晶體Q1與第9個第一電晶體Q1的中心間距離比其它第一電晶體Q1的間距大。在第8個第一電晶體Q1與第9個第一電晶體Q1之間配置有第三電晶體Q3。

在圖5A以及圖5D所示的樣本中，第二電晶體Q2配置在使第一電晶體Q1的列向下方延長後的延長線上，第16個（下端）第一電晶體Q1與第二電晶體Q2的中心間距離為31.4μm。第四電晶體Q4配置於從使第一電晶體Q1的列向下方延長後的延長線向左方偏離的位置。下端的第二電晶體Q2與第四電晶體Q4的中心間距離為以等間距排列的第一電晶體Q1的間距的約5倍，具體而言190μm。

圖5B以及圖5E所示的樣本的第四電晶體Q4的位置與圖5A以及圖5B所示的樣本的第四電晶體Q4的位置相同。在圖5B以及圖5E所示的樣本中，第二電晶體Q2配置於第四電晶體Q4的附近。第二電晶體Q2與第四電晶體Q4的中心間距離為22.8μm。即，在圖5B以及圖5E所示的樣本中，與圖5A以及圖5D所示的樣本相比，第二電晶體Q2較遠離第一電晶體Q1來配置。

在圖5C以及圖5F所示的樣本中，與圖5B以及圖5E所示的樣本相比，第二電晶體Q2以及第四電晶體Q4進一步遠離第16個（下端）第一電晶體Q1來配置。圖5C以及圖5F所示的樣本中的從下端的第一電晶體Q1到第二電晶體Q2的距離為圖5B以及圖5E所示的樣本中的該距離的約2倍，具體而言375μm。

在圖5A、圖5B以及圖5C所示的樣本中，第二電晶體Q2不採用POE結構。在圖5D、圖5E以及圖5F所示的樣本中，第二電晶體Q2採用POE結構。即，配置有第二焊墊55，以與第二電晶體Q2重疊。

利用模擬對圖5A~圖5F的樣本的第一電晶體Q1的DC動作進行解析。具體而言，以從輸出級偏置控制端子Vbias2流入的電流為恒定的3.6mA為條件，改變集極射極間電壓Vce，來求出達到熱穩定狀態時的第一電晶體Q1的集極電流。

圖6是表示圖5A~圖5F的附圖所示的樣本的模擬結果的圖。圖6的橫軸以單位“V”表示第一電晶體Q1的集極射極間電壓Vce，縱軸以單位“A”表示16個第一電晶體Q1的合計的集極電流Ice。用圓圈符號和虛線表示圖5A的樣本的模擬結果，用三角符號和虛線表示圖5B的樣本的模擬結果，用四邊符號和虛線表示圖5C的樣本的模擬結果。用圓圈符號和實線表示圖5D的樣本的模擬結果，用三角符號和實線表示圖5E的樣本的模擬結果，用四邊符號和實線表示圖5F的樣本的模擬結果。

對圖5A、圖5B、圖5C的樣本的模擬結果進行比較可知，越使第二電晶體Q2接近第一電晶體Q1，表示集極電流Ice相對於集極射極間電壓Vce的關係的曲線（以下，稱為Vce－Ice曲線。）的斜率越大。Vce－Ice曲線的斜率較大，意味著第一電晶體Q1的動作容易受到發熱的影響。

根據圖5A的樣本與圖5D的樣本的比較、圖5B的樣本與圖5E的樣本的比較、以及圖5C的樣本與圖5F的樣本的比較可知，若第二電晶體Q2採用POE結構，則Vce－Ice曲線的斜率變小。這是因為來自第二電晶體Q2的散熱特性得到改善，抑制第二電晶體Q2的溫度上升。

若對圖5B的樣本、圖5C的樣本、以及圖5E的樣本的模擬結果進行比較，獲得以下的發現。與將第二電晶體Q2遠離第一電晶體Q1相比，在不改變第一電晶體Q1到第二電晶體Q2的距離而使第二電晶體Q2採用POE結構的情況下，減小Vce－Ice曲線的斜率的效果較高。認為這是因為由於在倒置構裝的情況下，熱容易集中於基板，所以即使將第二電晶體Q2遠離第一電晶體Q1，減少第二電晶體Q2受到來自第一電晶體Q1的熱的影響的效果也較低。特別是，在倒置構裝的情況下，藉由對第二電晶體Q2採用POE結構，來抑制第二電晶體Q2的溫度上升的效果提高。

接下來，對第一實施例的變形例進行說明。 在第一實施例中，在分別由8個第一電晶體Q1構成的2個組之間配置有第三電晶體Q3（圖3）。第三電晶體Q3也可以在2個組之間以外，配置於第一電晶體Q1的附近。在這裡，所謂的“附近”意味著第三電晶體Q3受到由第一電晶體Q1的溫度上升引起的熱的影響程度的遠近。

接下來，對將第三電晶體Q3配置於第一電晶體Q1的附近的具體例進行說明。若在俯視時，在第三電晶體Q3與第一電晶體Q1之間配置不與第一電晶體Q1以及第三電晶體Q3的任意一個直接連接的佈線、其它電子元件，則必須根據配置在兩者之間的電子元件、佈線的尺寸來擴大第三電晶體Q3與第一電晶體Q1的間隔。為了使第三電晶體Q3配置於從第一電晶體Q1受到熱的影響程度的遠近，優選為在兩者之間不配置不與第一電晶體Q1以及第三電晶體Q3的任意一個直接連接的佈線、其它電子元件的結構。

例如，優選為在俯視時以最短距離連結第一電晶體Q1與第三電晶體Q3的線段不與未同第一電晶體Q1以及第三電晶體Q3的任意一個直接連接的佈線、其它電子元件交叉的結構。在這裡，在俯視時連結2個電晶體的線段意味著連結一個電晶體的集極層、基極層以及射極層的任意一個與另一個電晶體的集極層、基極層以及射極層的任意一個的線段。

在俯視時以最短距離連結第一電晶體Q1與第三電晶體Q3的線段並不限於1根。例如，在第一電晶體Q1以及第三電晶體Q3的俯視時的形狀為長方形，2個長方形的邊彼此平行配置且相互對置的情況下，在俯視時以最短距離連結兩者的線段存在無數條。

在第一實施例中，作為溫度補償用元件使用第三電晶體Q3（圖2、圖3），但也可以代替第三電晶體Q3而使用第四電晶體Q4來作為溫度補償用元件。此時，將第四電晶體Q4接近第一電晶體Q1來配置，並將第三電晶體Q3遠離第一電晶體Q1來配置即可。另外，也可以使用第三電晶體Q3以及第四電晶體Q4雙方來作為溫度補償用元件。此時，將第三電晶體Q3以及第四電晶體Q4雙方接近第一電晶體Q1來配置即可。

可以對被用作溫度補償用元件的第三電晶體Q3以外的輸出級偏置電路47的電路元件（偏置元件）採用POE結構。即，可以對第四電晶體Q4、旁路電容C1、電阻R3採用POE結構。由此，能夠抑制这些偏置元件的温度上升。其結果是，輸出級偏置電路47難以受到第一電晶體Q1的發熱的影響，能夠獲得動作穩定的效果。也可以採用將輸出級偏置電路47的這些偏置元件配置為在俯視時與第二焊墊55部分重疊的POE結構。

在第一實施例中，作為第一電晶體Q1，使用了GaAs／InGaP系的異質接面雙極電晶體，但也可以使用由其它化合物半導體構成的異質接面雙極電晶體。

在第一實施例中，第一焊墊51和第一凸塊52構成第一外部連接用導電部件53，第二焊墊55和第二凸塊56構成第二外部連接用導電部件57。也可以不配置第一焊墊51，而僅由第一凸塊52構成第一外部連接用導電部件53。同樣地，也可以不配置第二焊墊55，而僅由第二凸塊56構成第二外部連接用導電部件57。

接下來，參照圖7對第一實施例的另一變形例進行說明。 圖7是表示構成本變形例的高頻功率放大器40的半導體晶片50內的各構成要素的平面佈局的圖。在第一實施例（圖3）中，在俯視時，複數個第一電晶體Q1被包含於第一外部連接用導電部件53。與此相對，在本變形例中，在俯視時，複數個第一電晶體Q1的各自的一部分突出到第一外部連接用導電部件53的外側。也可以如此將第一外部連接用導電部件53配置為在俯視時與複數個第一電晶體Q1部分重疊。

在第一實施例中，將與第一電晶體Q1的射極連接的第一外部連接用導電部件53（圖3）配置為在俯視時與第一電晶體Q1重疊，但也可以使與第一電晶體Q1的集極連接的外部連接用導電部件在俯視時與第一電晶體Q1重疊。

在第一實施例中，作為第一電晶體Q1使用異質接面雙極電晶體，但也可以使用場效應電晶體。在該情況下，可以將第一外部連接用導電部件53與第一電晶體Q1的汲極連接。第二電晶體Q2可以對第一電晶體Q1的閘極給予偏置電壓。

也可以將與作為場效應電晶體的第一電晶體Q1的源極連接的外部連接用導電部件配置為在俯視時與第一電晶體Q1重疊。

［第二實施例］ 接下來，參照圖8對第二實施例的高頻功率放大器進行說明。以下，對與第一實施例的高頻功率放大器（圖1、圖2、圖3、圖4）共用的結構省略說明。

圖8是第二實施例的高頻功率放大器的輸出級放大電路42以及輸出級偏置電路47的等效電路圖。在第二實施例中，在偏置電壓輸入端子Vbat與第二電晶體Q2的集極之間插入有電阻R4。第二電晶體Q2的射極經由電阻R5與第三電晶體Q3的基極連接。從第二電晶體Q2向第一電晶體Q1以及第三電晶體Q3供給基極偏置電壓。在第三電晶體Q3的基極與集極之間插入有電容C2。

並且，第四電晶體Q4的集極經由電阻R6以及電阻R3與輸出級偏置控制端子Vbias2連接。並且，第三電晶體Q3的集極以及第四電晶體Q4的射極經由電阻R7以及電阻R3與輸出級偏置控制端子Vbias2連接。

在第二實施例中，也是第三電晶體Q3作為溫度補償用元件發揮功能。因此，與第一實施例相同，第三電晶體Q3配置於第一電晶體Q1的附近。另外，與第一實施例相同，遠離第一電晶體Q1配置第二電晶體Q2，第二電晶體Q2採用POE結構。藉由設為這樣的配置，在第二實施例中也能夠獲得與第一實施例相同的優異的效果。

［第三實施例］ 接下來，參照圖9對第三實施例的高頻功率放大器進行說明。以下，對與第二實施例的高頻功率放大器（圖8）共用的結構省略說明。

圖9是第三實施例的高頻功率放大器的輸出級放大電路42以及輸出級偏置電路47的等效電路圖。第三實施例的輸出級偏置電路47與從第二實施例的輸出級偏置電路47中除去第四電晶體Q4（圖8）後的結構相同。在第三實施例中，也是第三電晶體Q3作為溫度補償用元件發揮功能。在第三實施例中，也能夠獲得與第二實施例相同的優異的效果。

接下來，參照圖10A~圖12的附圖對第三實施例的變形例的高頻功率放大器的輸出級偏置電路47進行說明。

圖10A~圖10C的各附圖、圖11A~圖11C的各附圖、以及圖12分別是第三實施例的變形例的高頻功率放大器的輸出級偏置電路47的等效電路圖。

圖10A~圖10C的各附圖、圖11A~圖11C的各附圖所示的變形例的輸出級偏置電路47與第一實施例、第二實施例以及第三實施例相同地，包括作為對第一電晶體Q1（圖2）的基極給予偏置電壓的射極跟隨器電晶體發揮功能的第二電晶體Q2。進而包括作為溫度補償用元件發揮功能的第三電晶體Q3。

圖12所示的變形例的輸出級偏置電路47為輸出級放大電路42的放大用電晶體使用場效應電晶體（FET）的情況下的偏置電路。本變形例的輸出級偏置電路47包括作為FET的第二電晶體Q2、以及作為雙極電晶體的第三電晶體Q3。第二電晶體Q2作為對輸出級放大電路42的FET的閘極給予偏置電壓的源極跟隨器電晶體發揮功能。第三電晶體Q3作為溫度補償用元件發揮功能。

［第四實施例］ 接下來，參照圖13對第四實施例的功率放大模組進行說明。以下，對與第一實施例的高頻功率放大器（圖1、圖2、圖3、圖4）共用的結構省略說明。

圖13是第四實施例的功率放大模組的剖視圖。第四實施例的功率放大模組具有模組基板90以及半導體晶片50。作為半導體晶片50，使用第一實施例至第三實施例的任意實施例的高頻功率放大器的半導體晶片50。半導體晶片50倒置構裝於模組基板90。模組基板90具有由介電質材料構成的介電質部分。

在模組基板90的一個面設置有第一焊盤91以及第二焊盤92，在另一個面設置有第三焊盤99以及第四焊盤100。第一焊盤91以及第二焊盤92分別與半導體晶片50的第一凸塊52以及第二凸塊56對置。第一凸塊52與第一焊盤91藉由焊料111機械及電連接。第二凸塊56與第二焊盤92藉由焊料112機械及電連接。第三焊盤99以及第四焊盤100是用於構裝於母板等的部件。

在模組基板90的介電質部分的內層，配置有第一導體圖案93以及第二導體圖案94。第一焊盤91與第一導體圖案93利用複數個通孔導體95連接，第一導體圖案93與第三焊盤99利用複數個通孔導體96連接。同樣地，第二焊盤92與第二導體圖案94利用複數個通孔導體97連接，第二導體圖案94與第四焊盤100利用複數個通孔導體98連接。

在半導體晶片50的第一電晶體Q1（圖3、圖4）產生的熱經由第一凸塊52、焊料111、第一焊盤91、通孔導體95、第一導體圖案93、通孔導體96以及第三焊盤99傳遞至母板等。在半導體晶片50的第二電晶體Q2（圖3、圖4）產生的熱經由第二凸塊56、焊料112、第二焊盤92、通孔導體97、第二導體圖案94、通孔導體98以及第四焊盤100傳遞至母板等。通孔導體95、96、97、98、第一導體圖案93以及第二導體圖案94成為用於從半導體晶片50進行散熱的熱流路徑。因此，通孔導體95、96、97、98、第一導體圖案93以及第二導體圖案94能夠稱為散熱用圖案。

為了使這些散熱用圖案作為熱流路徑發揮功能，優選確保充分的流路剖面積。例如，優選在俯視時，第一導體圖案93具有內包第一焊盤91的大小以及形狀，第二導體圖案94具有內包第二焊盤92的大小以及形狀。這裡所說的“具有內包的大小以及形狀”不意味著在俯視時在內包於第一導體圖案93的位置配置第一焊盤91。在能夠藉由沿面內方向平行移動第一焊盤91來使第一焊盤91內包於第一導體圖案93的情況下，也可以說第一導體圖案93具有內包第一焊盤91的大小以及形狀。

另外，為了增大一個焊盤與內層的導體圖案之間的熱流路徑的流路剖面，優選配置複數個通孔導體以連接兩者。在為了連接一個焊盤與一個內層的導體圖案而配置有複數個通孔導體的情況下，能夠將這些通孔導體稱為散熱用圖案。

接下來，對第四實施例的變形例進行說明。在第四實施例（圖13）中，在通孔導體95與通孔導體96之間配置有第一導體圖案93，但也可以不配置第一導體圖案93，而將通孔導體95延伸到第三焊盤99。在該結構中，第一焊盤91與第三焊盤99藉由複數個通孔導體95連接。

也可以將第四實施例的功率放大模組與天線元件、雙工器等組合來構成通信裝置。

上述的各實施例是例示，當然能夠進行在不同的實施例中示出的結構的局部置換或者組合。對於由複數個實施例的相同的結構起到的相同的作用效果，不在每個實施例中依次提及。並且，本發明並不局限於上述的實施例。例如，對於發明所屬技術領域中具有通常知識者來說，能夠進行各種變更、改進、組合等是顯而易見的。

40:高頻功率放大電路 41:初級放大電路 42:輸出級放大電路 43:輸入匹配電路 44:級間匹配電路 45:輸出匹配電路 46:初級偏置電路 47:輸出級偏置電路 48、49:電感器 50:半導體晶片 51:第一焊墊 52:第一凸塊 53:第一外部連接用導電部件 55:第二焊墊 56:第二凸塊 57:第二外部連接用導電部件 60:基板 61:子集極層 61I:被絕緣化的區域 62:集極電極 63:基極電極 64:射極電極 65:集極電極 66:基極電極 67:射極電極 72:集極佈線 74:射極佈線 75:集極佈線 77:射極佈線 80:絕緣膜 81:保護膜 82、86:開口 90:模組基板 91:第一焊盤 92:第二焊盤 93:第一導體圖案 94:第二導體圖案 95、96、97、98:通孔導體 99:第三焊盤 100:第四焊盤 111、112:焊料 BM:基極台面 C0:DC截止電容 C1:旁路電容 C2:電容 CM:集極台面 EM:射極台面 Q1:第一電晶體（放大用電晶體） Q1B:基極層 Q1C:集極層 Q1E:射極層 Q2:第二電晶體（驅動用電晶體） Q2B:基極層 Q3C:集極層 Q4E:射極層 Q3:第三電晶體（溫度補償用元件） Q4:第四電晶體 R1:基極鎮流電阻 R2、R3、R4、R5、R6、R7:電阻 RFin:高頻訊號輸入端子 RFout:高頻訊號輸出端子 S1:溫度特性補償電路 Vbat:偏置電壓輸入端子 Vbias1:初級偏置控制端子 Vbias2:輸出級偏置控制端子 Vcc1:初級放大電路用電源電壓供給端子 Vcc2:輸出級放大電路用電源電壓供給端子

圖1是第一實施例的高頻功率放大器的方塊圖。 圖2是輸出級放大電路以及輸出級偏置電路（圖1）的等效電路圖。 圖3是表示第一實施例的高頻功率放大器的複數個構成要素的半導體晶片上的平面佈局的圖。 圖4是第一實施例的高頻功率放大器（圖1）的第一電晶體Q1以及第二電晶體Q2的剖視圖。 圖5A~圖5F的附圖是分別表示作為模擬對象的樣本的第一電晶體Q1、第二電晶體Q2、第三電晶體Q3以及第四電晶體Q4的佈局、以及第二焊墊的平面位置關係的圖。 圖6是表示圖5A~圖5F的附圖所示的樣本的模擬結果的圖。 圖7是表示第一實施例的變形例的高頻功率放大器的複數個構成要素的半導體晶片上的平面佈局的圖。 圖8是第二實施例的高頻功率放大器的輸出級放大電路以及輸出級偏置電路的等效電路圖。 圖9是第三實施例的高頻功率放大器的輸出級放大電路以及輸出級偏置電路的等效電路圖。 圖10A、圖10B以及圖10C是第三實施例的變形例的高頻功率放大器的輸出級放大電路以及輸出級偏置電路的等效電路圖。 圖11A、圖11B、以及圖11C是第三實施例的另一變形例的高頻功率放大器的輸出級放大電路以及輸出級偏置電路的等效電路圖。 圖12是第三實施例的又一變形例的高頻功率放大器的輸出級放大電路以及輸出級偏置電路的等效電路圖。 圖13是第四實施例的高頻功率放大器的剖視圖。

41:初級放大電路

42:輸出級放大電路

46:初級偏置電路

47:輸出級偏置電路

50:半導體晶片

51:第一焊墊

52:第一凸塊

53:第一外部連接用導電部件

55:第二焊墊

56:第二凸塊

57:第二外部連接用導電部件

Q1:第一電晶體(放大用電晶體)

Q2:第二電晶體(驅動用電晶體)

Q3:第三電晶體(溫度補償用元件)

Q4:第四電晶體

Claims (14)

1. 一種高頻功率放大器，具有半導體晶片，前述半導體晶片包括：至少一個第一電晶體，放大高頻訊號；第一外部連接用導電部件，與前述第一電晶體連接；偏置電路，包括對前述第一電晶體給予偏置電壓的第二電晶體；以及第二外部連接用導電部件，與前述第二電晶體連接，在俯視時，前述第二外部連接用導電部件與前述第二電晶體至少部分重疊，前述第二外部連接用導電部件為凸塊。
2. 如請求項1所述之高頻功率放大器，其中，前述偏置電路進而包括溫度補償用元件，前述溫度補償用元件伴隨著溫度的上升向使對前述第一電晶體給予的偏置電壓降低的方向控制前述第二電晶體，從前述第一電晶體到前述第二電晶體的最短距離比從前述第一電晶體到前述溫度補償用元件的最短距離長。
3. 如請求項2所述之高頻功率放大器，其中，除了前述第二電晶體以及前述溫度補償用元件以外，前述偏置電路進而包括偏置元件，前述偏置元件是電阻、電容以及電晶體中的至少一個，在俯視時，前述偏置元件不與前述第一外部連接用導電部件重疊，而與前述第二外部連接用導電部件或者其它的外部連接用的導電部件重疊。
4. 如請求項2或3所述之高頻功率放大器，其中，在前述半導體晶片配置複數個前述至少一個第一電晶體，前述複數個第一電晶體被分為至少2個組，對前述至少2個組分別設置前述第一外部連接用導電部件，前述溫度補償用元件配置在一個組的第一電晶體與另一個組的第一電晶體之間。
5. 如請求項1~3中任一項所述之高頻功率放大器，其中，前述第一電晶體為異質接面雙極電晶體，前述第一外部連接用導電部件與前述第一電晶體的射極或者集極連接，前述第二電晶體對前述第一電晶體的基極或者集極給予電壓。
6. 如請求項1~3中任一項所述之高頻功率放大器，其中，前述第一電晶體為場效應電晶體，前述第一外部連接用導電部件與前述第一電晶體的汲極或者源極連接，前述第二電晶體對前述第一電晶體的閘極或者汲極給予電壓。
7. 如請求項1~3中任一項所述之高頻功率放大器，其中，在俯視時，前述第一電晶體被包含於前述第一外部連接用導電部件。
8. 一種功率放大模組，具有：半導體晶片；以及模組基板，構裝有前述半導體晶片，前述半導體晶片包括：至少一個第一電晶體，放大高頻訊號；第一外部連接用導電部件，與前述第一電晶體連接；偏置電路，包括對前述第一電晶體給予偏置電壓的第二電晶體；以及第二外部連接用導電部件，與前述第二電晶體連接，在俯視時，前述第二外部連接用導電部件與前述第二電晶體至少部分重疊，前述模組基板具有：介電質部分，由介電質材料形成；第一焊盤和第二焊盤，分別與前述第一外部連接用導電部件和前述第二外部連接用導電部件對置，且分別與前述第一外部連接用導電部件和前述第二外部連接用導電部件連接；以及 導體圖案，配置於前述介電質部分的內層並與前述第二焊盤連接，具有在俯視時內包前述第二焊盤的大小以及形狀。
9. 如請求項8所述之功率放大模組，其中，前述偏置電路進而包括溫度補償用元件，前述溫度補償用元件伴隨著溫度的上升向使對前述第一電晶體給予的偏置電壓降低的方向控制前述第二電晶體，從前述第一電晶體到前述第二電晶體的最短距離比從前述第一電晶體到前述溫度補償用元件的最短距離長。
10. 如請求項9所述之功率放大模組，其中，除了前述第二電晶體以及前述溫度補償用元件以外，前述偏置電路進而包括偏置元件，前述偏置元件是電阻、電容以及電晶體中的至少一個，在俯視時，前述偏置元件不與前述第一外部連接用導電部件重疊，而與前述第二外部連接用導電部件或者其它的外部連接用的導電部件重疊。
11. 如請求項9或10所述之功率放大模組，其中，在前述半導體晶片配置複數個前述至少一個第一電晶體，前述複數個第一電晶體被分為至少2個組，對前述至少2個組分別設置前述第一外部連接用導電部件，前述溫度補償用元件配置在一個組的第一電晶體與另一個組的第一電晶體之間。
12. 如請求項8~10中任一項所述之功率放大模組，其中，前述第一電晶體為異質接面雙極電晶體，前述第一外部連接用導電部件與前述第一電晶體的射極或者集極連接，前述第二電晶體對前述第一電晶體的基極或者集極給予電壓。
13. 如請求項8~10中任一項所述之功率放大模組，其中，前述第一電晶體為場效應電晶體，前述第一外部連接用導電部件與前述第 一電晶體的汲極或者源極連接，前述第二電晶體對前述第一電晶體的閘極或者汲極給予電壓。
14. 如請求項8~10中任一項所述之功率放大模組，其中，在俯視時，前述第一電晶體被包含於前述第一外部連接用導電部件。

Images