WO2017169858A1 - 多層回路基板 - Google Patents

多層回路基板 Download PDF

Info

Publication number
WO2017169858A1
WO2017169858A1 PCT/JP2017/010751 JP2017010751W WO2017169858A1 WO 2017169858 A1 WO2017169858 A1 WO 2017169858A1 JP 2017010751 W JP2017010751 W JP 2017010751W WO 2017169858 A1 WO2017169858 A1 WO 2017169858A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
wiring layer
pad
multilayer circuit
vias
Prior art date
Application number
PCT/JP2017/010751
Other languages
English (en)
French (fr)
Inventor
潔 岡
真吾 木田
尚己 渥美
佐藤 満
Original Assignee
Fdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fdk株式会社 filed Critical Fdk株式会社
Priority to US16/089,033 priority Critical patent/US20190132952A1/en
Priority to CN201780021638.5A priority patent/CN108886873A/zh
Priority to KR1020187031613A priority patent/KR20180128048A/ko
Publication of WO2017169858A1 publication Critical patent/WO2017169858A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/7005Guiding, mounting, polarizing or locking means; Extractors
    • H01R12/7011Locking or fixing a connector to a PCB
    • H01R12/707Soldering or welding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • H01R12/51Fixed connections for rigid printed circuits or like structures
    • H01R12/55Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02Soldered or welded connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/1075Shape details
    • H05K2201/1081Special cross-section of a lead; Different cross-sections of different leads; Matching cross-section, e.g. matched to a land
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a multilayer circuit board, and more particularly to a multilayer circuit board on which a connector is mounted.
  • Electronic devices include various types of multilayer circuit boards. Some of such multilayer circuit boards are mounted with connectors used for connection with other electronic devices.
  • the connector includes a housing for receiving a socket of the counterpart electronic device, a contact pin disposed in the housing, and a signal terminal connected to the contact pin and protruding from a predetermined position of the housing. This signal terminal is soldered to a signal terminal pad provided on the circuit board. The signal terminal pad is connected to a predetermined circuit pattern. For this reason, one electronic device and the other electronic device are electrically connected by inserting a socket in the housing.
  • the connector when the socket is inserted into and removed from the housing of the connector with a relatively large force, or when the socket is connected to the housing and twisted in a direction different from the direction of insertion and removal, the connector has a circuit board. Stress is applied in the direction to be peeled off. As described above, when stress is applied in the direction in which the connector is peeled off from the circuit board, the stress is concentrated on the joint between the signal terminal and the signal terminal pad, and the joint is peeled off to cause a joint failure. There is.
  • the reinforcing tab as typified by Patent Document 1 requires a large mounting space, which hinders downsizing of the electronic module. Therefore, such a reinforcing tab is not suitable for reinforcing a small connector.
  • a fixing leg terminal extending from a housing is fixed by soldering to a leg terminal pad provided on a circuit board. Therefore, measures are taken to increase the amount of solder in order to increase the strength of the joint.
  • leg terminal and the leg terminal pad are not separated, but the leg terminal pad may be detached from the circuit board. Accordingly, the signal terminal pad is also removed from the circuit board. Peeling and poor bonding occur.
  • solder resist layer is overlapped on the periphery of the leg terminal pad and the signal terminal pad to prevent peeling of these pads.
  • the application of the reinforcing resin as described above must be performed on a predetermined range after the soldering is completed, which increases the number of work steps. Also, applying the reinforcing resin to the fine parts is a cumbersome operation and takes time and effort. Furthermore, the material cost of the reinforcing resin also increases. For this reason, it is desired to omit the reinforcing measure for applying the reinforcing resin because it causes a decrease in manufacturing efficiency of the multilayer circuit board and an increase in manufacturing cost.
  • the present invention has been made based on the above circumstances, and the object of the present invention is to prevent the pad from peeling without applying a reinforcing resin, thereby reducing the manufacturing cost. It is an object of the present invention to provide a multilayer circuit board capable of achieving the above.
  • a surface wiring layer located on the most surface side among the plurality of wiring layers.
  • a via is provided in a predetermined range across the outline of the opening in the lower portion of the pad, and the via is an internal wiring located inside the multilayer circuit board in the wiring layer.
  • a multilayer circuit board is provided connecting the layers and the pads.
  • a plurality of the vias are provided along the contour line.
  • the internal wiring layer in the same layer among the internal wiring layers is connected to two or more vias among the plurality of vias.
  • the opening has a rectangular shape in plan view, and the via is provided in each of a corner portion and a side portion in the rectangular shape.
  • the via extends to a back surface wiring layer located on the most back surface side of the wiring layer and connects the pad, the internal wiring layer, and the back surface wiring layer.
  • a solder joint is formed on the pad, and the tip of the solder joint is positioned at the contour line of the opening in the solder resist layer.
  • the stress tends to concentrate on the tip of the solder joint, that is, the contour line of the opening in the solder resist layer.
  • a via is provided in a predetermined range across the outline of the opening in the lower part of the pad, and the via connects the pad and the internal wiring layer. For this reason, there is a via connected to the internal wiring layer in a portion where stress is likely to concentrate, so that the via exhibits an anchor effect, and the pad can be sufficiently peeled off without applying a reinforcing resin. Can be prevented.
  • FIG. 3 is a sectional view taken along line III-III in FIG. 2.
  • FIG. 4 is a sectional view taken along line IV-IV in FIG. 2. It is sectional drawing corresponding to FIG. 3 in the multilayer circuit board of 2nd Embodiment. It is sectional drawing corresponding to FIG. 4 in the multilayer circuit board of 2nd Embodiment.
  • the multi-layer circuit board 1 is a multi-layer circuit board in which a large number of wiring layers are overlapped via an insulating layer. Various electronic components and connectors are mounted at predetermined positions on the multilayer circuit board.
  • the connector 10 includes a housing 14 having an insertion port 12 into which a socket (not shown) of another electronic component is inserted, and both side walls 16 of the housing 14.
  • a leg terminal 18 disposed and a signal terminal 22 projecting from a rear wall 20 of the housing 14 located on the opposite side of the insertion port 12 are included.
  • the connector 10 is mounted by soldering the leg terminals 18 and the signal terminals 22 to predetermined positions on the surface of the multilayer circuit board 1.
  • the leg terminal pad 24 to which the leg terminal 18 of the connector 10 is joined and the signal terminal 22 of the connector 10 are joined at the portion where the connector 10 is mounted on the surface of the multilayer circuit board 1.
  • a signal terminal pad 26 is provided.
  • the leg terminal pads 24 and the signal terminal pads 26 are processed into predetermined shapes on the surface wiring layer 30 provided on the surface-side insulating layer 28 located on the outermost surface side of the multilayer circuit board 1. Is formed.
  • the surface wiring layer 30 also forms a wiring pattern 34 having a predetermined shape.
  • a solder resist layer 32 is provided in a portion where contact with solder should be avoided.
  • the leg terminal pad 24 and the signal terminal pad 26 described above must be in contact with the solder to form a solder joint portion, so that the leg terminal pad 24 and the signal terminal pad 26 are formed on the leg terminal pad 24 and the signal terminal pad 26.
  • the solder resist layer 32 is not provided, and these pads are partially exposed.
  • the leg terminal pads 24 are located at predetermined positions where the leg terminals 18 disposed on the both side walls 16 of the housing 14 are positioned when the connector 10 is set at the mounting location 36. Is provided.
  • the leg terminal pad 24 has a rectangular shape in plan view, and a range (hereinafter, referred to as an outer peripheral edge portion 40) that extends inward from the outer peripheral edge 38 by a predetermined length is covered with the solder resist layer 32. .
  • a portion excluding the outer peripheral edge portion 40 that is, a portion not covered with the solder resist layer 32 is exposed.
  • a portion overlapping the outer peripheral edge portion 40 of the leg terminal pad 24 is defined as an overlap portion 44, and a portion where the leg terminal pad 24 is exposed is an opening (hereinafter referred to as a leg portion).
  • Terminal opening 46 The leg terminal opening 46 has a rectangular outline which is obtained by reducing the outline shape of the leg terminal pad 24.
  • leg terminal vias 48 are provided in a predetermined range across the contour line of the leg terminal opening 46 of the solder resist layer 32 at the lower portion of the leg terminal pad 24.
  • a leg terminal via 48 is provided along the rectangular outline of the leg terminal opening 46. More specifically, for each leg terminal pad 24, one short edge of the rectangular contour line, one at each of the four corners of the rectangular contour line and two at the long side 50 of the rectangular contour line. A total of ten leg terminal vias 48 are provided in each of the portions 52.
  • the leg terminal via 48 reaches the first internal wiring layer 54 which is the second wiring layer.
  • the first internal wiring layer 54 and the leg terminal pad 24 are connected to each other.
  • reference numeral 80 is a central insulating layer
  • reference numeral 82 is a second internal wiring layer which is a third wiring layer
  • reference numeral 84 is a back surface side insulating layer
  • reference numeral 86 is a back surface wiring layer.
  • Reference numeral 88 denotes a back side solder resist layer. The same applies to FIGS. 4 to 6 described later.
  • the signal terminal pads 26 are located at predetermined positions where the signal terminals 22 protruding from the rear wall 20 of the housing 14 are positioned when the connector 10 is set at the mounting location 36. Is provided.
  • the signal terminal pad 26 is formed by processing a part of the wiring pattern 34 of the surface wiring layer 30 to be wide, and the shape in plan view is rectangular.
  • a portion (hereinafter, referred to as a widened portion 56) that is wider than the width of the wiring pattern 34 is covered with the solder resist layer 32, and a portion having the same width as the wiring pattern 34 is Exposed. That is, in the solder resist layer 32 where the respective signal terminal pads 26 exist, rectangular openings (hereinafter referred to as signal terminal openings 60) are provided as is apparent from FIG.
  • vias are provided in a predetermined range across the contour line of the signal terminal opening 60 of the solder resist layer 32 below the signal terminal pads 26.
  • a signal terminal via 62 is provided in the short side 64 portion of the rectangular outline of the signal terminal opening 60. More specifically, a total of two signal terminal vias 62 are provided for each signal terminal pad 26, one for each short side 64 portion of the rectangular outline. If there is a margin between the signal terminals, the pattern width of the signal terminal is widened, the signal terminal via 62 is provided in the long side portion of the signal terminal opening 60, and the solder resist is also provided on the long side of the signal terminal. It does not matter as a mode of covering.
  • the signal terminal via 62 reaches the first internal wiring layer 54 which is the second wiring layer.
  • the first internal wiring layer 54 and the signal terminal pad 26 are connected.
  • the multilayer circuit board 1 as described above can be manufactured by a manufacturing method for manufacturing a multilayer circuit board conventionally used, such as a build-up method.
  • the surface wiring layer 30, the first internal wiring layer 54, the solder resist layer 30, each insulating layer, the leg terminal pad 24, the signal terminal pad 26, and the leg terminal so as to have the positional relationship as described above.
  • a via 48 and a signal terminal via 62 are provided.
  • the method of forming the leg terminal via 48 and the signal terminal via 62 is not particularly limited, and is formed by a generally used method.
  • the inside of each via is preferably a filled via filled with copper plating.
  • Various electronic components and connectors 10 are mounted on the multilayer circuit board 1 including the leg terminal vias 48 and the signal terminal vias 62 by soldering.
  • the soldered connector 10 has the leg terminals 18 joined to the leg terminal pads 24 via the solder joints 70, and the signal terminals 22 to the signal terminal pads 26. Joined via the solder joint 72.
  • the user repeatedly inserts and removes the socket with respect to the connector 10, and repeatedly applies a large stress to the connector 10 in the directions of arrows A and B shown in FIG.
  • a large stress is applied in a direction different from the normal insertion / removal direction as in the direction, the stress tends to concentrate on the tip portions of the solder joints 70 and 72, that is, the tip portions of the solder fillets.
  • the tip of the solder fillet extends to the contour line of the opening of the solder resist layer 32 (the leg terminal opening 46 and the signal terminal opening 60). The part is positioned.
  • the vicinity of the outline of the opening of the solder resist layer 32 in the pads is easily subjected to stress, and is easily peeled off from such a portion.
  • the leg terminal via 48 and the signal terminal via 62 exist below the contour line of the opening of the solder resist layer 32, and these vias are present.
  • the pads (leg terminal pad 24, signal terminal pad 26) and the first internal wiring layer 54 are connected. Since these vias exhibit an anchor effect, even if stress is applied to the pad portion, it is possible to effectively prevent the pad from being peeled off. Therefore, reinforcement by the reinforcing resin can be omitted.
  • the leg terminal via 90 and the signal terminal via 92 As the leg terminal via 90 and the signal terminal via 92, the first internal wiring layer 54, the first internal wiring layer 54, and the signal terminal via 92 are formed. 2 The same as in the first embodiment except that through vias extending to the internal wiring layer 82 and the back wiring layer 86 are used.
  • the formation of the through via is not particularly limited, and can be formed by a general forming method.
  • the inside of the through via is filled with resin 94. That is, the leg terminal via 90 and the signal terminal via 92 are hole-filling through vias.
  • the vias positioned below the leg terminal pads 24 and the signal terminal pads 26 are not only the first internal wiring layer 54 but also the second internal wiring layer 82 and Since it reaches the back surface wiring layer 86 on the back surface side and is connected to these layers, an anchor effect stronger than that of the first embodiment can be obtained. For this reason, when a stress is applied to the connector 10, it is possible to further suppress the occurrence of a problem that the pad is peeled off.
  • the first internal wiring layer 54 and the second internal wiring layer 82 are connected to the signal terminal via 92R on the right side in FIG. 6 and the left side in FIG. It is divided between the signal terminal via 92L.
  • the first internal wiring layer 54 and the second internal wiring layer 82 are provided with a leg terminal via 90R on the right side in FIG. The terminal via 90L is connected.
  • connection mode can increase the area of the internal wiring layer connected to the via in contact with the insulating layer. Therefore, the internal wiring layer connected to the via can be more resistant to the stress applied in the direction in which the pad is peeled off, that is, the direction in which the via is pulled out, in the connection mode than in the division mode. This is preferable because the anchor effect is more exhibited.
  • connection mode it is more preferable to dispose the internal wiring layer at the shortest distance between two or more vias. This is because connecting vias at the shortest distance increases the integrity of vias and further enhances the anchor effect.
  • connection mode is not limited to the through via, and the connection mode is not penetrated to the backside wiring layer, as compared to the split mode.
  • connection mode is not penetrated to the backside wiring layer, as compared to the split mode.
  • vias that extend only to an internal wiring layer in the middle.
  • the present invention is not limited to the above-described embodiment, and various modifications can be made.
  • the formation position and the number of vias can be set arbitrarily.
  • a wiring layer connected to the via can be arbitrarily selected.
  • the shape of the pad is not limited to a rectangle, and can be arbitrarily selected from a polygon, a circle, an ellipse, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

多層回路基板(1)は,複数の配線層が絶縁層を介して積層されてなる多層回路基板であって,表面側絶縁層(28)に形成されている表面配線層(30)を覆うソルダレジスト層(32)を備え,表面配線層(30)は,コネクター(10)の脚端子(18)が接合される脚端子用パッド(24)を含み,ソルダレジスト層(32)は,脚端子用パッド(24)の⼀部を露出させている脚端子用開口部(46)を有し,脚端子用パッド(24)の下部における脚端子用開口部(46)の輪郭線を跨ぐ所定範囲に脚端子用ビア(48)が設けられており,脚端子用ビア(48)は,第1内部配線層(54)と脚端子用パッド(24)とを接続している。

Description

多層回路基板
 本発明は、多層回路基板に関し、詳しくは、コネクターが実装される多層回路基板に関する。
 電子機器には、各種の多層回路基板が含まれている。このような多層回路基板には、他の電子機器等との接続に用いられるコネクターが実装されるものがある。コネクターは、相手側の電子機器のソケットを受け入れるハウジングと、ハウジング内に配設されたコンタクトピンと、コンタクトピンに接続されておりハウジングの所定位置から突出している信号端子とを有している。この信号端子は、回路基板上に設けられた信号端子用パッドに半田付けされている。そして、信号端子用パッドは、所定の回路パターンに接続されている。このため、ハウジングにソケットが挿し込まれることにより、一方の電子機器と他方の電子機器とが電気的に接続される。
 ところで、コネクターのハウジングに対してソケットの抜き挿しを比較的大きな力で行う、あるいは、ソケットがハウジングに接続された状態で抜き挿しの方向とは異なる方向にひねられると、コネクターには、回路基板から引き剥がされる方向に応力が加わる。このように、コネクターが回路基板から引き剥がされる方向に応力が加わると、信号端子と信号端子用パッドとの接合部に応力が集中し、斯かる接合部が剥離して、接合不良を起こす場合がある。
 このような接合不良の発生を抑制するために、応力が加えられてもハウジングが回路基板に対して引き剥がされないようにして、接合部に応力が集中することを回避するための対策が種々検討されている。このような対策の一つとして、特許文献1に示されているような補強タブを用いてハウジングを固定することが知られている。この特許文献1の補強タブによれば、外部からの大きな応力が加えられても、コネクターのハウジングが回路基板に対して引き剥がされることを抑え、接合不良の発生を抑制することができる。
 ところで、近年は、電子機器の小型化が求められており、多層回路基板に搭載されるコネクターにおいても小型化が進められている。このような小型化が進められているコネクター(以下、小型コネクターという)としては、USBコネクターやマイクロUSBコネクターといったものが開発されている。
 このような小型コネクターにおいても、上記したような外部応力の付加にともなう接合不良の発生を抑制する必要がある。
 しかしながら、特許文献1に代表されるような補強タブは、大きな実装スペースを要するため、電子モジュールの小型化を阻害する。よって、小型コネクターの補強には斯かる補強タブは向いていない。
 通常、小型コネクターにおいては、ハウジングから延びる固定用の脚端子が、回路基板上に設けられた脚端子用パッドに半田付けされることにより固定されている。そこで、接合部の強度を高めるために、半田の量を増やす対策が採られている。
特開2006-048971号公報
 半田の量を増やして半田接合部の強度を高めると、脚端子と脚端子用パッドとは分離し難くなる。しかしながら、コネクターに外部から応力が加わると、脚端子と脚端子用パッドとは分離しないものの、脚端子用パッドが回路基板から外れてしまうことがあり、それにともない、信号端子用パッドも回路基板から剥離し、接合不良が発生してしまう。
 このため、脚端子用パッド及び信号端子用パッドの周縁部にソルダレジスト層をオーバーラップさせ、これらパッドの剥離を防止することが行われている。
 しかしながら、小型コネクターに対しユーザーから不規則な方向へ複数回にわたって強い応力が加えられると、上記したようなソルダレジストの被覆だけではパッドの剥離を十分に防止することは困難である。このため、一般的には、回路基板上において半田接合部を覆うように補強用樹脂を塗布して補強を行い接合部の剥離を防止する対策が採られている。
 ところで、上記したような補強用樹脂の塗布は、半田付けが終了した後に所定範囲に対して行わなければならず、作業工数が増える。また、細かい部分に補強用樹脂を塗布するのは、煩雑な作業となり、手間がかかる。更に、補強用樹脂の材料コストも増えてしまう。このため、補強用樹脂を塗布する補強対策は、多層回路基板の製造効率の低下、及び、製造コストの増加を招くため、省略することが望まれている。
 本発明は、上記の事情に基づいてなされたものであり、その目的とするところは、補強樹脂を塗布しなくても、パッドが剥離することを防止することができ、もって、製造コストの削減を図ることができる多層回路基板を提供することにある。
 上記目的を達成するために、本発明によれば、複数の配線層が絶縁層を介して積層されてなる多層回路基板において、前記複数の配線層のうち最も表面の側に位置する表面配線層を覆うソルダレジスト層を備え、前記表面配線層は、前記多層回路基板の表面に実装されるコネクターの端子が接合されるパッドを含み、前記ソルダレジスト層は、前記パッドの一部を露出させている開口部を有し、前記パッドの下部における前記開口部の輪郭線を跨ぐ所定範囲にビアが設けられており、前記ビアは、前記配線層のうち前記多層回路基板の内部に位置する内部配線層と前記パッドとを接続している、多層回路基板が提供される。
 ここで、前記ビアは、前記輪郭線に沿って複数設けられている態様とすることが好ましい。
 また、前記内部配線層のうち、同じ階層にある内部配線層は、複数の前記ビアのうち、2個以上のビアと接続されている態様とすることが好ましい。
 より好ましくは、前記開口部は、平面視形状が矩形状をなし、前記ビアは、前記矩形状における角の部分及び辺の部分にそれぞれ設けられている態様とする。
 更に、前記ビアは、前記配線層のうち最も裏面の側に位置する裏面配線層にまで延びており、前記パッド、前記内部配線層及び前記裏面配線層を接続している態様とすることが好ましい。
 コネクターの端子がパッドに半田付けされると、パッドには半田接合部が形成され、ソルダレジスト層における開口部の輪郭線の部分に半田接合部の先端が位置付けられる。そして、コネクターに対して外部から応力が加えられると、半田接合部の先端、すなわち、ソルダレジスト層における開口部の輪郭線の部分に応力が集中し易い。本発明の多層回路基板は、前記パッドの下部における前記開口部の輪郭線を跨ぐ所定範囲にビアが設けられており、前記ビアは、前記パッドと前記内部配線層とを接続している。このため、応力が集中し易い部分に内部配線層と接続されているビアが存在しているので、斯かるビアがアンカー効果を発揮し、補強樹脂の塗布を行わなくてもパッドの剥離を十分に防止することができる。
 よって、本発明によれば、補強樹脂を塗布しなくても、パッドが剥離することを防止することができ、もって、製造コストの削減を図ることができる多層回路基板を提供することができる。
コネクターの挿入口側から見た形態及びコネクターの後壁側から見た形態を概略的に示した斜視図である。 第1の実施形態の多層回路基板の一部を示した平面図である。 図2のIII-III線に沿った断面図である。 図2のIV-IV線に沿った断面図である。 第2の実施形態の多層回路基板における図3に対応する断面図である。 第2の実施形態の多層回路基板における図4に対応する断面図である。
(第1の実施形態)
 本発明に係る多層回路基板1について図面を参照しながら以下に説明する。
 多層回路基板1は、多数の配線層が絶縁層を介して重ね合わされてなる多層回路基板である。この多層回路基板の所定位置には、各種電子部品及びコネクターが実装される。
 コネクター10は、図1の(1)及び(2)に示すように、他の電子部品のソケット(図示せず)が挿し込まれる挿入口12を有するハウジング14と、ハウジング14の両側壁16に配設された脚端子18と、挿入口12とは反対側に位置するハウジング14の後壁20から突出する信号端子22とを含んでいる。
 このコネクター10は、脚端子18及び信号端子22が多層回路基板1の表面の所定位置に半田付けされることにより実装される。
 多層回路基板1の表面におけるコネクター10を実装する部分においては、図2に示すように、コネクター10の脚端子18が接合される脚端子用パッド24と、コネクター10の信号端子22が接合される信号端子用パッド26とが設けられている。
 これら脚端子用パッド24及び信号端子用パッド26は、多層回路基板1の最も表面の側に位置する表面側絶縁層28の上に設けられた表面配線層30の所定箇所が所定形状に加工されて形成されている。なお、表面配線層30は、この他に所定形状の配線パターン34も形成している。
 ここで、表面側絶縁層28及び表面配線層30においては、半田との接触を避けなければならない部分にソルダレジスト層32が設けられている。上記した脚端子用パッド24及び信号端子用パッド26の部分は、逆に半田と接触して半田接合部を形成しなければならないので、脚端子用パッド24及び信号端子用パッド26の上にはソルダレジスト層32は設けられておらず、これらパッドは部分的に露出されている。
 脚端子用パッド24は、図2から明らかなように、コネクター10が実装予定箇所36にセットされた際に、ハウジング14の両側壁16に配設された脚端子18がそれぞれ位置付けられる所定位置に設けられている。脚端子用パッド24は、平面視形状が矩形状をなしており、外周縁38から内側へ所定長さだけ入り込んだ範囲(以下、外周縁部40という)がソルダレジスト層32により覆われている。そして、脚端子用パッド24は、外周縁部40を除いた部分、すなわち、ソルダレジスト層32で覆われていない部分が露出している。
 ここで、ソルダレジスト層32においては、脚端子用パッド24の外周縁部40と重なっている部分をオーバーラップ部44とし、脚端子用パッド24を露出させている部分は開口部(以下、脚端子用開口部46という)とする。この脚端子用開口部46は、脚端子用パッド24の輪郭の形状を縮小したような矩形状の輪郭をなしている。
 本実施形態においては、脚端子用パッド24の下部における上記したソルダレジスト層32の脚端子用開口部46の輪郭線を跨ぐ所定範囲にビア(以下、脚端子用ビア48という)が設けられている。詳しくは、図2において仮想円で描かれているように、脚端子用開口部46の矩形の輪郭線に沿って、脚端子用ビア48が設けられている。より詳しくは、1つの脚端子用パッド24当たり、矩形の輪郭線の4つの角の部分に1つずつ、矩形の輪郭線の長辺50の部分に2つずつ、矩形の輪郭線の短辺52の部分に1つずつの計10個の脚端子用ビア48が設けられている。
 この脚端子用ビア48は、図3に示すように、表面配線層30を第1層目の配線層とすると、第2層目の配線層である第1内部配線層54にまで到達しており、斯かる第1内部配線層54と脚端子用パッド24とを接続している。
 ここで、図3において、参照符号80は中央絶縁層、参照符号82は第3層目の配線層である第2内部配線層、参照符号84は裏面側絶縁層、参照符号86は裏面配線層、参照符号88は裏面側ソルダレジスト層をそれぞれ示している。なお、後述の図4~図6に関しても同様とする。
 一方、信号端子用パッド26は、図2から明らかなように、コネクター10が実装予定箇所36にセットされた際に、ハウジング14の後壁20から突出している信号端子22がそれぞれ位置付けられる所定位置に設けられている。
 信号端子用パッド26は、表面配線層30の配線パターン34の一部が幅広に加工されて形成されており、平面視形状が矩形状をなしている。この信号端子用パッド26においては、配線パターン34の幅よりも拡張されている部分(以下、拡幅部56という)がソルダレジスト層32で覆われており、配線パターン34と同じ幅の部分は、露出されている。つまり、各信号端子用パッド26が存在する部分のソルダレジスト層32においては、図2から明らかなように、矩形状の開口部(以下、信号端子用開口部60という)が設けられている。
 本実施形態においては、信号端子用パッド26の下部におけるソルダレジスト層32の信号端子用開口部60の輪郭線を跨ぐ所定範囲にビア(以下、信号端子用ビア62という)が設けられている。詳しくは、図2において仮想円で描かれているように、信号端子用開口部60の矩形の輪郭線の短辺64の部分に信号端子用ビア62が設けられている。より詳しくは、1つの信号端子用パッド26当たり、矩形の輪郭線の短辺64の部分に1つずつ、計2個の信号端子用ビア62が設けられている。なお、各信号端子間に余裕があれば、信号端子のパターン幅を広げて、信号端子用開口部60の長辺の部分に信号端子用ビア62を設け、信号端子長辺側にもソルダレジストを被覆する態様としても構わない。
 この信号端子用ビア62は、図4に示すように、表面配線層30を第1層目の配線層とすると、第2層目の配線層である第1内部配線層54にまで到達しており、斯かる第1内部配線層54と信号端子用パッド26とを接続している。
 以上のような多層回路基板1は、ビルドアップ法等の従来から用いられている多層回路基板を製造する製造方法により製造することができる。その際、上記したような位置関係となるように、表面配線層30、第1内部配線層54、ソルダレジスト層30、各絶縁層、脚端子用パッド24、信号端子用パッド26、脚端子用ビア48及び信号端子用ビア62等を設ける。また、脚端子用ビア48及び信号端子用ビア62の形成方法としては、特に限定されるものではなく、一般的に用いられている方法により形成される。このとき、各ビアの内部は、銅めっきで満たされているフィルドビアとすることが好ましい。
 以上のような脚端子用ビア48及び信号端子用ビア62を備えている多層回路基板1には、各種電子部品及びコネクター10が半田付けされることにより実装される。
 半田付けされたコネクター10は、図3及び図4に示すように、脚端子18が脚端子用パッド24上に半田接合部70を介して接合され、信号端子22が信号端子用パッド26上に半田接合部72を介して接合される。
 ここで、例えば、ユーザーが、コネクター10に対しソケットの抜き挿しを複数回行い、コネクター10に対し、図3に示す矢印A方向及び矢印B方向に繰り返し大きな応力を加えたり、図4の矢印C方向のように、正規の抜き挿し方向と異なる方向へ大きな応力を加えたりする場合、半田接合部70、72の先端部分、すなわち、半田フィレットの先端部分に応力が集中し易い。通常、半田フィレットの先端部分は、ソルダレジスト層32の開口部(脚端子用開口部46、信号端子用開口部60)の輪郭線の部分にまで延びるので、輪郭線の近傍に半田フィレットの先端部分が位置付けられる。従って、パッド(脚端子用パッド24、信号端子用パッド26)におけるソルダレジスト層32の開口部の輪郭線付近は応力を受けやすく、斯かる部分を起点に剥がれやすい。このような状況に対し、本実施形態の多層回路基板1においては、ソルダレジスト層32の開口部の輪郭線の下部に脚端子用ビア48及び信号端子用ビア62が存在し、これらのビアが、パッド(脚端子用パッド24、信号端子用パッド26)と第1内部配線層54とを接続している。これらのビアは、アンカー効果を発揮するため、パッドの部分に応力が加えられたとしても、パッドが剥がされることを有効に防止することができる。よって、補強樹脂による補強を省略することができる。
(第2の実施形態)
 以下、別な実施形態として、第2の実施形態について説明する。斯かる説明に当たり、第1の実施形態と異なる部分のみ説明し、第1の実施態様と同じ部分については、同じ参照符号を用いることで詳細な説明を省略する。
 第2の実施形態の多層回路基板3においては、図5及び図6に示すように、脚端子用ビア90及び信号端子用ビア92として、表面配線層30から、第1内部配線層54、第2内部配線層82及び裏面配線層86にまで延びる貫通ビアを用いたことを除いては、第1の実施形態と同様である。
 この貫通ビアの形成は、特に限定されるものではなく、一般的な形成方法により形成することができる。本実施形態では、貫通ビアの内部は、樹脂94で充填してある。つまり、脚端子用ビア90及び信号端子用ビア92は穴埋め貫通ビアである。
 この第2の実施形態の多層回路基板3によれば、脚端子用パッド24及び信号端子用パッド26の下部に位置するビアが第1内部配線層54だけではなく、第2内部配線層82及び裏面側の裏面配線層86にまで達しており、これらの層と接続されているため、第1の実施形態よりも強いアンカー効果が得られる。そのため、コネクター10に応力が加えられた場合に、パッドが剥がれてしまう不具合の発生をより抑制することができる。
 ここで、図6に示すように、信号端子用パッド26の下部において、第1内部配線層54及び第2内部配線層82は、図6中右側の信号端子用ビア92Rと図6中左側の信号端子用ビア92Lとの間で分断されている。一方、図5に示すように、脚端子用パッド24の下部において、第1内部配線層54及び第2内部配線層82は、図5中右側の脚端子用ビア90Rと図5中左側の脚端子用ビア90Lとの間で接続されている。このように、同じ階層の内部配線層が、ビアとビアとの間で分断されている態様(以下、分断態様という)に比べ、2個以上のビアの間で接続されている態様(以下、接続態様という)の方が、ビアと接続されている内部配線層における絶縁層と接触する面積を大きくとることができる。そのため、ビアと接続されている内部配線層は、分断態様に比べて接続態様の方が、パッドが剥離される方向、つまり、ビアが引き抜かれる方向に加えられる応力に対して、より強く抵抗でき、アンカー効果がより発揮されるので好ましい。なお、上記した接続態様を採用する場合、2個以上のビアの間に最短距離で内部配線層を配設することがより好ましい。このようにビア同士を最短距離でつなげば、ビア同士の一体性が増し、アンカー効果が更に増強されるためである。
 なお、上記したような、分断態様に比べて接続態様の方が、より優れるアンカー効果が得られるということについては、貫通ビアに限定されるものではなく、裏面配線層まで貫通されておらず、途中の内部配線層までしか延びていないビアでも同様である。
 なお、本発明は、上記した実施形態に限定されるものではなく、種々の変形が可能である。例えば、ビアの形成位置、個数は任意に設定することができる。また、ビアと接続する配線層も任意に選択することができる。また、パッドの形状は矩形に限定されるものではなく、多角形、円形、楕円形等、任意に選択することができる。
 1        多層回路基板
 3        多層回路基板
10        コネクター
18        脚端子
22        信号端子
24        脚端子用パッド
26        信号端子用パッド
28        表面側絶縁層
30        表面配線層
32        ソルダレジスト層
46        脚端子用開口部
48        脚端子用ビア
54        第1内部配線層
60        信号端子用開口部
62        信号端子用ビア

Claims (5)

  1.  複数の配線層が絶縁層を介して積層されてなる多層回路基板において、
     前記複数の配線層のうち最も表面の側に位置する表面配線層を覆うソルダレジスト層を備え、
     前記表面配線層は、前記多層回路基板の表面に実装されるコネクターの端子が接合されるパッドを含み、
     前記ソルダレジスト層は、前記パッドの一部を露出させている開口部を有し、
     前記パッドの下部における前記開口部の輪郭線を跨ぐ所定範囲にビアが設けられており、
     前記ビアは、前記配線層のうち前記多層回路基板の内部に位置する内部配線層と前記パッドとを接続している、多層回路基板。
  2.  前記ビアは、前記輪郭線に沿って複数設けられている、請求項1に記載の多層回路基板。
  3.  前記内部配線層のうち、同じ階層にある内部配線層は、複数の前記ビアのうち、2個以上のビアと接続されている、請求項2に記載の多層回路基板。
  4.  前記開口部は、平面視形状が矩形状をなし、前記ビアは、前記矩形状における角の部分及び辺の部分にそれぞれ設けられている、請求項1~3の何れかに記載の多層回路基板。
  5.  前記ビアは、前記配線層のうち最も裏面の側に位置する裏面配線層にまで延びており、前記パッド、前記内部配線層及び前記裏面配線層を接続している、請求項1~4の何れかに記載の多層回路基板。
     
PCT/JP2017/010751 2016-03-31 2017-03-16 多層回路基板 WO2017169858A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/089,033 US20190132952A1 (en) 2016-03-31 2017-03-16 Multilayer circuit board
CN201780021638.5A CN108886873A (zh) 2016-03-31 2017-03-16 多层电路基板
KR1020187031613A KR20180128048A (ko) 2016-03-31 2017-03-16 다층 회로 기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-071038 2016-03-31
JP2016071038A JP6741456B2 (ja) 2016-03-31 2016-03-31 多層回路基板

Publications (1)

Publication Number Publication Date
WO2017169858A1 true WO2017169858A1 (ja) 2017-10-05

Family

ID=59965405

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/010751 WO2017169858A1 (ja) 2016-03-31 2017-03-16 多層回路基板

Country Status (6)

Country Link
US (1) US20190132952A1 (ja)
JP (1) JP6741456B2 (ja)
KR (1) KR20180128048A (ja)
CN (1) CN108886873A (ja)
TW (1) TWI637667B (ja)
WO (1) WO2017169858A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111683471A (zh) * 2019-03-11 2020-09-18 株式会社村田制作所 多层布线基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6721560B2 (ja) * 2017-11-21 2020-07-15 株式会社三共 遊技機
JP2019118732A (ja) * 2018-01-11 2019-07-22 株式会社三共 遊技機
US11570894B2 (en) 2020-05-15 2023-01-31 Rockwell Collins, Inc. Through-hole and surface mount printed circuit card connections for improved power component soldering
WO2023163043A1 (ja) * 2022-02-28 2023-08-31 京セラ株式会社 配線基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021510A (ja) * 2007-07-13 2009-01-29 Sony Corp プリント基板及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
DE19748689C2 (de) * 1997-11-04 2000-01-27 Trenew Electronic Gmbh Niederinduktive Verbindung
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6774310B1 (en) * 2000-10-27 2004-08-10 Intel Corporation Surface mount connector lead
JP2003174249A (ja) * 2001-12-06 2003-06-20 Rohm Co Ltd 回路基板、およびこの回路基板の製造方法
JP2004006538A (ja) * 2002-05-31 2004-01-08 Toshiba Corp コネクタの固定構造、印刷配線板およびコネクタ固定方法
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
JP4242199B2 (ja) * 2003-04-25 2009-03-18 株式会社ヨコオ Icソケット
EP1473977A3 (en) * 2003-04-28 2007-12-19 Endicott Interconnect Technologies, Inc. Electronic package with strengthened conductive pad
JP4117892B2 (ja) * 2004-09-29 2008-07-16 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
JP4416616B2 (ja) * 2004-09-29 2010-02-17 株式会社リコー 電子部品実装体及び電子機器
JP2006210515A (ja) * 2005-01-26 2006-08-10 Aisin Seiki Co Ltd プリント基板
CN101507373A (zh) * 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
JP2008218489A (ja) * 2007-02-28 2008-09-18 Sharp Corp 多層プリント配線板の製造方法
KR100867505B1 (ko) * 2007-09-19 2008-11-07 삼성전기주식회사 적층형 칩 커패시터 실장용 회로기판 및 적층형 칩커패시터를 구비한 회로기판 장치
JP2010045134A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 多層配線基板、半導体パッケージ及び製造方法
JP5280309B2 (ja) * 2009-07-17 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP5363384B2 (ja) * 2010-03-11 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
CN101888741B (zh) * 2010-07-02 2012-05-02 深圳市顶星数码网络技术有限公司 印刷电路板及笔记本电脑
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP2012243488A (ja) * 2011-05-18 2012-12-10 Alps Electric Co Ltd 電子部品用ソケット
CN106233461B (zh) * 2014-04-24 2019-03-15 瑞萨电子株式会社 半导体装置及其制造方法
JP6358887B2 (ja) * 2014-07-31 2018-07-18 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
JP6480798B2 (ja) * 2015-04-23 2019-03-13 株式会社ヨコオ ソケット
DE112018002707B4 (de) * 2017-05-26 2022-05-05 Mitsubishi Electric Corporation Halbleiterbauelement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021510A (ja) * 2007-07-13 2009-01-29 Sony Corp プリント基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111683471A (zh) * 2019-03-11 2020-09-18 株式会社村田制作所 多层布线基板
CN111683471B (zh) * 2019-03-11 2023-11-21 株式会社村田制作所 多层布线基板

Also Published As

Publication number Publication date
CN108886873A (zh) 2018-11-23
US20190132952A1 (en) 2019-05-02
KR20180128048A (ko) 2018-11-30
TW201737767A (zh) 2017-10-16
JP2017183599A (ja) 2017-10-05
TWI637667B (zh) 2018-10-01
JP6741456B2 (ja) 2020-08-19

Similar Documents

Publication Publication Date Title
WO2017169858A1 (ja) 多層回路基板
JP2007220961A (ja) プリント配線板及びその接続構造
JP2007311505A (ja) ケース付き多層モジュール
JP7210186B2 (ja) 回路基板組立体
JP2015012072A (ja) フレキシブルプリント配線板、フレキシブルプリント配線板の製造方法
US9936575B2 (en) Resin multilayer substrate and component module
JP4383609B2 (ja) プリント配線板
JP3901625B2 (ja) チップ部品のバスバーへの接合構造
JP2007012483A (ja) 雄型コネクタ
US10188000B2 (en) Component mounting board
JP4072415B2 (ja) フレキシブル回路基板
JP2007165752A (ja) プリント配線板およびその接続構造
JP7234876B2 (ja) 基板の接続構造
CN111787690A (zh) 电路板
EP2825003B1 (en) Printed wiring board and electric tool switch provided therewith
JP7325299B2 (ja) プリント配線基板の接合部構造
JP4388168B2 (ja) 樹脂成形基板
CN110278656B (zh) 电路板组件与储存装置
JP2006210779A (ja) 基板組立体
JP6177427B2 (ja) プリント配線板ユニット
JP2017028080A (ja) 実装基板
JPH06120632A (ja) 狭ピッチコネクタ対応のフレキシブル配線板
JP2004335682A (ja) プリント配線基板の接合構造
JP6378906B2 (ja) 電子回路モジュール用基板、電子回路モジュール用基板のための多面取り基板、及び電子回路モジュール用基板の製造方法
JP2006173337A (ja) 電子モジュール構造

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20187031613

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17774402

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17774402

Country of ref document: EP

Kind code of ref document: A1