JP2007311505A - ケース付き多層モジュール - Google Patents

ケース付き多層モジュール Download PDF

Info

Publication number
JP2007311505A
JP2007311505A JP2006138235A JP2006138235A JP2007311505A JP 2007311505 A JP2007311505 A JP 2007311505A JP 2006138235 A JP2006138235 A JP 2006138235A JP 2006138235 A JP2006138235 A JP 2006138235A JP 2007311505 A JP2007311505 A JP 2007311505A
Authority
JP
Japan
Prior art keywords
multilayer module
exposed
multilayer
case
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006138235A
Other languages
English (en)
Other versions
JP3969453B1 (ja
Inventor
Koji Tanaka
浩二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006138235A priority Critical patent/JP3969453B1/ja
Priority to TW096107162A priority patent/TWI336609B/zh
Priority to DE602007007470T priority patent/DE602007007470D1/de
Priority to CN2007800178801A priority patent/CN101449635B/zh
Priority to EP07740537A priority patent/EP2019577B1/en
Priority to PCT/JP2007/057101 priority patent/WO2007132599A1/ja
Priority to AT07740537T priority patent/ATE472931T1/de
Priority to KR1020087027741A priority patent/KR100977391B1/ko
Application granted granted Critical
Publication of JP3969453B1 publication Critical patent/JP3969453B1/ja
Publication of JP2007311505A publication Critical patent/JP2007311505A/ja
Priority to US12/265,948 priority patent/US7660132B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

【課題】特に複雑な構造とせず、製品の大型化を招いたりすることなく、ケースの多層基板への接合強度が大きくて、信頼性の高いケース付き多層モジュールを提供する。
【解決手段】多層モジュール本体１の側面３の少なくとも１つに、セラミック層の積層方向に延びる複数の側面電極４を配設し、該側面電極が配設された側面の、互いに隣り合う一対の側面電極に挟まれた領域に、少なくとも１層の内部導体層５を露出させ、金属ケース２１の爪部２２を、該側面電極および該内部導体層にはんだ付けする。
また、多層モジュール本体の側面の、互いに隣り合う一対の側面電極に挟まれた領域に露出した複数の内部導体層を、セラミック層の積層方向についてみた場合に、少なくとも一部が重なるような態様で、側面に露出させる。
また、多層モジュール本体の、側面に露出した内部導体層を、互いに隣り合う一対の側面電極の一方から他方に達するような態様で側面に露出させる。
【選択図】図２

Description

本願発明は、多層モジュールに関し、詳しくは、多層基板に実装部品を搭載してなる多層モジュール本体の、実装部品の搭載面を覆うように配設されるケースを備えたケース付き多層モジュールに関する。
近年、電子部品の小型化が進み、それに適した電子部品の１つとして、回路用の内部導体などを三次元的に配設した多層基板に、ＩＣチップやコンデンサなどの実装部品を搭載した多層モジュールが、近年広く用いられるようになっている。
そして、このような多層基板モジュールには、ＩＣチップやコンデンサなどの実装部品を搭載した搭載面をケースで覆うように構成されたケース付き多層モジュールがある。
ところで、このようなケース付き多層モジュールとしては、例えば、図１２に示すように、多層モジュール本体である多層基板５１に金属ケース５２の爪部５３が接合された構造を有するものが提案されている。このケース付き多層モジュールにおいて、多層基板５１への金属ケース５２の取り付けは、金属ケース５２の爪部５３を、多層基板５１の側面５１ａに形成された幅広の凹部５４にメッキや焼付けによって形成した接地電極５５にはんだ５６により接合することによってなされている（特許文献１参照）。
そして、上述のケース付き多層モジュールのように、金属ケース５２の爪部５３を、幅の広い接地電極５５にはんだ５６により接合する場合には、爪部５３を、幅の広い接地電極５５に確実に接合することが可能である。しかしながら、幅の広い接地電極５５を形成するようにした場合、接地電極５５の質量が大きくなり、接地電極５５自体が多層基板５１の側面５１ａから脱落してしまうおそれがあるため、必ずしも金属ケース５２の接地電極５５への接合信頼性は十分ではないという問題点がある。
また、分割後に個々の多層基板となる未焼成のマザー多層基板にスルーホールを形成するとともに、スルーホールに、例えば、内部導体形成用の導電性ペーストと同種の導電性ペーストを充填し、マザー多層基板を焼成して導電性ペーストを焼き付けて、スルーホール電極を形成した後、スルーホールが半割りになるような態様でマザー多層基板を分割して、半割りのスルーホール（凹部）の内部に導体が充填された状態の、金属ケースの爪部を接合するための接合用電極を備えた個々の多層基板を形成し、得られた個々の多層基板の接合用電極に金属ケースの爪部を接合することにより、接合用電極にケースの爪部が接合された個々のセラミック多層基板を多数個同時に製造する、いわゆる多数個取りの方法を適用した場合、接合用電極の面積（幅）をそれほど大きく形成することはできないのが実情である。
すなわち、このような多数個取りの製造方法を採用した場合、接合用電極の面積（幅）を大きくしようとすると、スルーホールの径を大きくすることが必要になるが、その場合には、スルーホール内に充填した導電性ペーストの抜けが生じやすくなり、面積の大きい良好な接合用電極を形成することができなくなる。その結果、金属ケースの爪部を接合用電極にはんだ付けした場合に、金属ケースの多層基板への接合強度が不十分になったり、はんだ接合部が荷重などの負荷によりはがれたりするというような不具合を生じる場合があり、信頼性が低いという問題点がある。
また、上記のような多数個取りの方法の場合でなくても、電子部品の小型化への要求が大きい現状では、多層基板の側面の、金属ケースの爪部を接合するための接合用電極の幅を大きくとることは困難であり、仮に金属ケースの爪部を複数の接合用電極にわたってはんだ付けするようにした場合にも、必ずしも十分な接合信頼性を確保するのは困難であるのが実情である。
なお、特許文献１には、図１３に示すように、ケース付き多層モジュールにおいて、外部との接続のための電極として、積層方向に沿う方向に形成された細い凹部に形成された端面電極５７に、略Ｕ字状の補強用導体５８ａ，５８ｂを接続し、外部との確実な接続を可能にした構成が開示されているが、これは、金属ケース５２の爪部５３を接合するための電極ではなく、また、仮に金属ケース５２の爪部５３を接合するために用いたとしても、端面電極５７の面積が小さい図１３のようの構成の場合には、十分な接合強度を実現することは困難である。
特開平０６−２５２５６２号公報
本願発明は、上記課題を解決するものであり、複雑な構造を必要としたり、製品の大型化を招いたりすることなく、ケースの多層基板への接合強度の向上を実現することが可能な、信頼性の高いケース付き多層モジュールを提供することを目的とする。
上記課題を解決するために、本願発明（請求項１）のケース付き多層モジュールは、
多層基板に実装部品を搭載してなる多層モジュール本体と、前記多層モジュール本体の少なくとも一方の主面を覆うように配設された金属ケースとを備えたケース付き多層モジュールであって、
前記多層モジュール本体が、積層された複数のセラミック層と、前記セラミック層間に形成された内部導体層とを備えるとともに、互いに対向する一対の主面と、前記一対の主面を接続する側面とを備えた形状を有し、かつ、前記側面の少なくとも１つには、前記セラミック層の積層方向に延びる複数の側面電極が配設されているとともに、前記複数の側面電極が配設された側面の、互いに隣り合う一対の側面電極に挟まれた領域には、少なくとも１層の前記内部導体層が露出しており、かつ、
前記金属ケースは、天板と爪部とを備え、前記爪部は多層モジュール本体の、前記側面電極が配設された側面に延びるように形成され、前記側面電極および側面に露出した前記内部導体層にはんだ付けされていること
を特徴としている。
また、請求項２のケース付き多層モジュールは、請求項１の発明の構成において、前記多層モジュール本体の側面の、互いに隣り合う一対の側面電極に挟まれた領域に露出した複数の内部導体層が、前記セラミック層の積層方向についてみた場合に、少なくとも一部が重なるような態様で、前記側面に露出していることを特徴としている。
また、請求項３のケース付き多層モジュールは、請求項１の発明の構成において、前記多層モジュール本体の、前記側面に露出した内部導体層が、互いに隣り合う前記一対の側面電極の一方から他方に達するような態様で前記側面に露出していることを特徴としている。
本願発明（請求項１）のケース付き多層モジュールは、多層モジュール本体の側面の少なくとも１つに、セラミック層の積層方向に延びる複数の側面電極を配設するとともに、多層モジュール本体の複数の側面電極が配設された側面の、互いに隣り合う一対の側面電極に挟まれた領域に、少なくとも１層の内部導体層を露出させ、金属ケースの爪部を、多層モジュール本体の側面電極および側面に露出した内部導体層にはんだ付けするようにしているので、複雑な構造を必要としたり、製品の大型化を招いたりすることなく、ケースの多層モジュール本体への接合強度が大きく、信頼性の高いケース付き多層モジュールを提供することが可能になる。
すなわち、本願発明のケース付き多層モジュールにおいては、多層モジュール本体の、複数の側面電極が配設された側面の、互いに隣り合う一対の側面電極に挟まれた領域に、少なくとも１層の内部導体層を露出させるようにしているので、複数の側面電極にわたって金属ケースの爪部をはんだ付けした場合に、爪部が側面電極のみならず、側面に露出した内部導体層にもはんだ付けされるとともに、内部導体層がはんだを多層モジュール本体の側面に保持する機能を果たすため、特別の部材を配設したり、側面電極の面積を増やすために製品の大型化を招いたりすることなく、金属ケースの多層モジュール本体への接合強度を向上させることが可能になり、信頼性の高いケース付き多層モジュールを得ることが可能になる。
なお、本願発明において、側面電極に関し、「セラミック層の積層方向に延びる複数の側面電極」とは、複数の側面電極のそれぞれが、複数のセラミック層にわたって、セラミック層を厚み方向に横切るように、側面電極が形成されていることを意味するものであり、外観形状がセラミック層の積層方向に長い形状であることを意味するものではなく、側面電極の具体的な形状には特別の制約はない。
また、請求項２のケース付き多層モジュールのように、請求項１の発明の構成において、多層モジュール本体の側面の、互いに隣り合う一対の側面電極に挟まれた領域に露出した複数の内部導体層が、セラミック層の積層方向についてみた場合に、少なくとも一部が重なるような態様で、側面に露出するようにした場合、はんだの、セラミック層の積層方向への流動が抑制、防止され、多層モジュール本体の側面に確実に保持されるため、金属ケースの多層モジュール本体への接合強度をより確実に向上させることが可能になり、本願発明をさらに実効あらしめることができる。
なお、「複数の内部導体層が、セラミック層の積層方向についてみた場合に、少なくとも一部が重なるような態様で、側面に露出している」とは、図３，図６に示すように、一対の側面電極の一方から他方にまで達する内部導体層が複数存在する場合はもちろん、図９に示すように、一方の側面電極から他方の側面電極に向かって延びているが他方の側面電極にまでは達していない内部導体層と、他方の側面電極から一方の側面電極に向かって延びているが一方の側面電極にまでは達していない内部導体層とがあり、両内部導体層の先端部分が、セラミック層の積層方向についてみた場合に重なっているような場合などを含む広い概念である。
また、請求項３のケース付き多層モジュールのように、請求項１の発明の構成において、多層モジュール本体の、側面に露出した内部導体層を、互いに隣り合う一対の側面電極の一方から他方に達するような態様で側面に露出させるようにした場合、はんだを、一対の側面電極に挟まれた領域に、さらに確実に保持して、金属ケースの多層モジュール本体への接合強度を十分に確保することが可能になり、より信頼性の高いケース付き多層モジュールを提供することが可能になる。
また、本願発明においては、側面に露出した内部導体層を、互いに隣り合う一対の側面電極の一方から他方に達するような態様で側面に露出させるとともに、一対の側面電極の外側にまで延伸するように露出させてもよい。そのようにした場合、さらにはんだ付け面積を増やすことが可能になるとともに、はんだの保持能力を向上させることが可能になり、本願発明をさらに実効あらしめることができる。
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
図１は本願発明の一実施例にかかるケース付き多層モジュールの構成を示す斜視図、図２はその分解斜視図である。
図１および図２に示すように、このケース付き多層モジュールは、実装部品３１が一方主面（上面）２に搭載された多層モジュール本体（多層基板）１と、多層モジュール本体１の一方主面２を覆うように配設された金属ケース２１とを備えている。
そして、金属ケース２１は、その爪部２２を、多層モジュール本体１の側面３に配設された側面電極４および側面３に露出した内部導体層５（以下、内部導体露出部５ａともいう）にはんだ６を介して接続することにより、多層モジュール本体１に固定されている。
以下、このケース付き多層モジュールの構成をさらに詳しく説明する。
この実施例のケース付き多層モジュールにおいて、多層モジュール本体１は、所定のパターンの内部導体層が表面に形成（印刷）された複数のセラミック層を積層することにより形成されたものであり、一方主面（上面）２には、実装部品を搭載するためのランド（図示せず）が形成されており、各ランドに、上述のようなＩＣチップ、チップフィルタ、チップコンデンサ、チップ抵抗などの実装部品３１が実装されている。
また、多層モジュール本体１の他方主面（下面）８には、多層モジュールの他の基板などに接続するための外部電極（図示せず）が形成されている。
そして、多層モジュール本体１の側面３には、金属ケース２１の爪部２２を接合するための側面電極４が配設されており、各側面電極４は、凹部９に充填された電極材料から形成されている。なお、側面電極４を構成する電極材料としては、内部導体層５を構成する電極材料と同じ電極材料が用いられている。
また、この実施例では、多層モジュール本体１の側面３のそれぞれに２つの側面電極４（４ａ，４ｂ）が形成されている。
そして、この実施例において、側面電極４（４ａ，４ｂ）は、多層モジュール本体の側面３に形成された凹部に充填された導電性ペーストを焼き付けることにより形成されている。
また、多層モジュール本体１の側面３には、多層モジュール本体１の内部に配設された内部導体層５、詳しくは内部導体層５の端部（内部導体露出部）５ａが露出しており、この露出した複数の内部導体層５（５ａ）は、それぞれ一方の側面電極４ａから他方の側面電極４ｂに達して側面電極４ａ，４ｂと接続するとともに、さらに、各側面電極４ａおよび４ｂの外側の領域にまで達するように構成されている。
すなわち、この実施例では、多層モジュール本体１の側面３に複数の内部導体層５（５ａ）が露出するように構成されており、側面３に露出した複数の内部導体層５（５ａ）のそれぞれが、互いに隣り合う一対の側面電極４ａ，４ｂの一方から他方に達し、さらに、各側面電極４ａ，４ｂの外側の領域にまで達するように構成されている。
なお、この実施例の多層モジュールは、内部導体層５として、配線用の内部導体層と、グランド電極用の内部導体層とを備えており、通常は、必要に応じて、グランド電極用の内部導体層５のうち、所定のものを多層モジュール本体１の側面３に露出させることになる。
このように構成された多層モジュールにおいては、多層モジュール本体１の側面３の、互いに隣り合う一対の側面電極４（４ａ，４ｂ）に挟まれた領域に、複数層の内部導体層５（５ａ）を露出させ、金属ケース２１の爪部２２を、多層モジュール本体１の２つの側面電極４（４ａ，４ｂ）および側面３に露出した内部導体５（５ａ）にはんだ付けするようにしているので、金属ケース２１の爪部２２が、側面電極４（４ａ，４ｂ）のみではなく、内部導体層５（５ａ）にもはんだ付けされるとともに、側面３に露出した複数の内部導体層５（５ａ）がはんだ６を多層モジュール本体１の側面３に保持する機能を果たすため、特別の部材を配設することによる製造工程の複雑化を招いたり、側面電極の面積を増やすために製品の大型化を招いたりすることなく、金属ケース２１の多層モジュール本体１への接合強度を十分に確保して、信頼性の高いケース付き多層モジュールを得ることが可能になる。
次に、上記多層モジュールの製造方法について説明する。
[内部導体層が印刷されたセラミックグリーンシートの作製]
まず、多層モジュール本体１を形成するためのマザーセラミックグリーンシート、すなわち、グランド電極用の内部導体層５Ｇ（以下、単に「グランド電極５Ｇ」とも言う）が印刷されたセラミックグリーンシートと、配線用の内部導体層が印刷されたセラミックグリーンシートを用意する。
このとき、図３に示すように、内部導体露出部５ａが、それぞれ一方の側面電極４ａから他方の側面電極４ｂに達して側面電極４ａ，４ｂと接続するとともに、さらに、各側面電極４ａおよび４ｂの外側の領域にまで達するような態様で内部導体露出部５ａを多層モジュール本体１の側面３に露出させることを可能にするために、側面電極形成用の凹部が形成されるべき位置にスルーホール１４ａ，１４ｂ（図４）が形成され、複数の子基板１１におけるグランド電極用のそれぞれの内部導体層５Ｇがマトリックス状に印刷されたセラミックグリーンシートＳＧ１（図４）と、複数の子基板１１におけるそれぞれの配線用の内部導体層５Ｌがマトリックス状に印刷されたセラミックグリーンシートＳＬ１（図５）とを用意する。
なお、グランド電極用の内部導体層５Ｇが形成されるセラミックグリーンシートＳＧ１においては、図４に示すように、側面電極４（図３）を形成するための凹部が形成されるべき位置、例えば、隣接する子基板１１との上辺側および下辺側の境界部に、側面電極形成用の一対のスルーホール１４ａ，１４ｂを形成する。
また、グランド電極用の内部導体層５Ｇの印刷パターンとしては、上辺側突出部５Ｇ１および下辺側突出部５Ｇ２が各子基板１１の端部（図４では上側および下側の端部）にまで達し、隣接する子基板１１のグランド電極５Ｇと連通するような印刷パターンとし、グランド電極５Ｇの上辺側突出部５Ｇ１および下辺側突出部５Ｇ２の幅Ｗを、一対のスルーホール１４ａ，１４ｂの互いに対向する端部とは逆側の端部よりも外側に突出するような寸法とする。
そして、導電性ペーストをセラミックグリーンシートＳＧ１に印刷してグランド電極用の内部導体層５Ｇを形成する際に、このスルーホール１４ａ，１４ｂにも導電性ペーストを印刷して、分割後に側面電極となる電極を形成する。
また、配線用の内部導体層５Ｌが印刷されたセラミックグリーンシートＳＬ１に関しては、図３に示すような態様で内部導体露出部５ａを露出させることができるようにするために、配線用の内部導体層５Ｌに加えて、以下に説明するような浮き電極３５，３５を形成する。
すなわち、図５に示すように、まず、配線用の内部導体層５Ｌが配設された層となるセラミックグリーンシートＳＬ１の、側面電極形成用の凹部が形成されるべき位置、例えば、隣接する子基板１１との上辺側および下辺側の境界部に、側面電極形成用の一対のスルーホール１４ａ，１４ｂを形成する。
そして、所定の領域に配線用の内部導体層５Ｌを形成するための導電性ペーストを印刷するとともに、スルーホール１４ａ，１４ｂを含む領域に、導電性ペーストを印刷して、一方のスルーホール１４ａの外側端部より外側から、他方のスルーホール１４ｂの外側端部より外側にまで達する帯状の浮き電極３５，３５を形成するとともに、スルーホール１４ａ，１４ｂにも導電性ペーストを充填して、分割後に側面電極となる電極を形成する。
また、上記のセラミックグリーンシートＳＧ１，ＳＬ１を用意するにあたっては、必要に応じて層間接続用のビアホールを同時に形成する。そして、これらのビアホールにも、内部導体層を形成するための導電性ペーストと同じ導電性ペーストを充填してビアホール導体を形成する。
[セラミックグリーンシートの積層、焼成]
それから、上述のようにして内部導体層（内部導体パターン）が印刷されたセテミックグリーンシートＳＧ１，ＳＬ１を含むセラミックグリーンシート（内部導体層が印刷されていないセラミックグリーンシートなどを含む）を所定の順序で積層し、マザー積層体を形成した後、所定の条件でマザー積層体を焼成する。
[実装部品の搭載および分割]
次に、焼成済みのマザー積層体の各子基板（多層モジュール本体）上に実装部品を搭載する。
それから、隣接する子基板１１との境界部でマザー積層体をブレイクする。
これにより、図２に示すように、実装部品３１が搭載され、かつ、側面３に、上述のような態様（図３参照）で、側面電極４（４ａ，４ｂ）および内部導体露出部５ａが露出した多層モジュール本体１が得られる。
[金属ケースの取り付け]
それから、図１，２に示すように、多層モジュール本体１に金属ケース２１をセットし、多層モジュール本体１の側面３の側面電極４および内部導体露出部５ａの近傍、すなわち、金属ケース２１の爪部２２と多層モジュール本体１の接合部分にはんだ６を塗布する。そして、リフローすることにより、金属ケース２１の爪部２２を多層モジュール本体１の側面３の側面電極４および内部導体露出部５ａにはんだ付けして、多層モジュール本体１に金属ケース２１を接合、固定する。これにより、図１および２に示すような構造を有する多層モジュールが得られる。
なお、この実施例１では、露出させる内部導体層となる内部導体パターンを、グランド電極５Ｇが配設される層および配線用の内部導体層５Ｌが配設される層のいずれにも設けるようにしているが、露出させる内部導体層となる内部導体パターンは、任意の層に少なくとも１層設ければよい。
図６は本願発明の他の実施例（実施例２）にかかる多層モジュールを構成する多層モジュール本体の側面の構成を示す図である。
この実施例２の多層モジュールにおいては、図６に示すように、多層モジュール本体１の側面３に露出した複数の内部導体層５のそれぞれが、互いに隣り合う一対の側面電極４ａ，４ｂの一方から他方に達しているが、各側面電極４ａ，４ｂより外側の領域にまでは達しないように構成されている。
そして、このように構成された実施例２の多層モジュールは、例えば、以下のような方法で製造することができる。
まず、多層モジュール本体１を形成するためのマザーセラミックグリーンシートとして、図７に示すような、グランド電極用の内部導体層５Ｇが印刷されたセラミックグリーンシートＳＧ２と、図８に示すような、配線用の内部導体層５Ｌが印刷されたセラミックグリーンシートＳＬ２を用意する。
そして、グランド電極用の内部導体層５Ｇが印刷されたセラミックグリーンシートＳＧ２としては、図７に示すように、側面電極形成用の凹部が形成されるべき位置、例えば、隣接する子基板１１との上辺側および下辺側の境界部に、側面電極形成用の一対のスルーホール１４ａ，１４ｂが形成されているとともに、上辺側突出部５Ｇ１および下辺側突出部５Ｇ２が各子基板１１の端部（図７では上側および下側の端部）にまで達し、隣接する子基板１１のグランド電極５Ｇと連通し、グランド電極５Ｇの上辺側突出部５Ｇ１および下辺側突出部５Ｇ２の幅Ｗが、一方のスルーホール１４ａから他方のスルーホール１４ｂに達する一方、スルーホール１４ａ，１４ｂの外側端部より外側にはみ出さないような寸法を有し、かつ、スルーホール１４ａ，１４ｂに側面電極形成用の導電性ペーストが充填された状態のマザーセラミックグリーンシートを用意する。
また、配線用の内部導体層５Ｌが印刷されたセラミックグリーンシートＳＬ２としては、図８に示すように、側面電極形成用の凹部が形成されるべき位置、例えば、隣接する子基板１１との上辺側および下辺側の境界部に、側面電極形成用の一対のスルーホール１４ａ，１４ｂが形成されているとともに、配線用の内部導体層５Ｌが配設され、かつ、隣接する子基板１１との境界部に形成された一方のスルーホール１４ａから他方のスルーホール１４ｂに達し、スルーホール１４ａ，１４ｂの外側端部より外側には突出しないような態様で、長さＬが、グランド電極５Ｇの上辺側突出部５Ｇ１および下辺側突出部５Ｇ２の幅Ｗとほぼ同じである帯状の浮き電極３５，３５が配設されたマザーセラミックグリーンシートを用意する。
そして、図７および図８に示すように構成されたセラミックグリーンシートＳＧ２，ＳＬ２を積層し、その後は、上記実施例１の場合と同様の方法を適用することにより、図６に示すように、多層モジュール本体１の側面３に露出した複数の内部導体層５のそれぞれが、互いに隣り合う一対の側面電極４ａ，４ｂの一方から他方に達しているが、各側面電極４ａ，４ｂより外側の領域にまでは達しないように構成された多層モジュール本体１を得ることができる。
そして、この多層モジュール本体１に、上記実施例１の場合と同様にして金属ケースを接合、固定することにより、上記実施例１の場合と同様に、金属ケースの接合強度が大きく、信頼性の高い多層モジュールが得られる。
なお、この実施例２の多層モジュールにおいても、上記実施例１の場合に準ずる作用効果を得ることができる。
図９は本願発明の他の実施例（実施例３）にかかる多層モジュールを構成する多層モジュール本体の側面の構成を示す図である。
この実施例３の多層モジュールにおいては、図９に示すように、多層モジュール本体１の側面３には、２つの側面電極４（４ａ，４ｂ）が配設されているとともに、一方の側面電極４ａの左右両端側から突出し、他方の側面電極４ｂにまでは達していない内部導体露出部５ａ１と、他方の側面電極４ｂの左右両端側から突出し、一方の側面電極４ａにまでは達していない内部導体露出部５ａ２が配設されている。そして、内部導体露出部５ａ１および５ａ２の、側面電極４ａ、４ｂの間にある先端部分は、セラミック層の積層方向についてみた場合に重なるように配設されている。
そして、このように構成された実施例３の多層モジュールは、例えば、以下のような方法で製造することができる。
まず、多層モジュール本体１を形成するためのマザーセラミックグリーンシートとして、図１０に示すような、グランド電極用の内部導体層５Ｇが印刷されたセラミックグリーンシートＳＧ３と、図１１に示すような、配線用の内部導体層５Ｌが印刷されたセラミックグリーンシートＳＬ３を用意する。
そして、グランド電極用の内部導体層５Ｇが印刷されたセラミックグリーンシートＳＧ３としては、図１０に示すように、側面電極形成用の凹部が形成されるべき位置、例えば、隣接する子基板１１との上辺側および下辺側の境界部に、側面電極形成用の一対のスルーホール１４ａ，１４ｂが形成されているとともに、上辺側および下辺側の前記スルーホール１４ａ，１４ｂを含む領域に、幅Ｗ１がスルーホール１４ａ，１４ｂの幅ＷＴより広い突出部５Ｇ３と、幅Ｗ２がスルーホール１４ａ，１４ｂの幅ＷＴより狭い突出部５Ｇ４を備え、上辺側と下辺側とでは、幅の異なる２つの突出部５Ｇ３，５Ｇ４の位置関係が、左右逆になるようなグランド電極用の内部導体層５Ｇが印刷され、かつ、スルーホール１４ａ，１４ｂに側面電極形成用の導電性ペーストが充填されたマザーセラミックグリーンシートを用意する。
また、配線用の内部導体層５Ｌが印刷されたセラミックグリーンシートＳＬ３としては、図１１に示すように、側面電極形成用の凹部が形成されるべき位置、例えば、隣接する子基板１１との上辺側および下辺側の境界部に、側面電極形成用の一対のスルーホール１４ａ，１４ｂが形成されているとともに、１つの子基板１１の上辺側においては、一方のスルーホール１４ａのみと重なり、その左右両側から突出するように、長さＬ１が、グランド電極５Ｇの上辺側の突出部５Ｇ３の幅Ｗ１とほぼ同じである帯状の浮き電極３５を配設するとともに、下辺側においては他方のスルーホール１４ｂのみと重なり、その左右両側から突出するように、長さＬ１が、グランド電極５Ｇの下辺側の突出部５Ｇ３の幅Ｗ１とほぼ同じである帯状の浮き電極３５を配設したセラミックグリーンシートを用意する。
さらに、上記セラミックグリーンシートの下層側および上層側に積層されるべきマザーセラミックグリーンシートとして、特に図示しないが、上記セラミックグリーンシートとは逆に、１つの子基板１１の上辺側においては、他方のスルーホール１４ｂのみと重なり、その左右両側から突出するように帯状の浮き電極３５を配設するとともに、下辺側においては一方のスルーホール１４ａのみと重なり、その左右両側から突出するように帯状の浮き電極３５が配設されたセラミックグリーンシートを用意する。なお、このセラミックグリーンシートの構成は、図１１のセラミックグリーンシートを平面的に１８０°回転させることにより得られるものであり、実際には、図１１に示すセラミックグリーンシートを、所定のセラミックグリーンシートの上層側および下層側に積層されるべきグリーンシートとして用いることができる。
そして、これらのセラミックグリーンシートを積層し、その後は、上記実施例１の場合と同様の方法を適用することにより、図９に示すように、多層モジュール本体１の側面３に、側面電極４ａ，４ｂと、内部導体露出部５ａ１と内部導体露出部５ａ２とを備え、内部導体露出部５ａ１，５ａ２の、側面電極４ａ、４ｂの間にある先端部分が、セラミック層の積層方向についてみた場合に重なっているような構造を有する多層モジュール本体１を得ることができる。
そして、この多層モジュール本体１に、上記実施例１の場合と同様にして金属ケースを接合、固定することにより、上記実施例１の場合と同様に、金属ケースの接合強度が大きく、信頼性の高い多層モジュールが得られる。
なお、この実施例３の多層モジュールにおいても、上記実施例１の場合に準ずる作用効果を得ることができる。
なお、上記の各実施例では、内部導体露出部５ａをグランド電極５Ｇが配設された層、配線用の内部導体層５Ｌが配設された層の両方から露出させるようにしたが、いずれか一方の層からのみ露出させるように構成することも可能である。
また、露出させたい層数との関係で、いずれか一方の層または両方の層のうち、任意の層から内部導体層を露出させるように構成することも可能である。
すなわち、本願発明においては、
(１)グランド電極を利用して内部導体露出部を形成する方法、
(２)配線用の内部導体層が配設された層から内部導体露出部を側面に露出させる方法
のいずれか一方の態様で、あるいは両方の態様で内部導体露出部を形成することが可能である。
ただし、セラミックグリーンシートに内部導体層を印刷する場合、内部導体露出部となる内部導体層を同時に印刷しても、印刷工程が特に複雑になるようなことはなく、グランド電極用および配線用の内部導体層を印刷する層には、内部導体露出部となる内部導体層を同時に印刷しておき、内部導体層を有する各層から内部導体露出部を露出させることにより、内部導体露出部が多層モジュール本体の側面に多数露出した、金属ケースの接合信頼性の高い多層モジュールを効率よく製造することが可能になり、好ましい。
なお、本願発明は、上記の実施例に限られるものではなく、多層モジュール本体の具体的な構成（例えば、セラミック層と内部導体層の積層状態、内部導体層の具体的な形状、実装部品の種類や搭載態様など）、側面電極や内部導体層が露出した部分（内部導体露出部）の形状、両者の位置関係、金属ケースの具体的な構成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
上述のように、本願発明によれば、特別の部材を配設したり、側面電極の面積を増やすために製品の大型化を招いたりすることなく、金属ケースの多層モジュール本体への接合強度を向上させて、信頼性の高いケース付き多層モジュールを提供することが可能になる。
したがって、本願発明は、種々の用途に用いられる、ケース付きの多層モジュールに広く適用することが可能である。
本願発明の一実施例にかかるケース付き多層モジュールの構成を示す斜視図である。 本願発明の実施例１にかかるケース付き多層モジュールの構成を示す分解斜視図である。 本願発明の実施例１にかかるケース付き多層モジュールを構成する多層基板（多層モジュール本体）の側面を示す図である。 本願発明の一実施例にかかるケース付き多層モジュールの製造工程において、グランド電極を構成する内部導体層から多層モジュール本体の側面に内部導体層を露出させる方法を示す図である。 本願発明の実施例１にかかるケース付き多層モジュールの製造工程において、配線用の内部導体層が配設された層から多層モジュール本体の側面に内部導体層を露出させる方法を示す図である。 本願発明の他の実施例（実施例２）にかかるケース付き多層モジュールを構成する多層基板（多層モジュール本体）の側面を示す図である。 本願発明の実施例２にかかるケース付き多層モジュールの製造工程において、グランド電極を構成する内部導体層から多層モジュール本体の側面に内部導体層を露出させる方法を示す図である。 本願発明の実施例２にかかるケース付き多層モジュールの製造工程において、配線用の内部導体層が配設された層から多層モジュール本体の側面に内部導体層を露出させる方法を示す図である。 本願発明の他の実施例（実施例３）にかかるケース付き多層モジュールを構成する多層基板（多層モジュール本体）の側面を示す図である。 本願発明の実施例３にかかるケース付き多層モジュールの製造工程において、グランド電極を構成する内部導体層から多層モジュール本体の側面に内部導体層を露出させる方法を示す図である。 本願発明の実施例３にかかるケース付き多層モジュールの製造工程において、配線用の内部導体層が配設された層から多層モジュール本体の側面に内部導体層を露出させる方法を示す図である。 従来のケース付き多層モジュールにおける金属ケースの取付構造を示す図である。 従来のケース付き多層モジュールの要部を拡大して示す図である。
符号の説明
１ 多層モジュール本体（多層基板）
２ 一方主面（上面）
３ 側面
４（４ａ，４ｂ） 側面電極
５ 内部導体層
５ａ 内部導体層の端部（内部導体露出部）
５ａ１ 内部導体露出部
５ａ２ 内部導体露出部
５Ｇ グランド電極用の内部導体層（グランド電極）
５Ｇ１ 上辺側突出部
５Ｇ２ 下辺側突出部
５Ｇ３、５Ｇ４ 突出部
５Ｌ 配線用の内部導体層
６ はんだ
８ 他方主面（下面）
９ 凹部
１１ 子基板
１４ａ，１４ｂ スルーホール
２１ 金属ケース
２２ 爪部
３１ 実装部品
３５ 浮き電極
ＳＧ１，ＳＬ１ セラミックグリーンシート
ＳＧ２，ＳＬ２ セラミックグリーンシート
ＳＧ３，ＳＬ３ セラミックグリーンシート
Ｌ，Ｌ１ 浮き電極の長さ
Ｗ 上辺側突出部および下辺側突出部の幅
Ｗ１，Ｗ２ 突出部の幅
ＷＴ スルーホールの幅

Claims (3)

  1. 多層基板に実装部品を搭載してなる多層モジュール本体と、前記多層モジュール本体の少なくとも一方の主面を覆うように配設された金属ケースとを備えたケース付き多層モジュールであって、
    前記多層モジュール本体が、積層された複数のセラミック層と、前記セラミック層間に形成された内部導体層とを備えるとともに、互いに対向する一対の主面と、前記一対の主面を接続する側面とを備えた形状を有し、かつ、前記側面の少なくとも１つには、前記セラミック層の積層方向に延びる複数の側面電極が配設されているとともに、前記複数の側面電極が配設された側面の、互いに隣り合う一対の側面電極に挟まれた領域には、少なくとも１層の前記内部導体層が露出しており、かつ、
    前記金属ケースは、天板と爪部とを備え、前記爪部は多層モジュール本体の、前記側面電極が配設された側面に延びるように形成され、前記側面電極および側面に露出した前記内部導体層にはんだ付けされていること
    を特徴とするケース付き多層モジュール。
  2. 前記多層モジュール本体の側面の、互いに隣り合う一対の側面電極に挟まれた領域に露出した複数の内部導体層が、前記セラミック層の積層方向についてみた場合に、少なくとも一部が重なるような態様で、前記側面に露出していることを特徴とする請求項１記載のケース付き多層モジュール。
  3. 前記多層モジュール本体の、前記側面に露出した内部導体層が、互いに隣り合う前記一対の側面電極の一方から他方に達するような態様で前記側面に露出していることを特徴とする請求項１記載のケース付き多層モジュール。
JP2006138235A 2006-05-17 2006-05-17 ケース付き多層モジュール Expired - Fee Related JP3969453B1 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2006138235A JP3969453B1 (ja) 2006-05-17 2006-05-17 ケース付き多層モジュール
TW096107162A TWI336609B (en) 2006-05-17 2007-03-02 Case-containing multilayer module
CN2007800178801A CN101449635B (zh) 2006-05-17 2007-03-30 被包覆的多层模块
EP07740537A EP2019577B1 (en) 2006-05-17 2007-03-30 Multilayer module with case
DE602007007470T DE602007007470D1 (de) 2006-05-17 2007-03-30 Mehrschichtmodul mit gehäuse
PCT/JP2007/057101 WO2007132599A1 (ja) 2006-05-17 2007-03-30 ケース付き多層モジュール
AT07740537T ATE472931T1 (de) 2006-05-17 2007-03-30 Mehrschichtmodul mit gehäuse
KR1020087027741A KR100977391B1 (ko) 2006-05-17 2007-03-30 케이스 부착 다층 모듈
US12/265,948 US7660132B2 (en) 2006-05-17 2008-11-06 Covered multilayer module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006138235A JP3969453B1 (ja) 2006-05-17 2006-05-17 ケース付き多層モジュール

Publications (2)

Publication Number Publication Date
JP3969453B1 JP3969453B1 (ja) 2007-09-05
JP2007311505A true JP2007311505A (ja) 2007-11-29

Family

ID=38556211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006138235A Expired - Fee Related JP3969453B1 (ja) 2006-05-17 2006-05-17 ケース付き多層モジュール

Country Status (9)

Country Link
US (1) US7660132B2 (ja)
EP (1) EP2019577B1 (ja)
JP (1) JP3969453B1 (ja)
KR (1) KR100977391B1 (ja)
CN (1) CN101449635B (ja)
AT (1) ATE472931T1 (ja)
DE (1) DE602007007470D1 (ja)
TW (1) TWI336609B (ja)
WO (1) WO2007132599A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5118713B2 (ja) * 2010-02-25 2013-01-16 シャープ株式会社 回路モジュールおよびそれを備えた電子機器ならびに回路モジュールの製造方法
KR101128931B1 (ko) * 2010-08-11 2012-03-27 삼성전기주식회사 카메라 모듈
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9105899B2 (en) * 2012-09-07 2015-08-11 Apple Inc. Electronic device subassemblies
US20140139985A1 (en) * 2012-11-12 2014-05-22 Industrial Technology Research Institute Environmental sensitive electronic device package
KR20170057954A (ko) * 2015-11-18 2017-05-26 삼성전자주식회사 쉴드캔 구조
CN109699115B (zh) * 2017-10-23 2020-06-23 苏州旭创科技有限公司 光模块
JP2020155517A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03110906A (ja) * 1989-09-26 1991-05-10 Nec Corp 発振器
JP2616280B2 (ja) * 1991-04-27 1997-06-04 株式会社村田製作所 発振器及びその製造方法
JPH06252562A (ja) 1993-02-26 1994-09-09 Alps Electric Co Ltd 多層回路基板
US5376759A (en) * 1993-06-24 1994-12-27 Northern Telecom Limited Multiple layer printed circuit board
JPH07263892A (ja) * 1994-03-18 1995-10-13 Sony Corp ケース付き電子部品
JP2938820B2 (ja) * 1996-03-14 1999-08-25 ティーディーケイ株式会社 高周波モジュール
US5875099A (en) * 1996-05-09 1999-02-23 Murata Manufacturing Co., Ltd. Electronic component
JP2850860B2 (ja) * 1996-06-24 1999-01-27 住友金属工業株式会社 電子部品の製造方法
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
JPH1131893A (ja) * 1997-05-12 1999-02-02 Murata Mfg Co Ltd 電子部品の製造方法およびそれを用いた電子部品
JP3679600B2 (ja) 1998-02-19 2005-08-03 日本特殊陶業株式会社 表面実装用基板
JP3520776B2 (ja) * 1998-05-28 2004-04-19 株式会社村田製作所 電子部品
JP3304898B2 (ja) * 1998-11-20 2002-07-22 株式会社村田製作所 複合高周波部品及びそれを用いた移動体通信装置
JP3891737B2 (ja) * 1999-04-19 2007-03-14 シャープ株式会社 発振器及びその発振特性調整方法
JP2001237585A (ja) * 2000-02-22 2001-08-31 Murata Mfg Co Ltd 電子部品及びその製造方法
GB2365007B (en) * 2000-07-21 2002-06-26 Murata Manufacturing Co Insulative ceramic compact
US6760227B2 (en) * 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
GB2371775B (en) * 2000-12-19 2002-12-31 Murata Manufacturing Co Composite multilayer ceramic electronic parts and method of manfacturing the same
KR100519422B1 (ko) * 2001-03-28 2005-10-07 가부시키가이샤 무라타 세이사쿠쇼 절연체 세라믹 조성물 및 그것을 이용한 절연체 세라믹
JP3855679B2 (ja) * 2001-05-01 2006-12-13 株式会社村田製作所 表面実装型電子部品
JP3843912B2 (ja) * 2001-10-22 2006-11-08 株式会社村田製作所 多層回路基板用ガラスセラミック材料および多層回路基板
JP2004235184A (ja) * 2003-01-28 2004-08-19 Matsushita Electric Ind Co Ltd 高周波装置

Also Published As

Publication number Publication date
JP3969453B1 (ja) 2007-09-05
WO2007132599A1 (ja) 2007-11-22
TWI336609B (en) 2011-01-21
CN101449635B (zh) 2012-06-13
US7660132B2 (en) 2010-02-09
KR100977391B1 (ko) 2010-08-20
EP2019577A1 (en) 2009-01-28
KR20080109091A (ko) 2008-12-16
CN101449635A (zh) 2009-06-03
EP2019577B1 (en) 2010-06-30
US20090052149A1 (en) 2009-02-26
DE602007007470D1 (de) 2010-08-12
EP2019577A4 (en) 2009-08-26
TW200744426A (en) 2007-12-01
ATE472931T1 (de) 2010-07-15

Similar Documents

Publication Publication Date Title
JP3969453B1 (ja) ケース付き多層モジュール
US9947466B2 (en) Electronic component
KR100659521B1 (ko) 내부도체의 접속구조 및 다층기판
TW201308378A (zh) 晶片零件構造體及製造方法
JP2004179232A (ja) 半導体装置及びその製造方法並びに電子機器
JP5799973B2 (ja) セラミック多層配線基板およびこれを備えるモジュール
JPWO2017188253A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP3855798B2 (ja) 積層セラミック電子部品およびその製造方法
WO2017077837A1 (ja) 部品実装基板
JP2000068149A (ja) 積層電子部品及びその製造方法
JP3493291B2 (ja) 多層回路基板
JP2005005092A (ja) 電子回路装置及び接続部材
JPH03280496A (ja) 多層基板の電子部品実装構造及びその実装方法
KR200158231Y1 (ko) 멀티 세라믹 기판
US20050029008A1 (en) Surface mounted electronic circuit module
JP7438656B2 (ja) 集合基板
WO2021005965A1 (ja) 回路基板
JP2007189098A (ja) 板間接続用チップ部品、その製造方法およびこれを用いた配線基板の接続方法
JP2004031743A (ja) セラミック部品
JPH0750462A (ja) 電子回路基板
JP2010199098A (ja) 基板積層体及びその製造方法
WO2006033170A1 (ja) 配線基板および配線基板モジュール
JP2006287262A (ja) 積層セラミック電子部品
JPH10233573A (ja) プリント配線板及び部品実装方法
JPS61139093A (ja) セラミツク多層印刷配線板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070528

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees