JP2005005092A - 電子回路装置及び接続部材 - Google Patents
電子回路装置及び接続部材 Download PDFInfo
- Publication number
- JP2005005092A JP2005005092A JP2003166281A JP2003166281A JP2005005092A JP 2005005092 A JP2005005092 A JP 2005005092A JP 2003166281 A JP2003166281 A JP 2003166281A JP 2003166281 A JP2003166281 A JP 2003166281A JP 2005005092 A JP2005005092 A JP 2005005092A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- connection member
- partial
- laminated
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】電子回路装置は、複数の回路基板を重ね合わせるように組み合わせてなる電子回路装置において、複数の回路基板間の接続部材は、配線を施した配線基板を、この配線の所定位置を基準にして配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、積層接続部材を、部分配線の断面部位が重ね合わせする回路基板のそれぞれに突き合わせるようにして配設したことである。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、電子回路装置及び接続部材に関し、特に複数の回路基板を重ね合わせるように組み合わせてなる電子回路装置及びこの電子回路装置に用いられる接続部材に関する。
【0002】
【従来の技術】
従来技術において、電子機器の小型化を実現するために電子部品を高密度に実装するべく、従来の平面上に実装する実装方式に変わり、電子部品を実装した電子回路基板を三次元的に積層する構造が提案されている。
図8に示すように、電子部品が実装された電子回路基板111を複数段積層する三次元実装構造では、積層接続部材115が配線チップで構成されるもの(特開昭63−156395号公報)、部品で構成されるもの(特開2002−217514号公報)、はんだボールで構成されるもの(特開2000−196013号公報)、コネクタで構成されるもの(特開2001−284760号公報)等が提案されている。
【0003】
又、図9に示すように、積層接続部材115が、予め、部品搭載エリアを確保する穴加工されたプリント回路基板のスルーホール118を介して電気的導通を図る方法(特開2003−7972)も提案されている。
【0004】
【特許文献1】
特開2001−284760号公報 (第3頁〜4頁 第1図)
【0005】
【発明が解決しようとする課題】
しかしながら、従来技術で説明した様々な電子回路基板を三次元に積層する構造において、第1の問題点として、用いられる積層接続部材では、積層構造設計の自由度が少なく、電子回路基板間のギャップTを充分確保することが困難である。
【0006】
第2の問題点として、これらの手法で用いられる積層接続部材では、電気設計の自由度が少なく、シールドパターンやテストランドを設けることが困難である。
【0007】
従って、上記のような問題点に鑑み、安価で容易に、電子回路基板間のギャップTを広げられ、且つ配線設計の自由度が高く、シールドパターンやテストランドを設けられる積層接続部材を作成する手法及びこの積層接続部材を用いた電子回路装置を提供することに解決しなければならない課題を有する。
【0008】
【課題を解決するための手段】
上記課題を達成するために、本発明に係る電子回路装置及び接続部材は、次に示す構成にすることである。
【0009】
(1)電子回路装置は、複数の回路基板を重ね合わせるように組み合わせてなる電子回路装置において、前記複数の回路基板間の接続部材は、配線を施した配線基板を、この配線の所定位置を基準にして前記配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、前記積層接続部材を、前記部分配線の断面部位が重ね合わせする回路基板のそれぞれに突き合わせるようにして配設したことである。
(2)前記積層接続部材の部分配線には、信号チェック用のテストランドを設けたことを特徴とする(1)に記載の電子回路装置。
(3)前記積層接続部材の部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする(1)に記載の電子回路装置。
【0010】
(4)電子回路装置は、複数の回路基板を重ね合わせるように組み合わせてなる電子回路装置において、前記複数の回路基板間の接続部材は、整列状態に配設した複数の配線を施した配線基板を、この複数の配線の同一位置を基準にして前記複数の配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、前記積層接続部材を、前記部分配線の断面部位が重ね合わせする回路基板のそれぞれに突き合わせるようにして配設したことを特徴とする電子回路装置。
(5)前記積層接続部材の部分配線を、インピーダンス低減用の隣接する配線と短絡させたことを特徴とする(4)に記載の電子回路装置。
(6)前記積層接続部材の部分配線には、信号チェック用のテストランドを設けたことを特徴とする(4)に記載の電子回路装置。
(7)前記積層接続部材の部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする(4)に記載の電子回路装置。
【0011】
(8)電子回路装置は、複数の回路基板を重ね合わせるように組み合わせてなる電子回路装置において、前記複数の回路基板間の接続部材は、整列状態に配設した複数の配線のそれぞれに、隣接する配線と同一位置であって等間隔のスルーホールを施した配線基板を、この複数の配線の同一位置のスルーホールを基準にして前記複数の配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、前記積層接続部材を、前記部分配線の断面部位が重ね合わせする回路基板に突き合わせるようにして配設したことである。
(9)前記積層接続部材の部分配線は、インピーダンス低減用の隣接する配線と短絡させたことを特徴とする(8)に記載の電子回路装置
(10)前記積層接続部材の部分配線には、信号チェック用のテストランドを設けたことを特徴とする(8)に記載の電子回路装置。
(11)前記積層接続部材の部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする(8)に記載の電子回路装置。
【0012】
(12)接続部材は、配線を施した配線基板を、該配線の所定位置を基準にして配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、前記積層接続部材を、前記部分配線の断面部位を回路基板に突き合わせて配設することである。
(13)前記配線基板の配線は、隣接する配線と短絡させたことを特徴とする(12)に記載の接続部材。
(14)前記部分配線には、信号チェック用のテストランドを設けたことを特徴とする(12)に記載の接続部材。
(15)前記部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする(12)に記載の接続部材。
【0013】
(16)接続部材は、整列状態に配設した複数の配線を施した配線基板を、この複数の配線の同一位置を基準にして前記複数の配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、前記積層接続部材を、前記部分配線の断面部位を回路基板に突き合わせて配設することである。
(17)前記配線基板の配線は、隣接する配線と短絡させたことを特徴とする(16)に記載の接続部材。
(18)前記部分配線には、信号チェック用のテストランドを設けたことを特徴とする(16)に記載の接続部材。
(19)前記部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする(16)に記載の接続部材。
【0014】
(20)接続部材は、整列状態に配設した複数の配線のそれぞれに、隣接する配線と同一位置であって等間隔のスルーホールを施した配線基板を、この複数の配線の同一位置のスルーホールを基準にして前記複数の配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、前記積層接続部材を、前記部分配線の断面部位を回路基板に突き合わせて配設することである。
(21)前記配線基板の配線は、隣接する配線と短絡させたことを特徴とする(20)に記載の接続部材。
(22)前記部分配線には、信号チェック用のテストランドを設けたことを特徴とする(20)に記載の接続部材。
(23)前記部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする(20)に記載の接続部材。
【0015】
このように、配線を施した配線基板を、配線を跨ぐようにして切断して積層接続部材を作成することで、重ね合わせる回路基板のギャップを切断する寸法に合わせることができ、その設計の自由度が高めることが可能で、又、電子回路基板の配線状態に合わせて部分配線を作成することができ、高密度な実装をした電子回路基板を重ね合わせることができるようになる。
【0016】
【発明の実施の形態】
次に、本願発明に係る電子回路装置及び接続部材の実施形態について図面を参照して説明する。
【0017】
本願発明に係る第1の実施形態の電子回路装置は、複数の電子回路基板を重ね合わせて三次元実装構造体にしたものであり、電子回路基板同士を三次元に接続する積層接続部材を、設計自由度が高く、且つ安価に提供することを目的としており、図1は、本発明の三次元実装構造体を断面からみたもので、図3は本発明の接続部材である積層接続部材を製造する様子を示した斜視図である。
【0018】
電子回路装置は、図1に示すように、表面実装されたチップ等を搭載した複数の電子回路基板11と、これら複数の電子回路基板11を重ね合わせた状態で電気的に接続する機能を備えた積層接続部材15を配設した構造となっている。
電子回路基板11はプラスチックやセラミックスなどを材料としたプリント回路基板に、半導体部品や抵抗、コンデンサなどに代表される一般電子部品がはんだ付けされて構成されている。
この電子回路基板11は、図2に示すように、部品実装領域12の端部4辺に接続ランド13を設けた構造になっており、この接続ランド13に積層接続部材15を配設する。この接続ランド13は、部品実装領域12の4辺に設けられることが望ましいが、1辺〜3辺に設けてもよい。
【0019】
この電子回路基板11の接続ランド13への積層接続部材15の接続は、クリーム半田印刷、積層、リフローすることで電気的、機械的に接続される構造になっている。
【0020】
さて、積層接続部材15は、図3(A)に示すように、プラスチックやセラミックスなどを材料とした基板16に、整列状態に配設した複数の配線17のそれぞれに、隣接する配線と同一位置であって等間隔のスルーホール18を施した配線基板19を用意する。
【0021】
そして、図3(B)に示すように、複数の配線の同一位置のスルーホールを基準にして複数の配線17を跨ぐように切断する(図3(A)においてラインP1とP2の位置)ことで、壁面が切断スルーホール20を備えた部分基板21に部分配線22を備えた積層接続部材23となる。
【0022】
この積層接続部材23は、図3(C)に示すように、切断して得られた部分配線22が縦方向になるように90度回転させた状態にして、部分配線22の断面部位を電子回路基板に突き合わせるようにして配設する。この部分配線22の長さが電子回路基板の重ね合わせる積層ギャップTとなる。
【0023】
このようにしてスルーホール18の間隔で電子回路基板を重ね合わせる積層ギャップTを設定することができるため、電子回路基板の重ね合わせる間隔をスルーホール18の間隔を任意に設定することで自由に設定できるため、その設計自由度が極めて容易になる。
又、配線基板19は、単純な配線パターンとスルーホール18を有する単層若しくは多層のプリント回路基板であるため、安価な接合部材となり得る。
このように、積層接続部材23は、切断スルーホール20の部位が電子回路基板との接合部となり、部分配線22の断面部位が電子回路基板と突き合わせて電気的に接続する部位となるのである。
【0024】
尚、実施例において、配線基板19に配設した配線は整列状態にしたがこれに限定されることなく、一部の配線が傾斜した状態の配線でもよく、又、単一の配線も含むことは勿論のことである。
【0025】
次に、第2の実施形態の積層接続部材について、図面を参照して説明する。
【0026】
第2の実施形態の積層接続部材は、図4(A)に示すように、プラスチックやセラミックスなどを材料とした基板16に、整列状態に配設した複数の配線17を施した配線基板19Aを用意する。
【0027】
そして、図4(B)に示すように、複数の配線17の同一位置を基準にして前記複数の配線17を跨ぐように切断する(図4(A)においてラインP1とP2の位置)ことで得られた部分基板21Aに部分配線22Aを備えた積層接続部材23Aとなる。
【0028】
この積層接続部材23Aは、図4(C)に示すように、切断して得られた部分配線22Aが縦方向になるように90度回転させた状態にして、部分配線22Aの断面部位を電子回路基板に突き合わせるようにして配設する。この部分配線22Aの長さが電子回路基板の重ね合わせる積層ギャップTとなる。
【0029】
このようにして、電子回路基板の重ね合わせる間隔に合わせて任意に切断する間隔を設定するようにしたことで、その設計自由度が極めて容易になる。
又、配線基板19Aは、単純な配線パターンを有する単層若しくは多層のプリント回路基板であるため、安価な接合部材となり得る。
このように、積層接続部材23Aは、断面部位が電子回路基板との接合部となり、部分配線22Aの断面部位が電子回路基板と突き合わせて電気的に接続する部位となるのである。
【0030】
尚、実施例において、配線基板19Aに配設した配線17は整列状態にしたがこれに限定されることなく、例えば、一部の配線が傾斜した状態の配線でもよく、又、単一の配線も含むことは勿論のことである。
【0031】
次に、第3の実施形態の積層接続部材について、図面を参照して説明する。
【0032】
第3の実施形態の積層接続部材は、図5(A)に示すように、プラスチックやセラミックスなどを材料とした基板16に、整列状態に配設した複数の配線17のそれぞれに、隣接する配線と同一位置であって等間隔のスルーホール18を施し且つスルーホール18の間に信号チェック用のテストランド24を設けた配線基板19Bを用意する。
【0033】
そして、図5(B)に示すように、複数の配線17の同一位置のスルーホール18を基準にして複数の配線17を跨ぐように切断する(図5(A)においてラインP1とP2の位置)ことで、壁面が切断スルーホール20Aを備えた部分基板21Bに部分配線22Bを備え、その部分配線22Bの途中に信号チェック用のテストランド24を備えた積層接続部材23Bとなる。
【0034】
この積層接続部材23Bは、切断して得られた部分配線22Bが縦方向になるように90度回転させた状態にして、部分配線22Bの断面部位を電子回路基板に突き合わせるようにして配設する。この部分配線22Bの長さが電子回路基板の重ね合わせる積層ギャップTとなる。
【0035】
このように、スルーホール18を基準にして切断して得られた部分配線の途中に信号チェック用のテストランド24を設けた構造にすると、このテストランド24を用いて、三次元実装構造体の電子回路装置の特性検査を行うことができ、又、信号を印加することで回路を動作させることも可能である。
【0036】
次に、第4の実施形態の積層接続部材について、図面を参照して説明する。
【0037】
第4の実施形態の積層接続部材は、図6(A)に示すように、プラスチックやセラミックスなどを材料とした基板16に、隣接する配線を短絡させ、その短絡させた配線17Aと同一位置であって等間隔のスルーホール18を施した配線基板19Cを用意する。
【0038】
そして、図6(B)に示すように、複数の配線17Aの同一位置のスルーホール18を基準にして短絡させた配線17Aを跨ぐように切断する(図6(A)においてラインP1とP2の位置)ことで、壁面が切断スルーホール20Bを備えた部分基板21Cに短絡した部分配線22Cを備えた積層接続部材23Cとなる。
【0039】
この積層接続部材23Cは、切断して得られた部分配線22Cが縦方向になるように90度回転させた状態にして、部分配線22Cの断面部位を電子回路基板に突き合わせるようにして配設する。この部分配線22Cの長さが電子回路基板の重ね合わせる積層ギャップTとなる。
【0040】
このように、隣接する配線同士を短絡させた部分配線22Cにすることで、単独配線に比べインピーダンスを低減できるため、例えば、電源ラインのように大きな電流を流す場合に好適である。
【0041】
次に、第5の実施形態の積層接続部材について、図面を参照して説明する。
【0042】
第5の実施形態の積層接続部材は、図7(A)に示すように、プラスチックやセラミックスなどを材料とした多層基板16Aに、内層を整列状態に配設した複数の配線17Bにし、且つ隣接する配線と同一位置であって等間隔のスルーホール18を施し、表層にスルーホール18の部分を剥き出しにした状態で配線17Bを覆うようにノイズ低減用のシールド手段であるシールド部25を備えた配線基板19Dを用意する。
【0043】
そして、図7(B)に示すように、複数の配線の同一位置のスルーホール18を基準にして複数の配線を跨ぐように切断する(図7(A)においてラインP1とP2の位置)ことで、壁面が切断スルーホール20Cを備えた部分基板21Dに部分配線22Dを備え、その部分配線22Dを覆うように部分シールド部26を備えた積層接続部材23Dとなる。
【0044】
この積層接続部材23Dは、切断して得られた部分配線22Dが縦方向になるように90度回転させた状態にして、部分配線22Dの断面部位を電子回路基板に突き合わせるようにして配設する。この部分配線26の長さが電子回路基板の重ね合わせる積層ギャップTとなる。
【0045】
このように、積層接続部材23Dは、多層基板16Aを用いて、内層で信号を伝達させる部分配線22Dとし、表層に部分シールド部26を設けるようにしたことで、外部の信号配線から発生する放射ノイズや外部からのノイズの影響を遮断できるため、内層の部分配線22Dを通る信号の特性劣化を防止できる。又、内層の部分配線22Dを通る信号から発生する放射ノイズが外部に出ることを防止できるため、三次元実装構造体の電子回路装置での外部回路動作への悪影響防止できるのである。
【0046】
【発明の効果】
以上説明したように、配線を施した配線基板を、配線を跨ぐように切断して積層接続部材を作成するようにしたことで、重ね合わせる回路基板のギャップを切断する寸法に合わせることができ、その設計の自由度が高まると共に、電子回路基板の配線状態に合わせて部分配線を作成することができ、高密度な実装をした電子回路基板の重ね合わせが可能になるという効果がある。
【0047】
又、積層接続部材にテストランドを設けた構造にしたことで、検査等に用いることができるため、三次元実装構造体の電子回路基板装置の品質管理をすることが容易にできるという効果がある。
【0048】
更に、積層接続部材にシールド部を設けることで、三次元実装時の積層接続部材へのノイズの影響を抑制することができ、高品質な三次元実装構造体の電子回路基板装置が得られるという効果がある。
【図面の簡単な説明】
【図1】本発明に係る電子回路装置の断面図である。
【図2】同、電子回路基板の接続ランドを示した説明図である。
【図3】同、第1の実施形態の積層接続部材を作成する工程を示した説明図である。
【図4】同、第2の実施形態の積層接続部材を作成する工程を示した説明図である。
【図5】同、第3の実施形態の積層接続部材を作成する工程を示した説明図である。
【図6】同、第4の実施形態の積層接続部材を作成する工程を示した説明図である。
【図7】同、第5の実施形態の積層接続部材を作成する工程を示した説明図である。
【図8】従来技術における電子回路装置の断面図である。
【図9】従来技術における積層接続部材を示した説明図である。
【符号の説明】
11;電子回路基板、12;部品実装領域、13;接続ランド、15;積層接続部材、16;基板、16A;多層基板、17;配線、17A;配線、17B;配線、18;スルーホール、19;配線基板、19A;配線基板、19B;配線基板、19C;配線基板、19D;配線基板、20;切断スルーホール、20A;切断スルーホール、20B;切断スルーホール、20C;切断スルーホール、21;部分基板、21A;部分基板、21B;部分基板、21C;部分基板、21D;部分基板、22;部分配線、22A;部分配線、22B;部分配線、22C;部分配線、22D;部分配線、23;積層接続部材、23A;積層接続部材、23B;積層接続部材、23C;積層接続部材、24;テストランド、23D;積層接続部材、25;シールド部、26;部分シールド部。
Claims (23)
- 複数の回路基板を重ね合わせるように組み合わせてなる電子回路装置において、
前記複数の回路基板間の接続部材は、配線を施した配線基板を、この配線の所定位置を基準にして前記配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、
前記積層接続部材を、前記部分配線の断面部位が重ね合わせする回路基板のそれぞれに突き合わせるようにして配設したことを特徴とする電子回路装置。 - 前記積層接続部材の部分配線には、信号チェック用のテストランドを設けたことを特徴とする請求項1に記載の電子回路装置。
- 前記積層接続部材の部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする請求項1に記載の電子回路装置。
- 複数の回路基板を重ね合わせるように組み合わせてなる電子回路装置において、
前記複数の回路基板間の接続部材は、整列状態に配設した複数の配線を施した配線基板を、この複数の配線の同一位置を基準にして前記複数の配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、
前記積層接続部材を、前記部分配線の断面部位が重ね合わせする回路基板のそれぞれに突き合わせるようにして配設したことを特徴とする電子回路装置。 - 前記積層接続部材の部分配線を、インピーダンス低減用の隣接する配線と短絡させたことを特徴とする請求項4に記載の電子回路装置。
- 前記積層接続部材の部分配線には、信号チェック用のテストランドを設けたことを特徴とする請求項4に記載の電子回路装置。
- 前記積層接続部材の部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする請求項4に記載の電子回路装置。
- 複数の回路基板を重ね合わせるように組み合わせてなる電子回路装置において、
前記複数の回路基板間の接続部材は、整列状態に配設した複数の配線のそれぞれに、隣接する配線と同一位置であって等間隔のスルーホールを施した配線基板を、この複数の配線の同一位置のスルーホールを基準にして前記複数の配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、
前記積層接続部材を、前記部分配線の断面部位が重ね合わせする回路基板に突き合わせるようにして配設したことを特徴とする電子回路装置。 - 前記積層接続部材の部分配線は、インピーダンス低減用の隣接する配線と短絡させたことを特徴とする請求項8に記載の電子回路装置
- 前記積層接続部材の部分配線には、信号チェック用のテストランドを設けたことを特徴とする請求項8に記載の電子回路装置。
- 前記積層接続部材の部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする請求項8に記載の電子回路装置。
- 配線を施した配線基板を、該配線の所定位置を基準にして配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、
前記積層接続部材を、前記部分配線の断面部位を回路基板に突き合わせて配設することを特徴とする接続部材。 - 前記配線基板の配線は、隣接する配線と短絡させたことを特徴とする請求項12に記載の接続部材。
- 前記部分配線には、信号チェック用のテストランドを設けたことを特徴とする請求項12に記載の接続部材。
- 前記部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする請求項12に記載の接続部材。
- 整列状態に配設した複数の配線を施した配線基板を、この複数の配線の同一位置を基準にして前記複数の配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、
前記積層接続部材を、前記部分配線の断面部位を回路基板に突き合わせて配設することを特徴とする接続部材。 - 前記配線基板の配線は、隣接する配線と短絡させたことを特徴とする請求項16に記載の接続部材。
- 前記部分配線には、信号チェック用のテストランドを設けたことを特徴とする請求項16に記載の接続部材。
- 前記部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする請求項16に記載の接続部材。
- 整列状態に配設した複数の配線のそれぞれに、隣接する配線と同一位置であって等間隔のスルーホールを施した配線基板を、この複数の配線の同一位置のスルーホールを基準にして前記複数の配線を跨ぐように切断して得られた部分配線を備えた積層接続部材であって、
前記積層接続部材を、前記部分配線の断面部位を回路基板に突き合わせて配設することを特徴とする接続部材。 - 前記配線基板の配線は、隣接する配線と短絡させたことを特徴とする請求項20に記載の接続部材。
- 前記部分配線には、信号チェック用のテストランドを設けたことを特徴とする請求項20に記載の接続部材。
- 前記部分配線には、ノイズ低減用のシールド手段を施したことを特徴とする請求項20に記載の接続部材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003166281A JP2005005092A (ja) | 2003-06-11 | 2003-06-11 | 電子回路装置及び接続部材 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003166281A JP2005005092A (ja) | 2003-06-11 | 2003-06-11 | 電子回路装置及び接続部材 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005005092A true JP2005005092A (ja) | 2005-01-06 |
Family
ID=34092486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003166281A Pending JP2005005092A (ja) | 2003-06-11 | 2003-06-11 | 電子回路装置及び接続部材 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005005092A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007287820A (ja) * | 2006-04-14 | 2007-11-01 | Renesas Technology Corp | 電子装置及びその製造方法 |
WO2009093414A1 (ja) * | 2008-01-22 | 2009-07-30 | Olympus Corporation | 積層実装構造体 |
WO2011058702A1 (ja) * | 2009-11-10 | 2011-05-19 | 日本電気株式会社 | 電子装置及びノイズ抑制方法 |
JP2013206973A (ja) * | 2012-03-27 | 2013-10-07 | Shindengen Electric Mfg Co Ltd | 表面実装型モジュールと該表面実装型モジュールの端子、及びそれらの製造方法、並びに表面実装型モジュール搭載基板 |
WO2017090460A1 (ja) * | 2015-11-27 | 2017-06-01 | ソニー株式会社 | 基板装置、および基板装置の製造方法 |
JP2019145766A (ja) * | 2018-02-19 | 2019-08-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント回路基板 |
-
2003
- 2003-06-11 JP JP2003166281A patent/JP2005005092A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007287820A (ja) * | 2006-04-14 | 2007-11-01 | Renesas Technology Corp | 電子装置及びその製造方法 |
WO2009093414A1 (ja) * | 2008-01-22 | 2009-07-30 | Olympus Corporation | 積層実装構造体 |
US8385081B2 (en) | 2008-01-22 | 2013-02-26 | Olympus Corporation | Stacked mounting structure |
WO2011058702A1 (ja) * | 2009-11-10 | 2011-05-19 | 日本電気株式会社 | 電子装置及びノイズ抑制方法 |
JP5533881B2 (ja) * | 2009-11-10 | 2014-06-25 | 日本電気株式会社 | 電子装置及びノイズ抑制方法 |
US9313877B2 (en) | 2009-11-10 | 2016-04-12 | Nec Corporation | Electronic device and noise suppression method |
JP2013206973A (ja) * | 2012-03-27 | 2013-10-07 | Shindengen Electric Mfg Co Ltd | 表面実装型モジュールと該表面実装型モジュールの端子、及びそれらの製造方法、並びに表面実装型モジュール搭載基板 |
WO2017090460A1 (ja) * | 2015-11-27 | 2017-06-01 | ソニー株式会社 | 基板装置、および基板装置の製造方法 |
CN108353500A (zh) * | 2015-11-27 | 2018-07-31 | 索尼公司 | 基板装置及制造基板装置的方法 |
US10820416B2 (en) | 2015-11-27 | 2020-10-27 | Sony Corporation | Substrate apparatus and method of manufacturing the same |
JP2019145766A (ja) * | 2018-02-19 | 2019-08-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント回路基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
US9859221B2 (en) | Multilayer wiring board with built-in electronic component | |
JP2007311505A (ja) | ケース付き多層モジュール | |
JP5066461B2 (ja) | 配線構造及び多層プリント配線板。 | |
JPH11289167A (ja) | 多層配線板 | |
JP2005005092A (ja) | 電子回路装置及び接続部材 | |
EP1594353A1 (en) | High frequency multilayer printed wiring board | |
JP2002344092A (ja) | プリント基板 | |
JP2001189544A (ja) | プリント基板及びその電気部品実装方法 | |
WO2017077837A1 (ja) | 部品実装基板 | |
JP2001189539A (ja) | プリント基板及びその電気部品実装方法 | |
JP2003258398A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP2008034672A (ja) | チップ部品の実装方法および電子モジュール | |
WO2020090224A1 (ja) | 電子機器及び接続部品 | |
JP2007194240A (ja) | プリント基板および電子機器 | |
WO2012172890A1 (ja) | プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法 | |
JP2004327605A (ja) | プリント基板の接続構造 | |
JP2013168520A (ja) | 電子装置 | |
JPH05160540A (ja) | 回路基板ユニット | |
JP2004296718A (ja) | プリント配線板、及び駆動回路基板の製造方法 | |
JPH0750476A (ja) | 多層印刷配線板 | |
JP2005203420A (ja) | 電子回路基板 | |
JP3863496B2 (ja) | プリント基板の接地用導体への固定接続部及びプリント基板への流れ止め隆起部の形成方法 | |
JPH0553269U (ja) | 高周波シールド構造を有する多層配線基板 | |
JP2003031918A (ja) | 電子部品構成体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |