JP2013206973A - 表面実装型モジュールと該表面実装型モジュールの端子、及びそれらの製造方法、並びに表面実装型モジュール搭載基板 - Google Patents
表面実装型モジュールと該表面実装型モジュールの端子、及びそれらの製造方法、並びに表面実装型モジュール搭載基板 Download PDFInfo
- Publication number
- JP2013206973A JP2013206973A JP2012071948A JP2012071948A JP2013206973A JP 2013206973 A JP2013206973 A JP 2013206973A JP 2012071948 A JP2012071948 A JP 2012071948A JP 2012071948 A JP2012071948 A JP 2012071948A JP 2013206973 A JP2013206973 A JP 2013206973A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- terminal
- conductive path
- electronic component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【解決手段】本発明の一態様による表面実装型モジュール10は、電子部品11が実装され、下面に端子接続用のパッド部12が一直線上に複数設けられた電子部品実装基板13と、側面14a及びこの側面14aの反対面となる側面14bを有する直方体状の絶縁部材14、および側面14aに形成され且つ絶縁部材14の側面14aの上辺と下辺とを結ぶ方向に走る複数の配線15を有する端子16とを備え、端子16は、絶縁部材14の側面14aが電子部品実装基板13の主面と直交し、かつ複数の配線15,15,・・・が複数のパッド部12,12,・・・にそれぞれ対応するように電子部品実装基板13の下面に実装され、配線15はパッド部12にはんだ付けされている。
【選択図】図1
Description
上面又は下面に端子接続用のパッド部が一直線上に複数設けられた電子部品実装基板と、
第1の側面、および前記第1の側面の反対面となる第2の側面を有する直方体状の絶縁部材と、前記第1の側面に形成され且つ前記第1の側面の上辺と下辺とを結ぶ方向に走る複数の配線とを有する端子と、
を備え、
前記端子は、前記第1の側面が前記電子部品実装基板の主面と直交し、かつ前記複数の配線が前記複数のパッド部にそれぞれ対応するように、前記電子部品実装基板に接着され、前記配線は前記パッド部にはんだ付けされていることを特徴とする。
前記第1の側面に形成された配線と接続し、かつ前記第1の側面から前記第2の側面に貫通するように設けられた導電路と、
前記導電路に接続し且つ前記第2の側面の上辺と下辺とを結ぶ方向に走るように、前記第2の側面に形成された配線と、
をさらに備えてもよい。
前記第1の側面から前記第2の側面に貫通するように設けられた導電路と、
前記第2の側面に形成された配線と、
を備え、
前記第1の側面に形成された配線は、一端が前記導電路に接続し、前記第1の側面の上辺に向けて走り、
前記第2の側面に形成された配線は、一端が前記導電路と接続し、前記第2の側面の左辺と右辺とを結ぶ方向に走る横方向配線部と、一端が前記横方向配線部の他端と接続し、前記第2の側面の上辺と下辺とを結ぶ方向に走る縦方向配線部と、を有してもよい。
前記第1の側面に形成された配線と電気的に接続された分割ビアを電極としてさらに備えてもよい。
前記第1の側面に形成された配線は、複数の配線に分岐する分岐配線であってもよい。
前記第1の側面に形成された前記複数の配線のうち隣接する少なくとも2本の配線は、相互接続配線により互いに電気的に接続されていてもよい。
隣り合う前記配線間における前記絶縁部材の上面と、前記電子部品実装基板とが接着されていてもよい。
前記第1の側面および第2の側面は、上下方向の辺よりも左右方向の辺の方が長い横長の長方形状であってもよい。
前記絶縁部材は、ガラスエポキシ又はセラミックからなるようにしてもよい。
本発明による表面実装型モジュールと、
絶縁基板及び前記絶縁基板の上面に設けられた複数のパッド部を有し、前記表面実装型モジュールを搭載する被実装基板と、
を備え、
前記表面実装型モジュールの前記端子の配線と前記被実装基板のパッド部とは、はんだにより電気的に接続されているとともに、前記端子と前記被実装基板とは接着剤により接着されていることを特徴とする。
上面又は下面に端子接続用のパッド部が一直線上に複数設けられた電子部品実装基板を有する表面実装型モジュールの端子であって、
第1の側面、および前記第1の側面の反対面となる第2の側面を有する直方体状の絶縁部材と、
前記第1の側面に形成され、かつ前記絶縁部材の前記第1の側面の上辺と下辺とを結ぶ方向に走る複数の配線と、
を備え、
前記電子部品実装基板に接着された状態において、前記第1の側面が前記電子部品実装基板の主面と直交し、かつ前記複数の配線が前記複数のパッド部にそれぞれ対応することを特徴とする。
絶縁基板の両面に金属箔が設けられた金属張積層板の所定の位置に貫通孔を形成する貫通孔形成工程と、
前記貫通孔に対してめっき処理を施すことにより、前記絶縁基板の表面及び裏面の金属箔を電気的に接続する導電路を形成する導電路形成工程と、
前記導電路が形成された金属張積層板の両面に、前記導電路を覆い且つ第1の方向に走るマスクパターンを形成するマスクパターン形成工程と、
前記マスクパターンで被覆されていない金属箔をエッチング処理で除去することにより、前記第1の方向に走る配線パターンを形成する配線パターン形成工程と、
前記配線パターンが形成された金属張積層板を、切断線が前記導電路を通らないように、前記第1の方向と異なる第2の方向に沿って所定の幅に切断する切断工程と、
を備えることを特徴とする。
絶縁基板の少なくとも一方の主面に金属箔が設けられた金属張積層板の所定の位置に貫通孔を形成する貫通孔形成工程と、
前記貫通孔に対してめっき処理を施すことにより、前記絶縁基板の金属箔と電気的に接続された導電路を形成する導電路形成工程と、
前記導電路が形成された金属張積層板に、前記導電路を覆い且つ第1の方向に走るマスクパターンを形成するマスクパターン形成工程と、
前記マスクパターンで被覆されていない金属箔をエッチング処理で除去することにより、前記第1の方向に走る配線パターンを形成する配線パターン形成工程と、
前記配線パターンが形成された金属張積層板を、切断線が前記導電路を通るように、前記第1の方向と異なる第2の方向に沿って所定の幅に切断する切断工程と、
を備えることを特徴とする。
絶縁基板の少なくとも一方の面に第1の方向に走る複数の配線パターンを形成する配線パターン形成工程と、
前記複数の配線パターンが形成された絶縁基板を前記第1の方向と異なる第2の方向に沿って所定の幅に切断し、それにより、前記複数の配線パターンに対応した複数の配線を有する端子を作製する切断工程と、
前記複数の配線が形成された面が一直線上に複数のパッド部が設けられた電子部品実装基板の主面と直交し、かつ前記複数の配線が前記複数のパッド部にそれぞれ対応するように、前記端子を前記電子部品実装基板に接着する接着工程と、
前記配線と前記パッド部とをはんだ付けするはんだ付け工程と、
を備えることを特徴とする。
本発明の一実施形態に係る表面実装型モジュールについて、図1ないし図3を用いて説明する。図1は、本実施形態による表面実装型モジュール10の斜視図であり、図2は、表面実装型モジュール10の端子16の斜視図である。図3は、被実装基板30に表面実装型モジュール10が実装された表面実装型モジュール搭載基板40の断面図である。
図5は、第1の変形例による端子16Aの斜視図を示している。図5に示すように、端子16Aは、導電路(ビア)18と、側面14bに形成された配線17とをさらに備える。
図7は、第2の変形例による端子16Bの斜視図を示している。
図8は、第3の変形例による端子16Cの斜視図を示している。
図10は、第4の変形例による端子16Dの斜視図を示している。
図11は、第5の変形例による端子16Eの斜視図を示している。
11 電子部品
12,22 パッド部
13 電子部品実装基板
14 絶縁部材
14a (絶縁部材の)側面
14b (絶縁部材の)側面
14c (絶縁部材の)上面
15 配線
16,16A,16B,16C,16D,16E 端子
17 配線
18 導電路
19,19a,19b はんだ
20 配線
20a 横方向配線部
20b 縦方向配線部
21 接着剤
23 分割ビア
24 分岐配線
25 相互接続配線
26 電極
30 被実装基板
31 絶縁基板
32 パッド部
40 表面実装型モジュール搭載基板
51 絶縁基板
52,53 配線パターン
54 めっきスルーホール
Claims (14)
- 上面又は下面に端子接続用のパッド部が一直線上に複数設けられた電子部品実装基板と、
第1の側面、および前記第1の側面の反対面となる第2の側面を有する直方体状の絶縁部材と、前記第1の側面に形成され且つ前記第1の側面の上辺と下辺とを結ぶ方向に走る複数の配線とを有する端子と、
を備え、
前記端子は、前記第1の側面が前記電子部品実装基板の主面と直交し、かつ前記複数の配線が前記複数のパッド部にそれぞれ対応するように、前記電子部品実装基板に接着され、前記配線は前記パッド部にはんだ付けされていることを特徴とする表面実装型モジュール。 - 前記第1の側面に形成された配線と接続し、かつ前記第1の側面から前記第2の側面に貫通するように設けられた導電路と、
前記導電路に接続し且つ前記第2の側面の上辺と下辺とを結ぶ方向に走るように、前記第2の側面に形成された配線と、
をさらに備えることを特徴とする請求項1に記載の表面実装型モジュール。 - 前記第1の側面から前記第2の側面に貫通するように設けられた導電路と、
前記第2の側面に形成された配線と、
を備え、
前記第1の側面に形成された配線は、一端が前記導電路に接続し、前記第1の側面の上辺に向けて走り、
前記第2の側面に形成された配線は、一端が前記導電路と接続し、前記第2の側面の左辺と右辺とを結ぶ方向に走る横方向配線部と、一端が前記横方向配線部の他端と接続し、前記第2の側面の上辺と下辺とを結ぶ方向に走る縦方向配線部と、を有することを特徴とする請求項1に記載の表面実装型モジュール。 - 前記第1の側面に形成された配線と電気的に接続された分割ビアを電極としてさらに備えることを特徴とする請求項1に記載の表面実装型モジュール。
- 前記第1の側面に形成された配線は、複数の配線に分岐する分岐配線であることを特徴とする請求項1に記載の表面実装型モジュール。
- 前記第1の側面に形成された前記複数の配線のうち隣接する少なくとも2本の配線は、相互接続配線により互いに電気的に接続されていることを特徴とする請求項1に記載の表面実装型モジュール。
- 隣り合う前記配線間における前記絶縁部材の上面と、前記電子部品実装基板とが接着されていることを特徴とする請求項1ないし6のいずれかに記載の表面実装型モジュール。
- 前記第1の側面および第2の側面は、上下方向の辺よりも左右方向の辺の方が長い横長の長方形状であることを特徴とする請求項1ないし7のいずれかに記載の表面実装型モジュール。
- 前記絶縁部材は、ガラスエポキシ又はセラミックからなることを特徴とする請求項1ないし8のいずれかに記載の表面実装型モジュール。
- 請求項1ないし9のいずれかに記載の表面実装型モジュールと、
絶縁基板及び前記絶縁基板の上面に設けられた複数のパッド部を有し、前記表面実装型モジュールを搭載する被実装基板と、
を備え、
前記表面実装型モジュールの前記端子の配線と前記被実装基板のパッド部とは、はんだにより電気的に接続されているとともに、前記端子と前記被実装基板とは接着剤により接着されていることを特徴とする表面実装型モジュール搭載基板。 - 上面又は下面に端子接続用のパッド部が一直線上に複数設けられた電子部品実装基板を有する表面実装型モジュールの端子であって、
第1の側面、および前記第1の側面の反対面となる第2の側面を有する直方体状の絶縁部材と、
前記第1の側面に形成され、かつ前記絶縁部材の前記第1の側面の上辺と下辺とを結ぶ方向に走る複数の配線と、
を備え、
前記電子部品実装基板に接着された状態において、前記第1の側面が前記電子部品実装基板の主面と直交し、かつ前記複数の配線が前記複数のパッド部にそれぞれ対応することを特徴とする端子。 - 絶縁基板の両面に金属箔が設けられた金属張積層板の所定の位置に貫通孔を形成する貫通孔形成工程と、
前記貫通孔に対してめっき処理を施すことにより、前記絶縁基板の表面及び裏面の金属箔を電気的に接続する導電路を形成する導電路形成工程と、
前記導電路が形成された金属張積層板の両面に、前記導電路を覆い且つ第1の方向に走るマスクパターンを形成するマスクパターン形成工程と、
前記マスクパターンで被覆されていない金属箔をエッチング処理で除去することにより、前記第1の方向に走る配線パターンを形成する配線パターン形成工程と、
前記配線パターンが形成された金属張積層板を、切断線が前記導電路を通らないように、前記第1の方向と異なる第2の方向に沿って所定の幅に切断する切断工程と、
を備えることを特徴とする端子の製造方法。 - 絶縁基板の少なくとも一方の主面に金属箔が設けられた金属張積層板の所定の位置に貫通孔を形成する貫通孔形成工程と、
前記貫通孔に対してめっき処理を施すことにより、前記絶縁基板の金属箔と電気的に接続された導電路を形成する導電路形成工程と、
前記導電路が形成された金属張積層板に、前記導電路を覆い且つ第1の方向に走るマスクパターンを形成するマスクパターン形成工程と、
前記マスクパターンで被覆されていない金属箔をエッチング処理で除去することにより、前記第1の方向に走る配線パターンを形成する配線パターン形成工程と、
前記配線パターンが形成された金属張積層板を、切断線が前記導電路を通るように、前記第1の方向と異なる第2の方向に沿って所定の幅に切断する切断工程と、
を備えることを特徴とする端子の製造方法。 - 絶縁基板の少なくとも一方の面に第1の方向に走る複数の配線パターンを形成する配線パターン形成工程と、
前記複数の配線パターンが形成された絶縁基板を前記第1の方向と異なる第2の方向に沿って所定の幅に切断し、それにより、前記複数の配線パターンに対応した複数の配線を有する端子を作製する切断工程と、
前記複数の配線が形成された面が一直線上に複数のパッド部が設けられた電子部品実装基板の主面と直交し、かつ前記複数の配線が前記複数のパッド部にそれぞれ対応するように、前記端子を前記電子部品実装基板に接着する接着工程と、
前記配線と前記パッド部とをはんだ付けするはんだ付け工程と、
を備えることを特徴とする表面実装型モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012071948A JP5836863B2 (ja) | 2012-03-27 | 2012-03-27 | 表面実装型モジュールと該表面実装型モジュールの端子、及び表面実装型モジュールの端子の製造方法、並びに表面実装型モジュール搭載基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012071948A JP5836863B2 (ja) | 2012-03-27 | 2012-03-27 | 表面実装型モジュールと該表面実装型モジュールの端子、及び表面実装型モジュールの端子の製造方法、並びに表面実装型モジュール搭載基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013206973A true JP2013206973A (ja) | 2013-10-07 |
JP5836863B2 JP5836863B2 (ja) | 2015-12-24 |
Family
ID=49525796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012071948A Expired - Fee Related JP5836863B2 (ja) | 2012-03-27 | 2012-03-27 | 表面実装型モジュールと該表面実装型モジュールの端子、及び表面実装型モジュールの端子の製造方法、並びに表面実装型モジュール搭載基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5836863B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014165481A (ja) * | 2013-02-28 | 2014-09-08 | Kyocer Slc Technologies Corp | 半導体素子実装体 |
CN112425272A (zh) * | 2018-07-26 | 2021-02-26 | 三菱电机株式会社 | 印刷电路板 |
US11785718B2 (en) | 2019-04-02 | 2023-10-10 | Mitsubishi Electric Corporation | Composite printed wiring board and method of manufacturing the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57150480U (ja) * | 1981-03-17 | 1982-09-21 | ||
JPH06111869A (ja) * | 1992-09-29 | 1994-04-22 | Fujitsu Ltd | 表面実装用端子 |
JPH06275774A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | 回路ユニットの接続装置および該接続装置を用いた回路モジュール |
JPH09246686A (ja) * | 1996-03-11 | 1997-09-19 | Murata Mfg Co Ltd | 接続部材およびその製造方法 |
JP2005005092A (ja) * | 2003-06-11 | 2005-01-06 | Sony Corp | 電子回路装置及び接続部材 |
JP2007318078A (ja) * | 2006-04-28 | 2007-12-06 | Olympus Corp | 積層実装構造体及び積層実装構造体の製造方法 |
-
2012
- 2012-03-27 JP JP2012071948A patent/JP5836863B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57150480U (ja) * | 1981-03-17 | 1982-09-21 | ||
JPH06111869A (ja) * | 1992-09-29 | 1994-04-22 | Fujitsu Ltd | 表面実装用端子 |
JPH06275774A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | 回路ユニットの接続装置および該接続装置を用いた回路モジュール |
JPH09246686A (ja) * | 1996-03-11 | 1997-09-19 | Murata Mfg Co Ltd | 接続部材およびその製造方法 |
JP2005005092A (ja) * | 2003-06-11 | 2005-01-06 | Sony Corp | 電子回路装置及び接続部材 |
JP2007318078A (ja) * | 2006-04-28 | 2007-12-06 | Olympus Corp | 積層実装構造体及び積層実装構造体の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014165481A (ja) * | 2013-02-28 | 2014-09-08 | Kyocer Slc Technologies Corp | 半導体素子実装体 |
CN112425272A (zh) * | 2018-07-26 | 2021-02-26 | 三菱电机株式会社 | 印刷电路板 |
CN112425272B (zh) * | 2018-07-26 | 2024-03-01 | 三菱电机株式会社 | 印刷电路板 |
US11785718B2 (en) | 2019-04-02 | 2023-10-10 | Mitsubishi Electric Corporation | Composite printed wiring board and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5836863B2 (ja) | 2015-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130271928A1 (en) | Circuit module and method of manufacturing the same | |
JP4923841B2 (ja) | 電気接続箱に収容する回路材および該回路材を収容する車載用の電気接続箱 | |
JP5118238B2 (ja) | 耐食性と歩留まりを向上させたプリント基板 | |
JP5836863B2 (ja) | 表面実装型モジュールと該表面実装型モジュールの端子、及び表面実装型モジュールの端子の製造方法、並びに表面実装型モジュール搭載基板 | |
TW201513748A (zh) | 軟性電路板及其製造方法 | |
JP2011100912A (ja) | パワー半導体モジュールのプリント配線板への実装構造 | |
JP2013073989A (ja) | 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板 | |
JP2006319283A (ja) | 電子回路ユニット、及びその製造方法 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP6834775B2 (ja) | 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法 | |
WO2017077837A1 (ja) | 部品実装基板 | |
JP2013168520A (ja) | 電子装置 | |
JP2007194240A (ja) | プリント基板および電子機器 | |
JP2008034672A (ja) | チップ部品の実装方法および電子モジュール | |
JP5168863B2 (ja) | プリント配線板製造方法 | |
JP2013110332A (ja) | 表面実装電子デバイス | |
JP2015162626A (ja) | プリント配線板およびその製造方法 | |
JP2012175027A (ja) | 電気回路板 | |
JP2019125746A (ja) | 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 | |
EP1416778A2 (en) | Small and securely-soldered electronic unit | |
CN114496808B (zh) | 倒装式塑封的装配方法、屏蔽系统、散热系统及应用 | |
JP2517315B2 (ja) | 電子回路パッケ―ジ | |
JP6445220B1 (ja) | 電子装置およびその製造方法 | |
JP6663563B2 (ja) | 回路基板の製造方法及び回路基板 | |
JP2020155694A (ja) | 両面配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140312 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5836863 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |