JP2006319283A - 電子回路ユニット、及びその製造方法 - Google Patents
電子回路ユニット、及びその製造方法 Download PDFInfo
- Publication number
- JP2006319283A JP2006319283A JP2005143140A JP2005143140A JP2006319283A JP 2006319283 A JP2006319283 A JP 2006319283A JP 2005143140 A JP2005143140 A JP 2005143140A JP 2005143140 A JP2005143140 A JP 2005143140A JP 2006319283 A JP2006319283 A JP 2006319283A
- Authority
- JP
- Japan
- Prior art keywords
- land
- circuit board
- adjacent
- electrode
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】 側面電極の形成が容易で、生産性が良く、且つ、側面電極の断線の無い電子回路ユニット、及びその製造方法を提供する。
【解決手段】 本発明の電子回路ユニットにおいて、回路基板1の下面には、第1の切り欠き部1c内の全面に設けられた第1の側面電極8aを介して配線パターン2に接続された第1のランド部3と、第2の切り欠き部1d内の全面に設けられた第2の側面電極8bに接続された第2のランド部4と、この第2のランド部4に隣接した状態で第2のランド部4よりも回路基板1の中央側に配置され、接続導体9を介して配線パターン2に接続された第3のランド部5を有したため、第1,第2の側面電極8a、8bは、切り欠き部1c、1d内の全面に設けられた構成となって、切り欠き部1c、1dの角部での切断(断線)が無く、第1,第2のランド部との接続が確実に出来る。
【選択図】 図4
【解決手段】 本発明の電子回路ユニットにおいて、回路基板1の下面には、第1の切り欠き部1c内の全面に設けられた第1の側面電極8aを介して配線パターン2に接続された第1のランド部3と、第2の切り欠き部1d内の全面に設けられた第2の側面電極8bに接続された第2のランド部4と、この第2のランド部4に隣接した状態で第2のランド部4よりも回路基板1の中央側に配置され、接続導体9を介して配線パターン2に接続された第3のランド部5を有したため、第1,第2の側面電極8a、8bは、切り欠き部1c、1d内の全面に設けられた構成となって、切り欠き部1c、1dの角部での切断(断線)が無く、第1,第2のランド部との接続が確実に出来る。
【選択図】 図4
Description
本発明は面実装される電圧制御発振器等に使用して好適な電子回路ユニット、及びその製造方法に関する。
従来の電子回路ユニット、及びその製造方法に関する図面を説明すると、図12は従来の電子回路ユニットの斜視図、図13は従来の電子回路ユニットの下面図、図14は従来の電子回路ユニットの製造方法を示す下面図であり、次に、従来の電子回路ユニットの構成を図12,図13に基づいて説明すると、回路基板51は、対向する側面51a、51bに互いに対向して設けられた複数の切り欠き部51cを有する。
また、回路基板51には、複数のランド部52a、52bを有する配線パターン52が設けられると共に、回路基板51の下面には、切り欠き部51cに対応して設けられ、配線パターン52に接続された信号用の第1のランド部52aと、切り欠き部51cに対応して設けられた接地用の第2のランド52bが形成されている。
また、回路基板51の切り欠き部51c内には、切り欠き部51c内の一部の底壁部に細幅の側面電極53が形成され、この側面電極53がそれぞれ第1,第2のランド部52a、52bに接続されて、第1のランド部52a側では、側面電極53を介して配線パターン52に接続された状態となっている。
そして、回路基板51の上面には、種々の電子部品54が搭載され、所望の電気回路が形成されて、従来の電子回路ユニットが構成されている。(例えば、特許文献1参照)
そして、回路基板51の上面には、種々の電子部品54が搭載され、所望の電気回路が形成されて、従来の電子回路ユニットが構成されている。(例えば、特許文献1参照)
このような構成を有する従来の電子回路ユニットは、ここでは図示しないが、回路基板51がマザー基板上に載置されて、第1,第2のランド部52a、52bがマザー基板に半田付けされて、面実装されるようになっている。
しかし、従来の電子回路ユニットは、切り欠き部51a内の一部に細幅の側面電極53が設けられたため、細幅の側面電極53は、切り欠き部51cの角部で切断し易く、第1、第2のランド部52a、52bとの接続が不確実になる上に、切り欠き部51a内への細幅の側面電極53の形成が面倒で、生産性が悪くなる。
しかし、従来の電子回路ユニットは、切り欠き部51a内の一部に細幅の側面電極53が設けられたため、細幅の側面電極53は、切り欠き部51cの角部で切断し易く、第1、第2のランド部52a、52bとの接続が不確実になる上に、切り欠き部51a内への細幅の側面電極53の形成が面倒で、生産性が悪くなる。
次に、従来の電子回路ユニットの製造方法を図14に基づいて説明すると、先ず、複数の回路基板51を形成するために、複数の回路基板51同士が繋がった集合基板56を用意し、集合基板56には、隣り合う回路基板51の境目部S1に設けられ、切り欠き部51cを形成するための貫通孔57と、この貫通孔57を挟んで、互いに非導通状態で、隣り合う回路基板51に設けられた対向する第1のランド部52a、及び対向する第1,第2のランド部52a、52bと、それぞれの貫通孔57内の一部の底壁部に設けられ、第1,第2のランド部52a、52のそれぞれに接続して、細幅の側面電極53を形成するための電極部58が形成される。
そして、集合基板56には、それぞれの回路基板51に対応して、電子部品54が搭載されて、各回路基板51に所望の電気回路が形成された後、この集合基板56の状態で、各回路基板51毎に、電気的な検査が行われる。
即ち、貫通孔57を挟んで隣り合う回路基板51に設けられた第1のランド部52a間と、第1,第2のランド部52a、52b間は、互いに非導通状態で、且つ、1つの貫通孔57内の隣り合う回路基板51に設けられた一対の細幅の電極部58間も非導通状態となっているため、各回路基板51毎に電気回路が独立して形成された状態にあることから、集合基板56の状態で、各回路基板51毎に、電気的な検査が出来るようになっている。
即ち、貫通孔57を挟んで隣り合う回路基板51に設けられた第1のランド部52a間と、第1,第2のランド部52a、52b間は、互いに非導通状態で、且つ、1つの貫通孔57内の隣り合う回路基板51に設けられた一対の細幅の電極部58間も非導通状態となっているため、各回路基板51毎に電気回路が独立して形成された状態にあることから、集合基板56の状態で、各回路基板51毎に、電気的な検査が出来るようになっている。
次に、電気的な検査が完了した後、集合基板56が各回路基板51の境目部S1に沿って切断されると、図12,図13に示すような電子回路ユニットが形成されて、その製造が完了する。(例えば、特許文献1参照)
しかし、従来の電子回路ユニットの製造方法において、貫通孔57を挟んで隣り合う回路基板51には、互いに非導通状態で、対向する第1のランド部52aと、対向する第1,第2のランド部52a、52bが設けられるため、第1,第2のランド部52a、52bの形成が面倒であるばかりか、1つの貫通孔57内の隣り合う回路基板51には、互いに非導通状態で、一対の細幅の電極部58が設けられるため、この細幅の電極部58の形成も面倒で、生産性が悪く、且つ、細幅の電極部58は、貫通孔57の角部で切断し易く、第1、第2のランド部52a、52bとの接続が不確実になる。
従来の電子回路ユニットは、切り欠き部51a内の一部に細幅の側面電極53が設けられたため、細幅の側面電極53は、切り欠き部51cの角部で切断し易く、第1、第2のランド部52a、52bとの接続が不確実になる上に、切り欠き部51a内への細幅の側面電極53の形成が面倒で、生産性が悪くなるという問題がある。
また、従来の電子回路ユニットの製造方法において、貫通孔57を挟んで隣り合う回路基板51には、互いに非導通状態で、対向する第1のランド部52aと、対向する第1,第2のランド部52a、52bが設けられるため、第1,第2のランド部52a、52bの形成が面倒であるばかりか、1つの貫通孔57内の隣り合う回路基板51には、互いに非導通状態で、一対の細幅の電極部58が設けられるため、この細幅の電極部58の形成も面倒で、生産性が悪く、且つ、細幅の電極部58は、貫通孔57の角部で切断し易く、第1、第2のランド部52a、52bとの接続が不確実になるという問題がある。
また、従来の電子回路ユニットの製造方法において、貫通孔57を挟んで隣り合う回路基板51には、互いに非導通状態で、対向する第1のランド部52aと、対向する第1,第2のランド部52a、52bが設けられるため、第1,第2のランド部52a、52bの形成が面倒であるばかりか、1つの貫通孔57内の隣り合う回路基板51には、互いに非導通状態で、一対の細幅の電極部58が設けられるため、この細幅の電極部58の形成も面倒で、生産性が悪く、且つ、細幅の電極部58は、貫通孔57の角部で切断し易く、第1、第2のランド部52a、52bとの接続が不確実になるという問題がある。
そこで、本発明は側面電極の形成が容易で、生産性が良く、且つ、側面電極の断線の無い電子回路ユニット、及びその製造方法を提供することを目的とする。
上記課題を解決するための第1の解決手段として、上面、又は/及び積層内に配線パターンを有し、電子部品が前記上面に搭載された回路基板を備え、前記回路基板は、対向する側面に設けられた複数の凹状の切り欠き部を有すると共に、前記回路基板の下面には、第1の前記切り欠き部内の全面に設けられた第1の側面電極を介して前記配線パターンに接続された第1のランド部と、第2の前記切り欠き部内の全面に設けられた第2の側面電極に接続された第2のランド部と、この第2のランド部に隣接した状態で前記第2のランド部よりも前記回路基板の中央側に配置され、接続導体を介して前記配線パターンに接続された第3のランド部を有した構成とした。
また、第2の解決手段として、複数の前記第1、第2,第3のランド部を有し、前記回路基板の対向する前記側面側には、前記第1のランド部、及び前記第2,第3のランド部が前記回路基板の中央部を中心として斜向かいに配置された構成とした。
また、第3の解決手段として、複数の前記第1、第2,第3のランド部を有し、前記回路基板の対向する一つの前記側面側には、複数の前記第1のランド部が配置されると共に、もう一つの前記側面側には、複数の前記第2,第3のランド部が配置された構成とした。
また、第3の解決手段として、複数の前記第1、第2,第3のランド部を有し、前記回路基板の対向する一つの前記側面側には、複数の前記第1のランド部が配置されると共に、もう一つの前記側面側には、複数の前記第2,第3のランド部が配置された構成とした。
また、第4の解決手段として、前記回路基板の下面には、前記第2,第3のランド部間の位置に凹み部が設けられた構成とした。
また、第5の解決手段として、前記回路基板の下面には、絶縁膜が設けられると共に、前記第2,第3のランド部間には、前記絶縁膜の除去部が設けられた構成とした。
また、第5の解決手段として、前記回路基板の下面には、絶縁膜が設けられると共に、前記第2,第3のランド部間には、前記絶縁膜の除去部が設けられた構成とした。
また、第6の解決手段として、前記回路基板の側面は、第3の前記切り欠き部と、この第3の切り欠き部内の全面に設けられた第3の側面電極を有すると共に、前記回路基板の下面には、前記第1,第2,第3のランド部と絶縁された状態で、前記第3の側面電極に接続された接地パターンを有し、この接地パターンには第4のランド部が設けられ、前記第4のランド部は、前記絶縁膜によってランド部領域が形成された構成とした。
また、第7の解決手段として、前記電子部品を覆った状態で、前記回路基板に取り付けられた箱形のカバーを有し、このカバーに設けられた取付脚が前記第3の側面電極に半田付によって取り付けられた構成とした。
また、第7の解決手段として、前記電子部品を覆った状態で、前記回路基板に取り付けられた箱形のカバーを有し、このカバーに設けられた取付脚が前記第3の側面電極に半田付によって取り付けられた構成とした。
また、第8の解決手段として、請求項1から3の何れかに記載の電子回路ユニットと、複数の前記回路基板を形成するために、複数の前記回路基板同士が繋がった集合基板を有し、前記集合基板には、隣り合う前記回路基板の境目部に設けられ、前記第1,第2の切り欠き部を形成するための複数の第1の貫通孔と、この第1の貫通孔内の全面に設けられ、前記第1,第2の側面電極を形成するための第1の電極部と、この一つの第1の電極部に接続され、且つ、互いに接続状態となった隣り合う一方の前記回路基板に設けられた前記第1のランド部、及び隣り合う他方の前記回路基板に設けられた第2のランド部と、もう一つの前記第1の電極部に接続され、且つ、互いに接続状態となった隣り合う一方の前記回路基板に設けられた前記第2のランド部、及び隣り合う他方の前記回路基板に設けられた第1のランド部と、前記第2のランド部に隣接した状態で、互いに隣り合う前記回路基板のそれぞれに設けられた前記第3のランドが形成され、しかる後、前記集合基板が隣り合う前記回路基板の境目部に沿って切断されるようにした製造方法とした。
また、第9の解決手段として、請求項6,及び7記載の電子回路ユニットを備え、前記集合基板には、隣り合う前記回路基板の境目部に設けられ、前記第3の切り欠き部を形成するための第2の貫通孔と、この第2の貫通孔内の全面に設けられ、前記第3の側面電極を形成するための第2の電極部と、前記第1,第2,第3のランド部と絶縁され、前記第3の側面電極に接続された状態で、互いに繋がって隣り合う前記回路基板のそれぞれに設けられた前記接地パターンと、この接地パターン上に設けられた前記絶縁膜によってランド領域が形成された前記第4のランド部を有すると共に、前記電子部品を覆った状態で、それぞれの前記回路基板に対応して取り付けられた箱形のカバーを有し、このカバーに設けられた取付脚が前記第3の側面電極に半田付によって取り付けられた後、前記集合基板が隣り合う前記回路基板の境目部に沿って切断されるようにした製造方法とした。
本発明の電子回路ユニットにおいて、回路基板の下面には、第1の切り欠き部内の全面に設けられた第1の側面電極を介して配線パターンに接続された第1のランド部と、第2の切り欠き部内の全面に設けられた第2の側面電極に接続された第2のランド部と、この第2のランド部に隣接した状態で第2のランド部よりも回路基板の中央側に配置され、接続導体を介して配線パターンに接続された第3のランド部を有したため、第1,第2の側面電極は、切り欠き部内の全面に設けられた構成となって、切り欠き部の角部での切断(断線)が無く、第1,第2のランド部との接続が確実に出来ると共に、第1,第2の側面電極の形成が容易となって、生産性の良好なものが得られる。
また、複数の第1、第2,第3のランド部を有し、回路基板の対向する側面側には、第1のランド部、及び第2,第3のランド部が回路基板の中央部を中心として斜向かいに配置されたため、第1,第2,第3のランド部が点対称の状態で配置できて、ランド部の配置に共通性を持たせることができて、ランド部の形成の容易なものが得られる。
また、複数の第1、第2,第3のランド部を有し、回路基板の対向する一つの側面側には、複数の第1のランド部が配置されると共に、もう一つの側面側には、複数の第2,第3のランド部が配置されたため、第1のランド部と第2,第3のランド部が回路基板の対向する側面側のそれぞれに配置できて、ランド部の配置に共通性を持たせることができて、ランド部の形成の容易なものが得られる。
また、回路基板の下面には、第2,第3のランド部間の位置に凹み部が設けられたため、第3のランド部の面積が小さく、第3のランド部がマザー基板に半田付けされるような場合、第3のランド部に付着した半田の一部が凹み部内に流出して、マザー基板への面実装時における第3のランド部側の高さを抑えることができると共に、凹み部内に流出した半田が第2のランド部に付着しても、第2のランド部は、配線パターンに非接続状態となっているため、電気回路に支障のないものが得られる。
また、回路基板の下面には、絶縁膜が設けられると共に、第2,第3のランド部間には、絶縁膜の除去部が設けられたため、絶縁膜は半田をはじく性質があることから、除去部の存在によって、第3のランド部の面積が小さく、第3のランド部がマザー基板に半田付けされるような場合、第3のランド部に付着した半田の一部が除去部側に流出して、マザー基板への面実装時における第3のランド部側の高さを抑えることができると共に、除去部側に流出した半田が第2のランド部に付着しても、第2のランド部は、配線パターンに非接続状態となっているため、電気回路に支障のないものが得られる。
また、回路基板の側面は、第3の切り欠き部と、この第3の切り欠き部内の全面に設けられた第3の側面電極を有すると共に、回路基板の下面には、第1,第2,第3のランド部と絶縁された状態で、第3の側面電極に接続された接地パターンを有したため、回路基板の下面側の電気的なシールドが良好であると共に、この接地パターンに設けられた第4のランド部は、絶縁膜によってランド部領域が形成されたため、第4ランド部に付着した半田がランド部領域外に流出せず、半田付の確実なものが得られる。
また、電子部品を覆った状態で、回路基板に取り付けられた箱形のカバーを有し、このカバーに設けられた取付脚が第3の側面電極に半田付によって取り付けられたため、カバーの接地と取付の容易なものが得られる。
また、集合基板には、隣り合う回路基板の境目部に設けられ、第1,第2の切り欠き部を形成するための複数の第1の貫通孔と、この第1の貫通孔内の全面に設けられ、第1,第2の側面電極を形成するための第1の電極部と、この一つの第1の電極部に接続され、且つ、互いに接続状態となった隣り合う一方の回路基板に設けられた第1のランド部、及び隣り合う他方の回路基板に設けられた第2のランド部と、もう一つの第1の電極部に接続され、且つ、互いに接続状態となった隣り合う一方の回路基板に設けられた第2のランド部、及び隣り合う他方の回路基板に設けられた第1のランド部と、第2のランド部に隣接した状態で、互いに隣り合う回路基板のそれぞれに設けられた第3のランドが形成されたため、隣り合う回路基板に設けられた第1,第2のランド部は、互いに接続された状態で形成できて、第1,第2のランド部の形成が容易である上に、第1,第2の側面電極を形成するための第1の電極部は、第1の貫通孔内の全面に設けられたため、第1の電極部は、第1の貫通孔の角部で切断することが無く、第1,第2のランド部への接続が確実であるばかりか、第1の電極部の形成が容易となって、生産性の良好なものが得られる。
また、集合基板には、隣り合う回路基板の境目部に設けられ、第3の切り欠き部を形成するための第2の貫通孔と、この第2の貫通孔内の全面に設けられ、第3の側面電極を形成するための第2の電極部と、第1,第2,第3のランド部と絶縁され、第3の側面電極に接続された状態で、互いに繋がって隣り合う回路基板のそれぞれに設けられた接地パターンと、この接地パターン上に設けられた絶縁膜によってランド領域が形成された第4のランド部を有すると共に、電子部品を覆った状態で、それぞれの回路基板に対応して取り付けられた箱形のカバーを有し、このカバーに設けられた取付脚が第3の側面電極に半田付によって取り付けられた後、集合基板が隣り合う回路基板の境目部に沿って切断されるようにしたため、電気回路がカバーと接地パターンによってシールドされた状態の完成品の状態で、各回路基板毎に電気的な検査を行うことができる。
本発明の電子回路ユニット、及びその製造方法に関する図面を説明すると、図1は本発明の電子回路ユニットの第1実施例に係る平面図、図2は本発明の電子回路ユニットの第1実施例に係る要部断面図、図3は本発明の電子回路ユニットの第1実施例に係る回路基板の平面図、図4は本発明の電子回路ユニットの第1実施例に係る回路基板の下面図、図5は本発明の電子回路ユニットの第1実施例に係り、絶縁膜を削除した回路基板の下面図、図6は本発明の電子回路ユニットの製造方法の第1実施例を示す平面図、図7は本発明の電子回路ユニットの製造方法の第1実施例を示す下面図である。
また、図8は本発明の電子回路ユニットの第2実施例に係る回路基板の下面図、図9は本発明の電子回路ユニットの第2実施例に係り、絶縁膜を削除した回路基板の下面図、図10は本発明の電子回路ユニットの製造方法の第2実施例を示す平面図、図11は本発明の電子回路ユニットの製造方法の第2実施例を示す下面図である。
次に、本発明の電子回路ユニットの第1実施例に係る構成を図1〜図5に基づいて説明すると、積層基板等からなる回路基板1は、対向する側面1aに互いに対向して設けられた複数の凹状の第1,第2、第3の切り欠き部1c、1d、1eと、もう1つの対向する側面1bに互いに対向して設けられた凹状の第3の切り欠き部1eを有する。
また、回路基板1には、上面、積層内、及び下面に配線パターン2が設けられると共に、回路基板1の下面には、配線パターン2の一部を構成する第1,第2,第3のランド部3,4,5と、第4のランド部6aを有する接地パターン6が設けられている。
そして、第1のランド部3は、第1の切り欠き部1cに対応して設けられ、また、第2のランド部4は、第2の切り欠き部1dに対応して設けられると共に、第1のランド部3よりも面積の小さい第3のランド部5は、第2のランド部4に隣接した状態で、第2のランド部4よりも回路基板1の中央側に配置されており、そして、第1のランド部3と第2,第3のランド部4,5は、回路基板1の中央部を中心として、斜向かいに配置された状態となっている。
そして、第1のランド部3は、第1の切り欠き部1cに対応して設けられ、また、第2のランド部4は、第2の切り欠き部1dに対応して設けられると共に、第1のランド部3よりも面積の小さい第3のランド部5は、第2のランド部4に隣接した状態で、第2のランド部4よりも回路基板1の中央側に配置されており、そして、第1のランド部3と第2,第3のランド部4,5は、回路基板1の中央部を中心として、斜向かいに配置された状態となっている。
また、接地パターン6は、回路基板1の下面に十字状に設けられて、その端部が第3の切り欠き部1eに延びて形成されると共に、回路基板1の下面には、第1,第2,第3のランド部3,4,5を除く位置に、レジスト等からなる絶縁膜7が設けられ、この絶縁膜7によって、第3の切り欠き部1eに対応する位置にランド部領域が形成されて、第4のランド部6aが設けられている。
これ等の第1,第2,第3,第4のランド部3,4,5,6aは、回路基板1の中央部を中心として、点対称に配置されている。
これ等の第1,第2,第3,第4のランド部3,4,5,6aは、回路基板1の中央部を中心として、点対称に配置されている。
この絶縁膜7は、第2,第3のランド部4,5間の位置に除去部が設けられて、回路基板1の下面は、第2,第3のランド部4,5間の位置が露出すると共に、第2,第3のランド部4,5間に凹み部1fが設けられている。
回路基板1の第1の切り欠き部1c内の全面には、第1のランド部3に接続した第1の側面電極8aが設けられ、この第1の側面電極8aは、回路基板1の上面や積層内に設けられた信号線路である配線パターン2に接続され、また、第2の切り欠き部1d内の全面には、第2のランド部4に接続した第2の側面電極8bが設けられ、この第2の側面電極8bは、信号線路や接地線路の配線パターン2には接続されず、電気的に浮いた状態となっており、更に、第3の切り欠き部1e内の全面には、第4のランド部6aに接続した第3の側面電極8cが設けられ、この第3の側面電極8cは、回路基板1の上面や積層内に設けられた接地線路である配線パターン2に接続されると共に、第3のランド部5は、接続導体9によって、回路基板1の上面や積層内に設けられた信号線路である配線パターン2に接続されている。
回路基板1の第1の切り欠き部1c内の全面には、第1のランド部3に接続した第1の側面電極8aが設けられ、この第1の側面電極8aは、回路基板1の上面や積層内に設けられた信号線路である配線パターン2に接続され、また、第2の切り欠き部1d内の全面には、第2のランド部4に接続した第2の側面電極8bが設けられ、この第2の側面電極8bは、信号線路や接地線路の配線パターン2には接続されず、電気的に浮いた状態となっており、更に、第3の切り欠き部1e内の全面には、第4のランド部6aに接続した第3の側面電極8cが設けられ、この第3の側面電極8cは、回路基板1の上面や積層内に設けられた接地線路である配線パターン2に接続されると共に、第3のランド部5は、接続導体9によって、回路基板1の上面や積層内に設けられた信号線路である配線パターン2に接続されている。
回路基板1の上面には、種々の電子部品10が搭載されて、所望の電気回路が形成されると共に、回路基板1には、電子部品10を覆った状態で、金属板からなる箱形のカバー11が取り付けられている。
このカバー11は、下方に延びる複数の取付脚11aを有し、この取付脚11aは、第3の切り欠き部1e内に挿入され、第3の側面電極8cに半田付けされて取り付けられて、本発明の電子回路ユニットが形成されている。
このカバー11は、下方に延びる複数の取付脚11aを有し、この取付脚11aは、第3の切り欠き部1e内に挿入され、第3の側面電極8cに半田付けされて取り付けられて、本発明の電子回路ユニットが形成されている。
このような構成を有する本発明の電子回路ユニットは、ここでは図示しないが、回路基板1がクリーム半田を設けたマザー基板上に載置され、これをリフロー炉に搬送することによって、第1,第3,第4のランド部3,5,6aがマザー基板に設けられた導電パターンに半田付けされて、面実装されるようになっている。
この半田付け時、第3のランド部5は、第1、第4のランド部3、6aより面積の小さいため、半田の盛り上がりが大きくなると、回路基板1とマザー基板との平行度が保てないことから、電子回路ユニットの重さが第3ランド部5上の盛り上がった半田にかかって、第3のランド部5上の溶けた半田が凹み部1fに流出するようになっている。
この半田付け時、第3のランド部5は、第1、第4のランド部3、6aより面積の小さいため、半田の盛り上がりが大きくなると、回路基板1とマザー基板との平行度が保てないことから、電子回路ユニットの重さが第3ランド部5上の盛り上がった半田にかかって、第3のランド部5上の溶けた半田が凹み部1fに流出するようになっている。
次に、本発明の電子回路ユニットの製造方法の第1実施例を図6,図7に基づいて説明すると、先ず、複数の回路基板1を形成するために、複数の回路基板1同士が繋がった集合基板15を用意し、この集合基板15には、隣り合う回路基板1の境目部Sに設けられた第1,第2の切り欠き部1c、1dを形成するための複数の第1の貫通孔16aと、隣り合う回路基板1の境目部Sに設けられた第3の切り欠き部1eを形成するための複数の第2の貫通孔16bを形成する。
また、集合基板15には、第1の貫通孔16aを挟んで互いに導通し、隣り合う回路基板1に設けられた第1、第2のランド部3,4と、第2のランド部4に隣接してそれぞれの回路基板1に設けられた第3のランド部5と、それぞれの回路基板1に設けられた接地パターン6と、第2の貫通孔16bを挟んで互いに導通し、隣り合う回路基板1のそれぞれに設けられた第4のランド部6aを形成する。
更に、集合基板15には、第1,第2の側面電極8a、8bを形成するために、第1の貫通孔16a内の全面に設けられた第1の電極部17aと、第3の側面電極8cを形成するために、第2の貫通孔16b内の全面に設けられた第2の電極部17bを形成する。
この時、隣り合う回路基板1に設けられた第1,第2のランド部3,4は、互いに導通した状態となっているが、第2のランド部4が電気的に浮いた状態となっているため、信号線路である配線パターン2に接続された第1の電極部17aは、隣の回路基板1上の電気回路に何ら影響を及ぼすことが無い。
この時、隣り合う回路基板1に設けられた第1,第2のランド部3,4は、互いに導通した状態となっているが、第2のランド部4が電気的に浮いた状態となっているため、信号線路である配線パターン2に接続された第1の電極部17aは、隣の回路基板1上の電気回路に何ら影響を及ぼすことが無い。
そして、集合基板15には、それぞれの回路基板1に対応して、電子部品10が搭載されて、各回路基板1に所望の電気回路が形成されると共に、各回路基板1には、カバー11の取付脚11aが第2の貫通孔16bに挿入され、取付脚11aが第2の電極部17bに半田付けされて取り付けられた後、この集合基板15の状態で、第1,第3,第4のランド部3,5,6aに検査用プローブ(図示せず)を接触させて、各回路基板1毎に、電気的な検査が行われる。
即ち、第1の貫通孔16aを挟んで隣り合う回路基板1に設けられ、且つ、互いに導通した第1,第2のランド部3,4は、第2のランド部4が電気的に浮いた状態となっているため、信号線路である配線パターン2に接続された第1のランド部3は、隣の回路基板1上の電気回路から何ら影響を受けることなく、電気的な測定が出来る。
即ち、第1の貫通孔16aを挟んで隣り合う回路基板1に設けられ、且つ、互いに導通した第1,第2のランド部3,4は、第2のランド部4が電気的に浮いた状態となっているため、信号線路である配線パターン2に接続された第1のランド部3は、隣の回路基板1上の電気回路から何ら影響を受けることなく、電気的な測定が出来る。
次に、電気的な検査が完了した後、集合基板15が各回路基板1の境目部Sに沿って切断されると、図1〜図4に示すような電子回路ユニットが形成されて、その製造が完了する。
また、図8,図9は、本発明の電子回路ユニットの第2実施例を示し、この第2実施例について説明すると、回路基板1の対向する一つの側面1a側には、複数の第1のランド部3が配置されると共に、もう一つの側面1a側には、複数の第2,第3のランド部4,5が配置されたものである。
その他の構成は、上記第1実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
その他の構成は、上記第1実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
また、図10,図11は、本発明の電子回路ユニットの製造方法の第2実施例を示し、この第2実施例の製造方法について説明すると、集合基板15には、各回路基板1の対向する一つの側面1a側に、複数の第1のランド部3が配置されると共に、もう一つの側面1a側に、複数の第2,第3のランド部4,5が配置されるように、第1の貫通孔16を挟んで第1,第2,第3のランド3,4,5が設けられたものである。
その他の製造方法は、上記第1実施例の製造方法と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
その他の製造方法は、上記第1実施例の製造方法と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
1:回路基板
1a、1b:側面
1c:第1の切り欠き部
1d:第2の切り欠き部
1e:第3の切り欠き部
1f:凹み部
2:配線パターン
3:第1のランド部
4:第2のランド部
5:第3のランド部
6:接地パターン
6a:第4のランド部
7:絶縁膜
8a:第1の側面電極
8b:第2の側面電極
8c:第3の側面電極
9:接続導体
10:電子部品
11:カバー
11a:取付脚
15:集合基板
16a:第1の貫通孔
16b:第2の貫通孔
17a:第1の電極部
17b:第2の電極部
S:境目部
1a、1b:側面
1c:第1の切り欠き部
1d:第2の切り欠き部
1e:第3の切り欠き部
1f:凹み部
2:配線パターン
3:第1のランド部
4:第2のランド部
5:第3のランド部
6:接地パターン
6a:第4のランド部
7:絶縁膜
8a:第1の側面電極
8b:第2の側面電極
8c:第3の側面電極
9:接続導体
10:電子部品
11:カバー
11a:取付脚
15:集合基板
16a:第1の貫通孔
16b:第2の貫通孔
17a:第1の電極部
17b:第2の電極部
S:境目部
Claims (9)
- 上面、又は/及び積層内に配線パターンを有し、電子部品が前記上面に搭載された回路基板を備え、前記回路基板は、対向する側面に設けられた複数の凹状の切り欠き部を有すると共に、前記回路基板の下面には、第1の前記切り欠き部内の全面に設けられた第1の側面電極を介して前記配線パターンに接続された第1のランド部と、第2の前記切り欠き部内の全面に設けられた第2の側面電極に接続された第2のランド部と、この第2のランド部に隣接した状態で前記第2のランド部よりも前記回路基板の中央側に配置され、接続導体を介して前記配線パターンに接続された第3のランド部を有したことを特徴とする電子回路ユニット。
- 複数の前記第1、第2,第3のランド部を有し、前記回路基板の対向する前記側面側には、前記第1のランド部、及び前記第2,第3のランド部が前記回路基板の中央部を中心として斜向かいに配置されたことを特徴とする請求項1記載の電子回路ユニット。
- 複数の前記第1、第2,第3のランド部を有し、前記回路基板の対向する一つの前記側面側には、複数の前記第1のランド部が配置されると共に、もう一つの前記側面側には、複数の前記第2,第3のランド部が配置されたことを特徴とする請求項1記載の電子回路ユニット。
- 前記回路基板の下面には、前記第2,第3のランド部間の位置に凹み部が設けられたことを特徴とする請求項1から3の何れかに記載の電子回路ユニット。
- 前記回路基板の下面には、絶縁膜が設けられると共に、前記第2,第3のランド部間には、前記絶縁膜の除去部が設けられたことを特徴とする請求項1から4の何れかに記載の電子回路ユニット。
- 前記回路基板の側面は、第3の前記切り欠き部と、この第3の切り欠き部内の全面に設けられた第3の側面電極を有すると共に、前記回路基板の下面には、前記第1,第2,第3のランド部と絶縁された状態で、前記第3の側面電極に接続された接地パターンを有し、この接地パターンには第4のランド部が設けられ、前記第4のランド部は、前記絶縁膜によってランド部領域が形成されたことを特徴とする請求項5記載の電子回路ユニット。
- 前記電子部品を覆った状態で、前記回路基板に取り付けられた箱形のカバーを有し、このカバーに設けられた取付脚が前記第3の側面電極に半田付によって取り付けられたことを特徴とする請求項6記載の電子回路ユニット。
- 請求項1から3の何れかに記載の電子回路ユニットと、複数の前記回路基板を形成するために、複数の前記回路基板同士が繋がった集合基板を有し、前記集合基板には、隣り合う前記回路基板の境目部に設けられ、前記第1,第2の切り欠き部を形成するための複数の第1の貫通孔と、この第1の貫通孔内の全面に設けられ、前記第1,第2の側面電極を形成するための第1の電極部と、この一つの第1の電極部に接続され、且つ、互いに接続状態となった隣り合う一方の前記回路基板に設けられた前記第1のランド部、及び隣り合う他方の前記回路基板に設けられた第2のランド部と、もう一つの前記第1の電極部に接続され、且つ、互いに接続状態となった隣り合う一方の前記回路基板に設けられた前記第2のランド部、及び隣り合う他方の前記回路基板に設けられた第1のランド部と、前記第2のランド部に隣接した状態で、互いに隣り合う前記回路基板のそれぞれに設けられた前記第3のランドが形成され、しかる後、前記集合基板が隣り合う前記回路基板の境目部に沿って切断されるようにしたことを特徴とする電子回路ユニットの製造方法。
- 請求項6,及び7記載の電子回路ユニットを備え、前記集合基板には、隣り合う前記回路基板の境目部に設けられ、前記第3の切り欠き部を形成するための第2の貫通孔と、この第2の貫通孔内の全面に設けられ、前記第3の側面電極を形成するための第2の電極部と、前記第1,第2,第3のランド部と絶縁され、前記第3の側面電極に接続された状態で、互いに繋がって隣り合う前記回路基板のそれぞれに設けられた前記接地パターンと、この接地パターン上に設けられた前記絶縁膜によってランド領域が形成された前記第4のランド部を有すると共に、前記電子部品を覆った状態で、それぞれの前記回路基板に対応して取り付けられた箱形のカバーを有し、このカバーに設けられた取付脚が前記第3の側面電極に半田付によって取り付けられた後、前記集合基板が隣り合う前記回路基板の境目部に沿って切断されるようにしたことを特徴とする請求項8記載の電子回路ユニットの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143140A JP2006319283A (ja) | 2005-05-16 | 2005-05-16 | 電子回路ユニット、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143140A JP2006319283A (ja) | 2005-05-16 | 2005-05-16 | 電子回路ユニット、及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006319283A true JP2006319283A (ja) | 2006-11-24 |
Family
ID=37539651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005143140A Withdrawn JP2006319283A (ja) | 2005-05-16 | 2005-05-16 | 電子回路ユニット、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006319283A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017045985A (ja) * | 2015-08-28 | 2017-03-02 | 斐成企業股▲分▼有限公司 | 回路板、電子素子の殻体及びフィルタ |
CN106535462A (zh) * | 2015-09-10 | 2017-03-22 | 斐成企业股份有限公司 | 电路板、电子组件的壳体及滤波器 |
JP2017153072A (ja) * | 2012-02-03 | 2017-08-31 | エムシグニア, インコーポレイテッドmSIGNIA, INC. | 動的なマニューシャの予想される変化に基づく暗号セキュリティ機能 |
JP2021515393A (ja) * | 2018-02-22 | 2021-06-17 | デックスコム・インコーポレーテッド | キャスタレーション貫通ビアを採用するセンサインターポーザ |
US11063920B2 (en) | 2011-02-03 | 2021-07-13 | mSignia, Inc. | Cryptographic security functions based on anticipated changes in dynamic minutiae |
WO2023091328A1 (en) * | 2021-11-22 | 2023-05-25 | Corning Incorporated | Methods and apparatus for manufacturing an electronic apparatus |
-
2005
- 2005-05-16 JP JP2005143140A patent/JP2006319283A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10178076B2 (en) | 2011-02-03 | 2019-01-08 | mSignia, Inc. | Cryptographic security functions based on anticipated changes in dynamic minutiae |
US11063920B2 (en) | 2011-02-03 | 2021-07-13 | mSignia, Inc. | Cryptographic security functions based on anticipated changes in dynamic minutiae |
JP2017153072A (ja) * | 2012-02-03 | 2017-08-31 | エムシグニア, インコーポレイテッドmSIGNIA, INC. | 動的なマニューシャの予想される変化に基づく暗号セキュリティ機能 |
JP2017045985A (ja) * | 2015-08-28 | 2017-03-02 | 斐成企業股▲分▼有限公司 | 回路板、電子素子の殻体及びフィルタ |
CN106535462A (zh) * | 2015-09-10 | 2017-03-22 | 斐成企业股份有限公司 | 电路板、电子组件的壳体及滤波器 |
JP2021515393A (ja) * | 2018-02-22 | 2021-06-17 | デックスコム・インコーポレーテッド | キャスタレーション貫通ビアを採用するセンサインターポーザ |
JP7366911B2 (ja) | 2018-02-22 | 2023-10-23 | デックスコム・インコーポレーテッド | キャスタレーション貫通ビアを採用するセンサインターポーザ |
US11950363B2 (en) | 2018-02-22 | 2024-04-02 | Dexcom, Inc. | Sensor interposer employing castellated through-vias |
WO2023091328A1 (en) * | 2021-11-22 | 2023-05-25 | Corning Incorporated | Methods and apparatus for manufacturing an electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7478474B2 (en) | Method of manufacturing shielded electronic circuit units | |
JP2006319283A (ja) | 電子回路ユニット、及びその製造方法 | |
WO2011102134A1 (ja) | 部品内蔵基板 | |
KR100365823B1 (ko) | 전자유닛 | |
US9769925B2 (en) | Relieved component pad for 0201 use between vias | |
JPH10313157A (ja) | プリント基板 | |
JP5836863B2 (ja) | 表面実装型モジュールと該表面実装型モジュールの端子、及び表面実装型モジュールの端子の製造方法、並びに表面実装型モジュール搭載基板 | |
JPH06260226A (ja) | 基板接続方法及び基板接続端子 | |
JP2008112832A (ja) | 高周波ユニット、及び高周波ユニットの製造方法 | |
JP3856600B2 (ja) | 電子回路ユニット | |
JP2008166471A (ja) | 配線用基板 | |
KR20150001423A (ko) | 배터리 보호 회로 모듈용 기판, 배터리 보호 회로 모듈용 기판 제조 유닛, 배터리 보호 회로 모듈용 기판 제조 방법, 전자 장치 | |
JP4342985B2 (ja) | 電子回路ユニット | |
US20070089901A1 (en) | Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component | |
JP2013168520A (ja) | 電子装置 | |
JP3091781U (ja) | 電子回路ユニット | |
JPH07122831A (ja) | 回路基板及びその製造方法 | |
JPH0745927A (ja) | プリント配線板 | |
KR101851455B1 (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지 | |
JP2004079872A (ja) | 電子回路ユニットの半田付け構造 | |
JP2006179523A (ja) | 高周波モジュール | |
JP2005129656A (ja) | 面実装型電子回路ユニット | |
JP2020155694A (ja) | 両面配線基板 | |
JP2001111286A (ja) | 高周波ユニット部品、及び高周波ユニット部品の製造方法 | |
JP2007103547A (ja) | 部品実装多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |