JP2005129656A - 面実装型電子回路ユニット - Google Patents
面実装型電子回路ユニット Download PDFInfo
- Publication number
- JP2005129656A JP2005129656A JP2003362241A JP2003362241A JP2005129656A JP 2005129656 A JP2005129656 A JP 2005129656A JP 2003362241 A JP2003362241 A JP 2003362241A JP 2003362241 A JP2003362241 A JP 2003362241A JP 2005129656 A JP2005129656 A JP 2005129656A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- circuit unit
- electronic circuit
- penetrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Casings For Electric Apparatus (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】 面実装時の半田付による不良が無く、面実装の信頼性の高い面実装型電子回路ユニットを提供する。
【解決手段】 本発明の面実装型電子回路ユニットは、絶縁膜8が半田7の下面、及び半田7の下面の近傍に位置する回路基板1の下面1bに跨って設けられたため、近接状態にある半田7とランド部3間が絶縁膜8によって遮断され、従って、回路基板1がマザー基板に面実装された際、半田7とランド部3間は、面実装時の半田7によって導通することが無く、面実装時の半田7付不良を無くすることが出来て、確実な半田付ができると共に、面実装の信頼性の高い面実装型電子回路ユニットを提供することができる。
【選択図】 図2
【解決手段】 本発明の面実装型電子回路ユニットは、絶縁膜8が半田7の下面、及び半田7の下面の近傍に位置する回路基板1の下面1bに跨って設けられたため、近接状態にある半田7とランド部3間が絶縁膜8によって遮断され、従って、回路基板1がマザー基板に面実装された際、半田7とランド部3間は、面実装時の半田7によって導通することが無く、面実装時の半田7付不良を無くすることが出来て、確実な半田付ができると共に、面実装の信頼性の高い面実装型電子回路ユニットを提供することができる。
【選択図】 図2
Description
本発明は電圧制御発振器等に使用して好適な面実装型電子回路ユニットに関する。
従来の面実装型電子回路ユニットの図面を説明すると、図10は従来の面実装型電子回路ユニットの斜視図、図11は従来の面実装型電子回路ユニットの下面図、図12は従来の面実装型電子回路ユニットの要部断面図である。
次に、従来の面実装型電子回路ユニットの構成を図10〜図12に基づいて説明すると、回路基板51の上面51aには、配線パターン52が形成されると共に、回路基板51の下面51bには、複数個のランド部53が設けられている。
また、回路基板51の端面51cには、上下方向に貫通する切り欠き部51dが設けられると共に、この切り欠き部51dの壁面には、導電体54が設けられており、そして、配線パターン52上には、種々の電子部品55が搭載されて、所望の電気回路が形成されている。
金属製の箱形のカバー56は、電子部品55を覆うように配置され、その取付脚56aが切り欠き部51d内に挿入された状態で、導電体54に半田57付けされて、従来の面実装型電子回路ユニットが構成されている。(例えば、特許文献1参照)
このような構成を有する従来の面実装型電子回路ユニットは、図11,図12に示すように、取付脚56aを取り付けるための半田57,及び導電体54の下端は、回路基板51の下面51bから露出している。
そして、この半田57,及び導電体54は、下面51bに設けられた信号用(ホット側)のランド部53間に配置されているが、回路基板51が小型化されるに従って、両者が近接した状態となる。
従って、従来の面実装型電子回路ユニットの回路基板51が電子機器(図示せず)のマザー基板(図示せず)上に載置され、ランド部53がマザー基板上の導電パターン(図示せず)に半田付けされて面実装された際、この半田付によって、近接状態にある半田57,及び導電体54とランド部53が導通されると言う事態を招く。
従来の面実装型電子回路ユニットは、取付脚56aを取り付けるための半田57,及び導電体54の下端が回路基板51の下面51bから露出しているため、回路基板51が小型化されるに従って、半田57,及び導電体54とランド部53間が近接した状態となり、従って、回路基板51がマザー基板に面実装された際、近接状態にある半田57,及び導電体54とランド部53が面実装時の半田によって導通する事態を生じるという問題がある。
そこで、本発明は面実装時の半田付による不良が無く、面実装の信頼性の高い面実装型電子回路ユニットを提供することを目的とする。
上記課題を解決するための第1の解決手段として、上面に設けられた配線パターン、及び下面に設けられたランド部を有する回路基板と、前記配線パターン上に搭載された電子部品と、上下方向に貫通して前記回路基板に設けられた貫通部と、この貫通部の壁面に設けられた導電体と、前記電子部品を覆った状態で、前記回路基板に取り付けられた箱形のカバーとを備え、前記カバーに設けられた取付脚は、前記貫通部内に位置した状態で、前記導電体に半田付けされて取り付けられると共に、絶縁膜が前記半田の下面、及び前記半田の下面の近傍に位置する前記回路基板の下面に跨って設けられた構成とした。
また、第2の解決手段として、前記絶縁膜が半田レジスト膜で形成された構成とした。
また、第3の解決手段として、前記貫通部は、前記回路基板の端面の位置に設けられた上下方向に貫通する切り欠き部、又は/及び前記回路基板の前記端面から外れた位置に設けられた上下方向に貫通する貫通孔で形成された構成とした。
また、第3の解決手段として、前記貫通部は、前記回路基板の端面の位置に設けられた上下方向に貫通する切り欠き部、又は/及び前記回路基板の前記端面から外れた位置に設けられた上下方向に貫通する貫通孔で形成された構成とした。
本発明の面実装型電子回路ユニットは、上面に設けられた配線パターン、及び下面に設けられたランド部を有する回路基板と、配線パターン上に搭載された電子部品と、上下方向に貫通して回路基板に設けられた貫通部と、この貫通部の壁面に設けられた導電体と、電子部品を覆った状態で、回路基板に取り付けられた箱形のカバーとを備え、カバーに設けられた取付脚は、貫通部内に位置した状態で、導電体に半田付けされて取り付けられると共に、絶縁膜が半田の下面、及び半田の下面の近傍に位置する回路基板の下面に跨って設けられた構成とした。
このように、絶縁膜が半田の下面、及び半田の下面の近傍に位置する回路基板の下面に跨って設けられると、近接状態にある半田とランド部間が絶縁膜によって遮断され、従って、回路基板がマザー基板に面実装された際、半田とランド部間は、面実装時の半田によって導通することが無く、面実装時の半田付不良を無くすることが出来て、確実な半田付ができると共に、面実装の信頼性の高い面実装型電子回路ユニットを提供することができる。
このように、絶縁膜が半田の下面、及び半田の下面の近傍に位置する回路基板の下面に跨って設けられると、近接状態にある半田とランド部間が絶縁膜によって遮断され、従って、回路基板がマザー基板に面実装された際、半田とランド部間は、面実装時の半田によって導通することが無く、面実装時の半田付不良を無くすることが出来て、確実な半田付ができると共に、面実装の信頼性の高い面実装型電子回路ユニットを提供することができる。
また、絶縁膜が半田レジスト膜で形成されたため、その構成が簡単で、安価なものが得られる。
また、貫通部は、回路基板の端面の位置に設けられた上下方向に貫通する切り欠き部、又は/及び回路基板の端面から外れた位置に設けられた上下方向に貫通する貫通孔で形成されたため、その構成が簡単であると共に、大版基板の状態で、絶縁膜の形成が可能となって、生産性の良好なものが得られる。
本発明の面実装型電子回路ユニットの図面を説明すると、図1は本発明の面実装型電子回路ユニットの第1実施例に係る平面図、図2は本発明の面実装型電子回路ユニットの第1実施例に係る下面図、図3は本発明の面実装型電子回路ユニットの第1実施例に係る要部断面図である。
また、図4は本発明の面実装型電子回路ユニットの第1実施例に係り、その製造方法を説明するための第1工程を示す平面図、図5は本発明の面実装型電子回路ユニットの第1実施例に係り、その製造方法を説明するための第2工程を示す平面図、図6は本発明の面実装型電子回路ユニットの第1実施例に係り、その製造方法を説明するための第2工程を示す下面図である。
また、図7は本発明の面実装型電子回路ユニットの第1実施例に係り、その製造方法を説明するための第3工程を示す下面図、図8は本発明の面実装型電子回路ユニットの第2実施例に係る下面図、図9は本発明の面実装型電子回路ユニットの第2実施例に係る要部断面図である。
次に、本発明の面実装型電子回路ユニットの構成を図1〜図3に基づいて説明すると、絶縁樹脂や低温焼成セラミック等からなる回路基板1は、1枚、或いは複数枚が積層されて形成され、上面1aと下面1b、及び外周部に位置する端面1cと、端面1cの位置に設けられ、上下方向に貫通する切り欠き部からなる貫通部1dとを有する。
この回路基板1の上面1aには、配線パターン2が形成され、また、回路基板1の下面1bには、信号用(ホット側)の複数個のランド部3が設けられると共に、貫通部1dの壁面には、導電体4が設けられ、そして、配線パターン2上には、種々の電子部品5が搭載されて、所望の電気回路が形成されている。
金属製の箱形のカバー6は、箱形の覆い部6aと、この覆い部6aから下方に延びる取付脚6bを有し、このカバー6は、覆い部6aで電子部品5を覆い、取付脚6bが貫通部1d内に挿入された状態で、導電体4に半田7付けされている。
絶縁膜8は、半田レジスト膜等の絶縁材で形成され、半田7の下面と、この半田7の下面の近傍に位置する回路基板1の下面1bに跨って設けられて、半田7の下面が絶縁膜8によって覆われた状態となっており、この絶縁膜8によって、互いに近接した状態にある半田7とランド部3との間が遮断された状態となっている。
この第1実施例(特に図3参照)で示すように、導電体4の下端が回路基板1の下面1bに露出している場合は、この導電体4の下端が絶縁膜8によって覆われていること勿論であるが、導電体4の下端が貫通部1dの壁面の途中となったものが存在し、この場合、半田7が下面1b側に流れ落ちた状態となり、この半田7の下面が絶縁膜8によって覆われた状態となる。
また、回路基板1の下面1bには、ランド部3を露出した状態で半田レジスト膜(図示せず)が設けられ、この状態で、取付脚6bと導電体4の半田7付けを行い、しかる後、絶縁膜8を形成したり、或いは、取付脚6bと導電体4の半田7付けを行った後、ランド部3を除く下面1bの全体に半田レジスト膜を形成して、絶縁膜8を同時に形成するようにしても良い。
このような構成によって本発明の面実装型電子回路ユニットが形成され、本発明の面実装型電子回路ユニットは、ここでは図示しないが、回路基板1が電子機器(図示せず)のマザー基板(図示せず)上に載置され、ランド部3がマザー基板に設けられた導電パターン(図示せず)に半田付けされて、面実装されるようになっている。
そして、回路基板1は、小型化されればされる程、半田7と信号用(ホット側)のランド部3間が接近した状態となるが、半田7の下面が絶縁膜8で覆われているため、回路基板1がマザー基板に面実装された際、半田7とランド部3間は、面実装時の半田によって導通することが無く、面実装時の半田付不良を無くすることが出来て、確実な半田付ができると共に、面実装の信頼性の高いものが得られる。
次に、本発明の面実装型電子回路ユニットの第1実施例の製造方法を図4〜図7に基づいて説明すると、先ず、図4に示す第1工程では、複数個の回路基板1が結合された大版基板11を用意する。
そして、この大版基板11の各回路基板(二点鎖線で囲まれた部分)1に対応した箇所には、ここでは図示しないが、配線パターン2と、ランド部3が設けられると共に、隣り合う回路基板1間には、切り欠き部からなる貫通部1dとなる貫通孔12が設けられ、この貫通孔12の壁面には、導電体4が形成された状態となっている。
次に、図5,図6に示す第2工程では、回路基板1上と貫通孔12内にクリーム半田が塗布され、先ず、クリーム半田上に電子部品5を載置した後、電子部品5をカバー6の覆い部6aにより覆った状態で、取付脚6bを貫通孔12内に挿入し、しかる後、リフロー炉内に搬送し、クリーム半田を溶かすと、配線パターン2への電子部品5の半田付が行われると共に、導電体4への取付脚6bの半田7付が行われる。
なお、この電子部品5の半田付と、カバー6の半田7付は、別々の工程によって行っても良い。
次に、図7に示す第3工程では、絶縁膜8が貫通孔12の下面に位置する半田7の下面と、この半田7の下面の近傍に位置する回路基板1の下面1bに跨って設けられて、絶縁膜8によって半田7の下面を覆う。
なお、この絶縁膜8の形成は、上述したように、予め、回路基板1の下面1bに半田レジスト膜(図示せず)が設けられ、この状態で、取付脚6bと導電体4の半田7付けを行った後、絶縁膜8を形成したり、或いは、取付脚6bと導電体4の半田7付けを行った後、ランド部3を除く下面1bの全体に半田レジスト膜を形成して、絶縁膜8を同時に形成するようにしても良い。
そして、最後の工程において、二点差線で示す位置で切断すると、図1〜図3に示すような個々の面実装型電子回路ユニットが形成されると共に、貫通孔12の位置で切断されることによって、回路基板1には切り欠き部からなる貫通部1dが形成されるようになっている。
また、図8,図9は本発明の面実装型電子回路ユニットの第2実施例を示し、この第2実施例は、貫通部1dが回路基板1の端面1cから外れた位置に設けられた上下方向に貫通する貫通孔で形成され、貫通部1dである貫通孔内に挿入された取付脚6bが導電体4に半田7付けされると共に、絶縁膜8が貫通部1d内の半田7の下面と、この半田7の下面の近傍に位置する回路基板1の下面1bに跨って設けられている。
なお、その他の構成は、前記第1実施例と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
1:回路基板
1a:上面
1b:下面
1c:端面
1d:貫通部
2:配線パターン
3:ランド部
4:導電体
5:電子部品
6:カバー
6a:覆い部
6b:取付脚
7:半田
8:絶縁膜
11:大版基板
12:貫通孔
1a:上面
1b:下面
1c:端面
1d:貫通部
2:配線パターン
3:ランド部
4:導電体
5:電子部品
6:カバー
6a:覆い部
6b:取付脚
7:半田
8:絶縁膜
11:大版基板
12:貫通孔
Claims (3)
- 上面に設けられた配線パターン、及び下面に設けられたランド部を有する回路基板と、前記配線パターン上に搭載された電子部品と、上下方向に貫通して前記回路基板に設けられた貫通部と、この貫通部の壁面に設けられた導電体と、前記電子部品を覆った状態で、前記回路基板に取り付けられた箱形のカバーとを備え、前記カバーに設けられた取付脚は、前記貫通部内に位置した状態で、前記導電体に半田付けされて取り付けられると共に、絶縁膜が前記半田の下面、及び前記半田の下面の近傍に位置する前記回路基板の下面に跨って設けられたことを特徴とする面実装型電子回路ユニット。
- 前記絶縁膜が半田レジスト膜で形成されたことを特徴とする請求項1記載の面実装型電子回路ユニット。
- 前記貫通部は、前記回路基板の端面の位置に設けられた上下方向に貫通する切り欠き部、又は/及び前記回路基板の前記端面から外れた位置に設けられた上下方向に貫通する貫通孔で形成されたことを特徴とする請求項1、又は2記載の面実装型電子回路ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003362241A JP2005129656A (ja) | 2003-10-22 | 2003-10-22 | 面実装型電子回路ユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003362241A JP2005129656A (ja) | 2003-10-22 | 2003-10-22 | 面実装型電子回路ユニット |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005129656A true JP2005129656A (ja) | 2005-05-19 |
Family
ID=34641956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003362241A Withdrawn JP2005129656A (ja) | 2003-10-22 | 2003-10-22 | 面実装型電子回路ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005129656A (ja) |
-
2003
- 2003-10-22 JP JP2003362241A patent/JP2005129656A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7314378B2 (en) | Printed circuit board, method of manufacturing a printed circuit board and electronic apparatus | |
JP2002261402A (ja) | 電子回路ユニットの回路基板 | |
JP2006319283A (ja) | 電子回路ユニット、及びその製造方法 | |
JP2008084964A (ja) | 高周波ユニットの製造方法、及び高周波ユニット | |
JP2757748B2 (ja) | プリント配線板 | |
JPH071821B2 (ja) | 配線基板 | |
JP6834775B2 (ja) | 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法 | |
JP5836863B2 (ja) | 表面実装型モジュールと該表面実装型モジュールの端子、及び表面実装型モジュールの端子の製造方法、並びに表面実装型モジュール搭載基板 | |
JPH06260226A (ja) | 基板接続方法及び基板接続端子 | |
JP4793155B2 (ja) | プリント基板、プリント基板ユニット、表面実装型高安定圧電発振器、及びプリント基板の加工方法 | |
JP2005129656A (ja) | 面実装型電子回路ユニット | |
JP2007266178A (ja) | プリント配線基板 | |
JP2007096064A (ja) | 面実装型電子回路ユニットの取付方法、及びそれに使用される面実装型電子回路ユニット | |
JP2008091776A (ja) | プリント基板ユニット、組プリント基板ユニット、プリント基板ユニット製造方法、組プリント基板ユニット製造方法および電子機器 | |
JP2007116039A (ja) | 回路基板 | |
JP3872600B2 (ja) | 電子回路ユニットの取付方法 | |
JP2006179523A (ja) | 高周波モジュール | |
JP3863496B2 (ja) | プリント基板の接地用導体への固定接続部及びプリント基板への流れ止め隆起部の形成方法 | |
JPH09312466A (ja) | プリント基板への部品実装方法 | |
JPH03229486A (ja) | 印刷配線板 | |
JP2007103547A (ja) | 部品実装多層配線基板 | |
JP2000278041A (ja) | 電圧制御発振器 | |
JP2818830B2 (ja) | 多極電気コネクタ用配線接続箱 | |
JP2020155694A (ja) | 両面配線基板 | |
JP2005116635A (ja) | 高周波ユニットの端子構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |