JP2002261402A - 電子回路ユニットの回路基板 - Google Patents

電子回路ユニットの回路基板

Info

Publication number
JP2002261402A
JP2002261402A JP2001057074A JP2001057074A JP2002261402A JP 2002261402 A JP2002261402 A JP 2002261402A JP 2001057074 A JP2001057074 A JP 2001057074A JP 2001057074 A JP2001057074 A JP 2001057074A JP 2002261402 A JP2002261402 A JP 2002261402A
Authority
JP
Japan
Prior art keywords
conductive pattern
electronic circuit
pattern
circuit unit
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001057074A
Other languages
English (en)
Inventor
Kiminori Terajima
公則 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001057074A priority Critical patent/JP2002261402A/ja
Publication of JP2002261402A publication Critical patent/JP2002261402A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 絶縁基板の反りが少なく、電気部品の半田付
けが確実で、電気部品の半田剥がれの少ないものを提供
する。 【解決手段】 本発明の電子回路ユニットの回路基板に
おいて、絶縁基板１の一面に設けられた第１の導電パタ
ーン２全体の面積と、絶縁基板１の他面に設けられた第
２の導電パターン５全体の面積とがほぼ同じ面積となる
ように形成されたため、絶縁基板１の反りが極めて少な
く、電気部品の半田付け時においては、電気部品の半田
付けを確実にできると共に、マザー基板への半田付け時
や使用途上においては、電気部品の半田剥がれを無くす
ことできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、送受信ユニット等
の電子回路ユニットの回路基板に関する。
【０００２】
【従来の技術】従来の電子回路ユニットの回路基板の構
成を図７〜図９に基づいて説明すると、絶縁基板５１は
矩形の平板状からなり、その表面である一面には、特に
図８に示すように、配線用パターン５２と接地用パター
ン５３とを有した銅箔からなる第１の導電パターン５４
が設けられている。そして、接地用パターン５３は、銅
箔がベタ貼りされて形成された状態となっている。
【０００３】また、絶縁基板５１の裏面である他面に
は、特に図９に示すように、主に接地用パターン５５か
らなると共に、銅箔のベタ貼りからなる第２の導電パタ
ーン５６が設けられている。即ち、主に接地用パターン
５５からなる第２の導電パターン５６は、絶縁基板５１
の裏面のほぼ全体に、銅箔がベタ貼りされた状態となっ
ている。
【０００４】そして、絶縁基板５１の表面に設けられた
第１の導電パターン５４の配線用パターン５２，接地用
パターン５３には、ランド部５２ａ、５３ａが設けら
れ、このランド部５２ａ、５３ａには、ＩＣチップ、チ
ップコンデンサやチップ抵抗器等からなる複数の電気部
品５７が半田によって面実装されて、電子回路ユニット
の回路基板が構成されている。
【０００５】また、これ等の電気部品５７の絶縁基板５
１への実装は、先ず、ランド部５２ａ、５３ａにクリー
ム半田（図示せず）を塗布した後、このクリーム半田上
に電気部品５７を載置した状態で、これ等を加熱炉に搬
送し、クリーム半田を溶かして、電気部品５７をランド
部５２ａ、５３ａに半田付けするようになっている。
【０００６】そして、ここでは図示しないが、電気部品
５７を覆うように箱形のカバーを被せ、カバーを第１の
導電パターン５４に半田付けすることによって、電子回
路ユニットが構成され、このように構成された電子回路
ユニットは、電子機器のマザー基板上に絶縁基板５１の
裏面側が載置され、電子回路ユニットがマザー基板に面
実装されて取り付けられるようになっている。
【０００７】このような構成を有する従来の電子回路ユ
ニットの回路基板は、絶縁基板５１の一面側に設けられ
た第１の導電パターン５４の面積が絶縁基板５１の一面
全体の面積の７０％程度を占めると共に、第２の導電パ
ターン５６の面積が絶縁基板５１の他面全体の面積の９
５％程度を占め、一面側と他面側における第１，第２の
導電パターン５４，５６の残存率が大きく異なる。
【０００８】このため、絶縁基板５１への電気部品５７
の半田付け時、電子回路ユニットのマザー基板への半田
付け時、或いは、電子回路ユニットの使用途上における
熱によって、絶縁基板５１に大きな反りを生じる。即
ち、絶縁基板５１と銅箔である第１，第２の導電パター
ン５４，５６との膨張率が異なり、且つ、第１，第２の
導電パターン５４，５６の残存率が異なることにより、
絶縁基板５１の長手方向の表面中央部側が長手方向の表
面両端側よりも反り上がって、持ち上がった状態とな
る。
【０００９】
【発明が解決しようとする課題】従来の電子回路ユニッ
トの回路基板は、絶縁基板５１の表裏面における第１，
第２の導電パターン５４，５６の残存率が大きく異な
り、このため、絶縁基板５１が大きく反って、電気部品
５７の半田付け時においては、電気部品５７の半田付け
不良を生じると共に、マザー基板への半田付け時や使用
途上においては、電気部品５７の半田剥がれを生じると
いう問題がある。更に、電子回路ユニットのマザー基板
への半田付け時において、絶縁基板５１の反りによっ
て、電子回路ユニットの半田付け不良を生じるという問
題がある。
【００１０】そこで、本発明は、絶縁基板の反りが少な
く、電気部品の半田付けが確実で、電気部品の半田剥が
れの少ない電子回路ユニットの回路基板を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
の第１の解決手段として、平板状の絶縁基板と、この絶
縁基板の一面に設けられた第１の導電パターンと、前記
絶縁基板の他面に設けられた第２の導電パターンと、前
記第１の導電パターン上に面実装された複数の電気部品
とを備え、前記第１の導電パターン全体の面積と前記第
２の導電パターン全体の面積とがほぼ同じ面積となるよ
うに形成された構成とした。
【００１２】また、第２の解決手段として、前記第１の
導電パターンは、少なくとも配線用パターンと接地用パ
ターンとで構成されると共に、前記第２の導電パターン
は、少なくとも接地用パターンで構成された。
【００１３】また、第３の解決手段として、前記第１の
導電パターン全体の面積を基準にして、前記第１の導電
パターン全体の面積とほぼ同等に、前記第２の導電パタ
ーンを形成した構成とした。
【００１４】また、第４の解決手段として、前記第２の
導電パターンの少なくとも一部分を構成する前記接地用
パターンが網目状、或いは格子状で形成された構成とし
た。また、第５の解決手段として、前記第１の導電パタ
ーン全体の面積と前記第２の導電パターン全体の面積の
差が５％以内に形成された構成とした。
【００１５】また、第６の解決手段として、前記絶縁基
板は複数枚が積層されると共に、前記絶縁基板の異なる
積層間には、それぞれ第３，第４の導電パターンが設け
られ、この第３の導電パターン全体の面積と第４の導電
パターン全体の面積がほぼ同じ面積となるように形成さ
れた構成とした。
【００１６】
【発明の実施の形態】本発明の電子回路ユニットの回路
基板の図面を説明すると、図１は本発明の電子回路ユニ
ットの回路基板の第１実施例に係る平面図、図２は本発
明の電子回路ユニットの回路基板の第１実施例に係る絶
縁基板の平面図、図３は本発明の電子回路ユニットの回
路基板の第１実施例に係る絶縁基板の裏面図、図４は本
発明の電子回路ユニットの回路基板の第１実施例に係る
絶縁基板の側面図である。
【００１７】また、図５は本発明の電子回路ユニットの
回路基板の第２実施例に係る絶縁基板の裏面図、図６は
本発明の電子回路ユニットの回路基板の第３実施例に係
る絶縁基板の側面図である。
【００１８】本発明の電子回路ユニットの回路基板の第
１実施例の構成を図１〜図４に基づいて説明すると、絶
縁基板１は矩形の平板状からなり、複数枚である２枚の
基板２ａが積層されて形成されている。また、銅箔から
なる第１の導電パターン２は、特に図２に示すように、
ランド部３ａを有する配線用パターン３と、ランド部４
ａを有する接地用パターン４とで構成され、この第１の
導電パターン２は、絶縁基板１の表面である一面側に設
けられている。
【００１９】また、銅箔からなる第２の導電パターン５
は、特に図３に示すように、主に接地用パターン６で形
成され、この接地用パターン６は、絶縁基板１の裏面で
ある他面に設けられると共に、絶縁基板１の裏面全体に
おいて、網目状、或いは格子状に設けられている。そし
て、第２の導電パターン５の接地用パターン６は、第１
の導電パターン２の全体の面積を基準にして、第１の導
電パターン２と同等の面積となるように形成されてい
る。
【００２０】即ち、第１の導電パターン２全体の面積
は、絶縁基板１の一面側の面積の５５％程度であり、こ
の第１の導電パターン２の面積に合わせて、他面側に設
けられた第２の導電パターン５全体の面積も５５％（絶
縁基板１の他面側の面積に対して）程度となっている。
【００２１】また、図４に示すように、積層された基板
１ａ間には、銅箔からなる中間導電パターン７が設けら
れている。そして、絶縁基板１の表面に設けられた第１
の導電パターン２の配線用パターン３や接地用パターン
４のランド部３ａ、４ａには、ＩＣチップ、チップコン
デンサやチップ抵抗器等からなる複数の電気部品８が半
田によって面実装されると共に、絶縁基板１に設けられ
たスルーホール１ｂに充填された導電体（図示せず）に
よって中間導電パターン７や第１，第２の導電パターン
２，５が接続されて、電子回路ユニットの回路基板が構
成されている。
【００２２】また、これ等の電気部品８の絶縁基板１へ
の実装は、先ず、ランド部３ａ、４ａにクリーム半田
（図示せず）を塗布した後、このクリーム半田上に電気
部品８を載置した状態で、これ等を加熱炉に搬送し、ク
リーム半田を溶かして、電気部品８をランド部３ａ、４
ａに半田付けするようになっている。
【００２３】そして、ここでは図示しないが、電気部品
８を覆うように箱形のカバーを被せ、カバーを第１の導
電パターン２に半田付けすることによって、電子回路ユ
ニットが構成され、このように構成された電子回路ユニ
ットは、電子機器のマザー基板上に絶縁基板１の裏面側
が載置され、電子回路ユニットがマザー基板に面実装さ
れて取り付けられるようになっている。
【００２４】このような構成を有する本発明の電子回路
ユニットの回路基板は、絶縁基板１の一面側に設けられ
た第１の導電パターン２全体の面積と、絶縁基板１の他
面側に設けられた第２の導電パターン５全体の面積とが
ほぼ同一に形成されて、一面側と他面側における第１，
第２の導電パターン２，５の残存率がほぼ同一となって
いる。
【００２５】このため、絶縁基板１への電気部品８の半
田付け時、及び、電子回路ユニットのマザー基板への半
田付け時、或いは、電子回路ユニットの使用途上におけ
る熱にる絶縁基板１の反りが小さいものとなっている。
即ち、絶縁基板１と銅箔である第１，第２の導電パター
ン２，５との膨張率が異なるが、第１，第２の導電パタ
ーン２，５の残存率がほぼ同一であることから、熱によ
る絶縁基板１の反りが小さいものとなっている。
【００２６】また、第１，第２の導電パターン２，５の
残存率（全体の面積）の差による反りを実験した結果、
両者間の面積の差が５％以内である場合、熱による絶縁
基板１の反りの変化が極めて少ないものとなっている。
【００２７】また、図５は本発明の電子回路ユニットの
回路基板の第２実施例を示し、この第２実施例は、絶縁
基板１の裏面側に設けられた第２の導電パターン９が配
線用パターン１０と、接地用パターン１１とで形成され
と共に、接地用パターン１１がベタ貼り状態の導電パタ
ーン１１ａと、網目状、或いは格子状の導電パターン１
１ｂとで構成されたものである。その他の構成は、前記
第１実施例と同様であるので、同一部品に同一番号を付
し、ここではその説明を省略する。
【００２８】即ち、この第２実施例は、第２の導電パタ
ーン９全体の面積が第１の導電パターン２全体の面積を
基準にして、第１の導電パターン２全体の面積とほぼ同
一に形成されており、第２の導電パターン９の面積を調
整するために、一部が網目状、或いは格子状に形成され
たものである。
【００２９】また、図６は本発明の電子回路ユニットの
回路基板の第３実施例を示し、この第３実施例は、３枚
の基板１ａが積層されて、上部と中間の基板１ａ間に
は、第３の導電パターン１２が配設されると共に、中間
と下部の基板１ａ間には、第３の導電パターン１２全体
の面積とほぼ同一の面積を有する第４の導電パターン１
３が配設されたものである。その他の構成は、前記第１
実施例と同様であるので、同一部品に同一番号を付し、
ここではその説明を省略する。
【００３０】そして、この第３実施例は、第３の導電パ
ターン１２全体の面積と第４の導電パターン１３全体の
面積がほぼ同一であるため、第３，第４の導電パターン
１２，１３の残存率がほぼ同一であることから、熱によ
る絶縁基板１の反りが小さいものとなっている。
【００３１】
【発明の効果】本発明の電子回路ユニットの回路基板に
おいて、絶縁基板１の一面に設けられた第１の導電パタ
ーン全体の面積と、絶縁基板１の他面に設けられた第２
の導電パターン全体の面積とがほぼ同じ面積となるよう
に形成されたため、絶縁基板１の反りが極めて少なく、
電気部品８の半田付け時においては、電気部品８の半田
付けを確実にできると共に、マザー基板への半田付け時
や使用途上においては、電気部品８の半田剥がれを無く
すことできる。更に、電子回路ユニットのマザー基板へ
の半田付け時においては、絶縁基板１の反りにる電子回
路ユニットの半田付け不良を無くすることができる。
【００３２】また、第１の導電パターンは、少なくとも
配線用パターンと接地用パターンとで構成されると共
に、第２の導電パターンは、少なくとも接地用パターン
で構成されたため、第２の導電パターンの面積を適宜に
変更できるものを提供できる。
【００３３】また、第１の導電パターン全体の面積を基
準にして、第１の導電パターン全体の面積とほぼ同等
に、第２の導電パターンを形成したため、第２の導電パ
ターンの面積を容易に変更できて、その製作が容易とな
る。
【００３４】また、第２の導電パターンの少なくとも一
部分を構成する接地用パターンが網目状、或いは格子状
で形成されたため、接地用としての機能を損なうことな
く、第２の導電パターンの面積を容易に変更できて、そ
の製作が容易となる。
【００３５】また、第１の導電パターン全体の面積と第
２の導電パターン全体の面積の差が５％以内に形成され
たため、絶縁基板１の反りの変化が極めて少なく、電気
部品８の半田付け時においては、電気部品８の半田付け
を確実にできると共に、マザー基板への半田付け時や使
用途上においては、電気部品８の半田剥がれを無くすこ
とできる。
【００３６】また、絶縁基板１は複数枚が積層されると
共に、絶縁基板１の異なる積層間には、それぞれ第３，
第４の導電パターン１２，１３が設けられ、この第３の
導電パターン１２全体の面積と第４の導電パターン１３
全体の面積がほぼ同じ面積となるように形成されたた
め、絶縁基板１の反りが極めて少なく、電気部品８の半
田付け時においては、電気部品８の半田付けを確実にで
きると共に、マザー基板への半田付け時や使用途上にお
いては、電気部品８の半田剥がれを無くすことできる。
【図面の簡単な説明】
【図１】本発明の電子回路ユニットの回路基板の第１実
施例に係る平面図。
【図２】本発明の電子回路ユニットの回路基板の第１実
施例に係る絶縁基板の平面図。
【図３】本発明の電子回路ユニットの回路基板の第１実
施例に係る絶縁基板の裏面図。
【図４】本発明の電子回路ユニットの回路基板の第１実
施例に係る絶縁基板の側面図。
【図５】本発明の電子回路ユニットの回路基板の第２実
施例に係る絶縁基板の裏面図。
【図６】本発明の電子回路ユニットの回路基板の第３実
施例に係る絶縁基板の側面図。
【図７】従来の電子回路ユニットの回路基板の平面図。
【図８】従来の電子回路ユニットの回路基板に係る絶縁
基板の平面図。
【図９】従来の電子回路ユニットの回路基板に係る絶縁
基板の裏面図。
【符号の説明】
１ 絶縁基板 １ａ 基板 １ｂ スルーホール ２ 第１の導電パターン ３ 配線用パターン ３ａ ランド部 ４ 接地用パターン ４ａ ランド部 ５ 第２の導電パターン ６ 接地用パターン ７ 中間導電パターン ８ 電気部品 ９ 第２の導電パターン １０ 配線用パターン １１ 接地用パターン １１ａ 導電パターン １１ｂ 導電パターン １２ 第３の導電パターン １３ 第４の導電パターン
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E319 AA03 AB05 CC22 CD45 GG11 GG20 5E338 AA02 AA03 CC01 CC06 CC07 CC09 CD22 CD23 EE01 EE02 EE26 5E346 AA06 AA12 AA15 AA22 AA32 AA51 BB02 BB04 BB07 BB11 BB15 CC32 EE06 EE13 FF45 GG28 HH11

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 平板状の絶縁基板と、この絶縁基板の一
    面に設けられた第１の導電パターンと、前記絶縁基板の
    他面に設けられた第２の導電パターンと、前記第１の導
    電パターン上に面実装された複数の電気部品とを備え、
    前記第１の導電パターン全体の面積と前記第２の導電パ
    ターン全体の面積とがほぼ同じ面積となるように形成さ
    れたことを特徴とする電子回路ユニットの回路基板。
  2. 【請求項２】 前記第１の導電パターンは、少なくとも
    配線用パターンと接地用パターンとで構成されると共
    に、前記第２の導電パターンは、少なくとも接地用パタ
    ーンで構成されたことを特徴とする請求項１記載の電子
    回路ユニットの回路基板。
  3. 【請求項３】 前記第１の導電パターン全体の面積を基
    準にして、前記第１の導電パターン全体の面積とほぼ同
    等に、前記第２の導電パターンを形成したことを特徴と
    する請求項１、又は２記載の電子回路ユニットの回路基
    板。
  4. 【請求項４】 前記第２の導電パターンの少なくとも一
    部分を構成する前記接地用パターンが網目状、或いは格
    子状で形成されたことを特徴とする請求項１から３の何
    れかに電子回路ユニットの回路基板。
  5. 【請求項５】 前記第１の導電パターン全体の面積と前
    記第２の導電パターン全体の面積の差が５％以内に形成
    されたことを特徴とする請求項１から４の何れかに電子
    回路ユニットの回路基板。
  6. 【請求項６】 前記絶縁基板は複数枚が積層されると共
    に、前記絶縁基板の異なる積層間には、それぞれ第３，
    第４の導電パターンが設けられ、この第３の導電パター
    ン全体の面積と第４の導電パターン全体の面積がほぼ同
    じ面積となるように形成されたことを特徴とする請求項
    １から５の何れかに電子回路ユニットの回路基板。
JP2001057074A 2001-03-01 2001-03-01 電子回路ユニットの回路基板 Withdrawn JP2002261402A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001057074A JP2002261402A (ja) 2001-03-01 2001-03-01 電子回路ユニットの回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001057074A JP2002261402A (ja) 2001-03-01 2001-03-01 電子回路ユニットの回路基板

Publications (1)

Publication Number Publication Date
JP2002261402A true JP2002261402A (ja) 2002-09-13

Family

ID=18917011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001057074A Withdrawn JP2002261402A (ja) 2001-03-01 2001-03-01 電子回路ユニットの回路基板

Country Status (1)

Country Link
JP (1) JP2002261402A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052531A (ja) * 2005-08-16 2007-03-01 Shinko Electric Ind Co Ltd 自動設計プログラムおよび記録媒体
JP2007079833A (ja) * 2005-09-13 2007-03-29 Sony Corp 配線パターン設計装置及び方法並びにプログラム
US20080080153A1 (en) 2006-09-29 2008-04-03 Fujitsu Limited Printed wiring board reliably achieving electric connection with electronic component
JP2008112862A (ja) * 2006-10-30 2008-05-15 Nec Saitama Ltd 両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法
WO2009116488A1 (ja) * 2008-03-18 2009-09-24 電気化学工業株式会社 絶縁金属ベース回路基板及びそれを用いた混成集積回路モジュール
WO2009123125A1 (ja) * 2008-04-04 2009-10-08 電気化学工業株式会社 絶縁金属ベース回路基板及びそれを用いた混成集積回路モジュール
JP2009267162A (ja) * 2008-04-25 2009-11-12 Toyota Industries Corp プリント配線板
JP2010129874A (ja) * 2008-11-28 2010-06-10 Toshiba Corp プリント配線板
JP2010238692A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 多層配線基板、及びそれを用いた半導体装置
JP2011071454A (ja) * 2009-09-23 2011-04-07 Samsung Electro-Mechanics Co Ltd パッケージ基板
JP2011517063A (ja) * 2008-03-31 2011-05-26 巨擘科技股▲ふん▼有限公司 多層基板の応力をバランスする方法及び多層基板
JP2011205151A (ja) * 2011-07-19 2011-10-13 Fujitsu Ltd プリント配線板およびプリント基板ユニット並びに電子機器
JP2012195440A (ja) * 2011-03-16 2012-10-11 Toshiba Corp 半導体装置
DE102013217400A1 (de) 2012-08-31 2014-03-06 Yazaki Corporation Leiterplatte
JP2014199948A (ja) * 2014-06-30 2014-10-23 株式会社東芝 半導体装置およびシステム
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP2016096355A (ja) * 2015-12-24 2016-05-26 株式会社東芝 半導体装置およびシステム
JPWO2016111059A1 (ja) * 2015-01-09 2017-09-14 株式会社村田製作所 パワー半導体のパッケージ素子
US10314166B2 (en) 2015-01-16 2019-06-04 Ibiden Co., Ltd. Printed wiring board

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052531A (ja) * 2005-08-16 2007-03-01 Shinko Electric Ind Co Ltd 自動設計プログラムおよび記録媒体
JP4618065B2 (ja) * 2005-09-13 2011-01-26 ソニー株式会社 配線パターン設計装置及び方法並びにプログラム
JP2007079833A (ja) * 2005-09-13 2007-03-29 Sony Corp 配線パターン設計装置及び方法並びにプログラム
US20080080153A1 (en) 2006-09-29 2008-04-03 Fujitsu Limited Printed wiring board reliably achieving electric connection with electronic component
JP2008091552A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd プリント配線板およびプリント基板ユニット並びに電子機器
US8305767B2 (en) 2006-09-29 2012-11-06 Fujitsu Limited Printed wiring board reliably achieving electric connection with electronic component
JP2008112862A (ja) * 2006-10-30 2008-05-15 Nec Saitama Ltd 両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法
WO2009116488A1 (ja) * 2008-03-18 2009-09-24 電気化学工業株式会社 絶縁金属ベース回路基板及びそれを用いた混成集積回路モジュール
JP2011517063A (ja) * 2008-03-31 2011-05-26 巨擘科技股▲ふん▼有限公司 多層基板の応力をバランスする方法及び多層基板
WO2009123125A1 (ja) * 2008-04-04 2009-10-08 電気化学工業株式会社 絶縁金属ベース回路基板及びそれを用いた混成集積回路モジュール
JP2009267162A (ja) * 2008-04-25 2009-11-12 Toyota Industries Corp プリント配線板
JP2010129874A (ja) * 2008-11-28 2010-06-10 Toshiba Corp プリント配線板
US7919716B2 (en) 2008-11-28 2011-04-05 Kabushiki Kaisha Toshiba Printed wiring board and electronic apparatus
JP4538069B2 (ja) * 2008-11-28 2010-09-08 株式会社東芝 プリント配線板
JP2010238692A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 多層配線基板、及びそれを用いた半導体装置
JP2011071454A (ja) * 2009-09-23 2011-04-07 Samsung Electro-Mechanics Co Ltd パッケージ基板
US9312215B2 (en) 2011-03-16 2016-04-12 Kabushiki Kaisha Toshiba Semiconductor memory system
CN105957855A (zh) * 2011-03-16 2016-09-21 株式会社东芝 半导体装置和存储器系统
US9859264B2 (en) 2011-03-16 2018-01-02 Toshiba Memory Corporation Semiconductor memory system
US11705444B2 (en) 2011-03-16 2023-07-18 Kioxia Corporation Semiconductor memory system
US8873265B2 (en) 2011-03-16 2014-10-28 Kabushiki Kaisha Toshiba Semiconductor memory system
CN110246825B (zh) * 2011-03-16 2023-07-04 铠侠股份有限公司 半导体装置和系统
US11063031B2 (en) 2011-03-16 2021-07-13 Toshiba Memory Corporation Semiconductor memory system
US10388640B2 (en) 2011-03-16 2019-08-20 Toshiba Memory Corporation Semiconductor memory system
US10607979B2 (en) 2011-03-16 2020-03-31 Toshiba Memory Corporation Semiconductor memory system
US9437533B2 (en) 2011-03-16 2016-09-06 Kabushiki Kaisha Toshiba Semiconductor memory system
JP2012195440A (ja) * 2011-03-16 2012-10-11 Toshiba Corp 半導体装置
CN110246825A (zh) * 2011-03-16 2019-09-17 东芝存储器株式会社 半导体装置和系统
US9754632B2 (en) 2011-03-16 2017-09-05 Toshiba Memory Corporation Semiconductor memory system
JP2011205151A (ja) * 2011-07-19 2011-10-13 Fujitsu Ltd プリント配線板およびプリント基板ユニット並びに電子機器
DE102013217400A1 (de) 2012-08-31 2014-03-06 Yazaki Corporation Leiterplatte
US9258887B2 (en) 2012-08-31 2016-02-09 Yazaki Corporation Printed circuit board
JPWO2015108051A1 (ja) * 2014-01-17 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP2014199948A (ja) * 2014-06-30 2014-10-23 株式会社東芝 半導体装置およびシステム
JPWO2016111059A1 (ja) * 2015-01-09 2017-09-14 株式会社村田製作所 パワー半導体のパッケージ素子
US10314166B2 (en) 2015-01-16 2019-06-04 Ibiden Co., Ltd. Printed wiring board
JP2016096355A (ja) * 2015-12-24 2016-05-26 株式会社東芝 半導体装置およびシステム

Similar Documents

Publication Publication Date Title
JP2002261402A (ja) 電子回路ユニットの回路基板
US7314378B2 (en) Printed circuit board, method of manufacturing a printed circuit board and electronic apparatus
JPH0773152B2 (ja) 電子パッケージおよびその作成方法
JP2007059803A (ja) プリント基板、電子基板及び電子機器
US9769925B2 (en) Relieved component pad for 0201 use between vias
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20110155450A1 (en) Printed circuit board and electronic apparatus
JP2008034672A (ja) チップ部品の実装方法および電子モジュール
US7414321B2 (en) Wiring configuration for semiconductor component
JP2004172260A (ja) 配線基板
JPH05102621A (ja) 導電パターン
JP2004303944A (ja) モジュール基板及びその製造方法
JPS5835993A (ja) プリント配線基板
JP2001156222A (ja) 基板接続構造、基板接続用プリント配線基板および基板接続方法
JP2006041238A (ja) 配線基板及び配線基板の製造方法
JPH1051094A (ja) プリント配線板及びその製造方法
US20060213058A1 (en) Circuit board for surface-mount device to be mounted thereon
JP2002158427A (ja) プリント配線基板、部品実装基板および電子機器
JP3872600B2 (ja) 電子回路ユニットの取付方法
JP3772033B2 (ja) 電子回路ユニット
US8270179B2 (en) Printed circuit board and method for mounting electronic components
JP2003338680A (ja) 高周波モジュールの取付構造
JP2020004772A (ja) ジャンパ部を有するプリント配線基板
JPH09199669A (ja) プリント配線基板モジュール
JPS62208691A (ja) 両面実装型混成集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060911