JP3772033B2 - 電子回路ユニット - Google Patents
電子回路ユニット Download PDFInfo
- Publication number
- JP3772033B2 JP3772033B2 JP00268299A JP268299A JP3772033B2 JP 3772033 B2 JP3772033 B2 JP 3772033B2 JP 00268299 A JP00268299 A JP 00268299A JP 268299 A JP268299 A JP 268299A JP 3772033 B2 JP3772033 B2 JP 3772033B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit unit
- insulating substrate
- electronic circuit
- pattern
- ground pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話機に使用される送受信ユニット等の電子回路ユニットに関する。
【０００２】
【従来の技術】
従来の電子回路ユニットを図５〜図７に基づいて説明すると、図５は従来の電子回路ユニットをマザー基板に取り付けた状態を示す側面図、図６は従来の電子回路ユニットに係り、レジストを取り除いた状態の下面図、図７は従来の電子回路ユニットの反りの状態を示す説明図である。
【０００３】
そして、従来の電子回路ユニット２１は、図５〜図７に示すように、絶縁体が多層に積層されてなる絶縁基板２２と、この絶縁基板２２の上面２２ａに設けられた回路パターン（図示せず）に接続されて、上面２２ａに搭載された抵抗、コンデンサ、ＩＣ部品等の電気部品２３と、回路パターンに接続された状態で、絶縁基板２２の側縁部２２ｂを通して下面２２ｃに引き出されたサイド電極２４と、サイド電極２４を除いて下面２２ｃの全面に、銅箔がベタ状に形成された接地パターン２５と、接地パターン２５の上面に形成されたレジスト２６とで構成されている。
【０００４】
そして、このような電子回路ユニット２１は、図５に示すように、マザー基板２７上に載置され、マザー基板２７に設けた導電パターン（図示せず）にサイド電極２４を半田２８付けして取り付けられ、電子回路ユニット２１がマザー基板２７に面実装されるようになっている。
このような電子回路ユニット２１は、一般に種々の試験が行われるが、マザー基板２７に電子回路ユニット２１を面実装した状態で、温度サイクル試験を行った結果、絶縁基板２２の外周部の反りが大きく、マザー基板２７の導電パターンとサイド電極２４との間の半田２８による接続が破壊して、接続不良が多く発生した。
【０００５】
そこで、このような半田２８の接続破壊を分析した結果、図７に示すように、厚さが１ｍｍの絶縁基板２２を使用した時、絶縁基板２２の中央部を基準として、外周部で反りが発生し、その反りＴが０．２ｍｍの大きさであった。
【０００６】
【発明が解決しようとする課題】
従来の電子回路ユニットは、絶縁基板２２の下面２２ｃのほぼ全面に、ベタ状態で接地パターン２５が設けられた構成であるため、側縁部２２ｂの周辺での反りが大きく、電子回路ユニット２１をマザー基板２７に半田２８付けした状態で、外部環境下で使用した際、接続不良を多く発生するという問題がある。
【０００７】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、絶縁基板の一方の面には、回路パターンが設けられて、この回路パターンに電気部品が接続されて搭載され、また、前記絶縁基板の他方の面には、ほぼ全面に、パターン除去部を有する網目状の接地パターンを形成し、前記接地パターンは、前記絶縁基板の外周部における前記接地パターンの面積を、前記絶縁基板の中央部における前記接地パターンの面積より少なくした構成とした。
また、第２の解決手段として、前記絶縁基板の外周部における前記接地パターンの幅を、前記絶縁基板の中央部における前記接地パターンの幅より狭い幅で形成した構成とした。
【０００８】
【発明の実施の形態】
本発明の電子回路ユニットを図１〜図４に基づいて説明すると、図１は本発明の電子回路ユニットをマザー基板に取り付けた状態を示す側面図、図２は本発明の電子回路ユニットの第１の実施例に係り、レジストを取り除いた状態の下面図、図３は本発明の電子回路ユニットの第２の実施例に係り、レジストを取り除いた状態の下面図、図４は本発明の電子回路ユニットの反りの状態を示す説明図である。
【０００９】
そして、本発明の電子回路ユニット１の第１の実施例は、図１、図２に示すように、絶縁体が多層に積層されてなる絶縁基板２と、この絶縁基板２の上面２ａに設けられた回路パターン（図示せず）に接続されて、上面２ａに搭載された抵抗、コンデンサ、ＩＣ部品等の電気部品３と、回路パターンに接続された状態で、絶縁基板２の側縁部２ｂを通して下面２ｃに引き出されたサイド電極４と、サイド電極４を除いて下面２ｃのほぼ全面に、多数のパターン除去部５ａを有する網目状に形成された接地パターン５と、接地パターン５の上面に形成されたレジスト６とで構成されている。
【００１０】
また、第１の実施例では、図２に示すように、パターン除去部５ａは、矩形状で形成されて、接地パターン５が網目状となっており、この実施例では、パターン除去部５ａの幅Ａ１を０．４ｍｍ、パターン除去部５ａ間の幅Ａ２を同じく０．４ｍｍとして、整列されたパターン除去部５ａを備えた網目状の接地パターン５を形成したものである。
【００１１】
また、図３は本発明の第２の実施例を示し、この実施例における接地パターン５は、絶縁基板２の外周部における接地パターン５の面積を、絶縁基板２の中央部における接地パターン５の面積よりも少なくしたものである。
そして、その具体的な構成の一例として、図３に示すように、絶縁基板２の外周部におけるパターン除去部５ａの幅Ａ３を０．６ｍｍ、パターン除去部５ａ間の幅Ａ４を０．２ｍｍとし、また、絶縁基板２の中央部におけるパターン除去部５ａの幅Ａ５を０．４ｍｍ、パターン除去部５ａ間の幅Ａ６を同じく０．４ｍｍとして、絶縁基板２の外周部における接地パターン５の幅Ａ４を、絶縁基板２の中央部における接地パターン５の幅Ａ６よりも狭く形成して、外周部における接地パターン５の面積を、中央部における接地パターン５の面積よりも少なくしたものである。
【００１２】
そして、このような電子回路ユニット１は、図１に示すように、マザー基板７上に載置され、マザー基板７に設けた導電パターン（図示せず）にサイド電極４を半田８付けして取り付けられ、電子回路ユニット１がマザー基板７に面実装されるようになっている。
このような電子回路ユニット１は、一般に種々の試験が行われるが、マザー基板７に電子回路ユニット１を面実装した状態で、温度サイクル試験を行った結果、絶縁基板２の反りが小さく、マザー基板７の導電パターンとサイド電極４との間の半田８による破壊が少なく、接続不良の発生を少なくできる結果を得た。
【００１３】
そして、上記第１と第２の実施例における絶縁基板２の反りを分析した結果、図４に示すように、厚さが１ｍｍの絶縁基板２２を使用した時、第１の実施例においては、絶縁基板２の中央部を基準として、外周部で反りが発生するが、その反りｔ１が０．１ｍｍ、また、第２の実施例においては、その反りｔ１が０．０３ｍｍとなり、何れも従来に比して小さくできるものであった。
【００１４】
【発明の効果】
本発明の電子回路ユニットは、絶縁基板２の下面２ｃにおいて、ほぼ全面に、パターン除去部５ａを有する網目状の接地パターン５を設けたもであるため、従来に比して、絶縁基板２の外周部における反りを小さくでき、マザー基板７との半田８による接続不良を少なくできる電子回路ユニットを提供できる。
また、接地パターン５は、絶縁基板５の外周部における接地パターン５の面積を、絶縁基板２の中央部における接地パターン５の面積よりも少なくすることにより、一層、絶縁基板２の外周部における反りを小さくできて、接続不良の極めて少ない電子回路ユニットを提供できる。
また、絶縁基板２の外周部における接地パターン５の幅を、絶縁基板２の中央部における接地パターン５の幅よりも狭い幅で形成することにより、一層、絶縁基板２の外周部における反りを小さくできて、接続不良の極めて少ない電子回路ユニットを提供できる。
【図面の簡単な説明】
【図１】本発明の電子回路ユニットをマザー基板に取り付けた状態を示す側面図。
【図２】本発明の電子回路ユニットの第１の実施例に係り、レジストを取り除いた状態の下面図。
【図３】本発明の電子回路ユニットの第２の実施例に係り、レジストを取り除いた状態の下面図。
【図４】本発明の電子回路ユニットの反りの状態を示す説明図。
【図５】従来の電子回路ユニットをマザー基板に取り付けた状態を示す側面図。
【図６】従来の電子回路ユニットに係り、レジストを取り除いた状態の下面図。
【図７】従来の電子回路ユニットの反りの状態を示す説明図。
【符号の説明】
１ 電子回路ユニット
２ 絶縁基板
２ａ 上面
２ｂ 側縁部
２ｃ 下面
３ 電気部品
４ サイド電極
５ 接地パターン
５ａ パターン除去部
６ レジスト
７ マザー基板
８ 半田
Ａ１ 幅
Ａ２ 幅
Ａ３ 幅
Ａ４ 幅
Ａ５ 幅
Ａ６ 幅
【発明の属する技術分野】
本発明は、携帯電話機に使用される送受信ユニット等の電子回路ユニットに関する。
【０００２】
【従来の技術】
従来の電子回路ユニットを図５〜図７に基づいて説明すると、図５は従来の電子回路ユニットをマザー基板に取り付けた状態を示す側面図、図６は従来の電子回路ユニットに係り、レジストを取り除いた状態の下面図、図７は従来の電子回路ユニットの反りの状態を示す説明図である。
【０００３】
そして、従来の電子回路ユニット２１は、図５〜図７に示すように、絶縁体が多層に積層されてなる絶縁基板２２と、この絶縁基板２２の上面２２ａに設けられた回路パターン（図示せず）に接続されて、上面２２ａに搭載された抵抗、コンデンサ、ＩＣ部品等の電気部品２３と、回路パターンに接続された状態で、絶縁基板２２の側縁部２２ｂを通して下面２２ｃに引き出されたサイド電極２４と、サイド電極２４を除いて下面２２ｃの全面に、銅箔がベタ状に形成された接地パターン２５と、接地パターン２５の上面に形成されたレジスト２６とで構成されている。
【０００４】
そして、このような電子回路ユニット２１は、図５に示すように、マザー基板２７上に載置され、マザー基板２７に設けた導電パターン（図示せず）にサイド電極２４を半田２８付けして取り付けられ、電子回路ユニット２１がマザー基板２７に面実装されるようになっている。
このような電子回路ユニット２１は、一般に種々の試験が行われるが、マザー基板２７に電子回路ユニット２１を面実装した状態で、温度サイクル試験を行った結果、絶縁基板２２の外周部の反りが大きく、マザー基板２７の導電パターンとサイド電極２４との間の半田２８による接続が破壊して、接続不良が多く発生した。
【０００５】
そこで、このような半田２８の接続破壊を分析した結果、図７に示すように、厚さが１ｍｍの絶縁基板２２を使用した時、絶縁基板２２の中央部を基準として、外周部で反りが発生し、その反りＴが０．２ｍｍの大きさであった。
【０００６】
【発明が解決しようとする課題】
従来の電子回路ユニットは、絶縁基板２２の下面２２ｃのほぼ全面に、ベタ状態で接地パターン２５が設けられた構成であるため、側縁部２２ｂの周辺での反りが大きく、電子回路ユニット２１をマザー基板２７に半田２８付けした状態で、外部環境下で使用した際、接続不良を多く発生するという問題がある。
【０００７】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、絶縁基板の一方の面には、回路パターンが設けられて、この回路パターンに電気部品が接続されて搭載され、また、前記絶縁基板の他方の面には、ほぼ全面に、パターン除去部を有する網目状の接地パターンを形成し、前記接地パターンは、前記絶縁基板の外周部における前記接地パターンの面積を、前記絶縁基板の中央部における前記接地パターンの面積より少なくした構成とした。
また、第２の解決手段として、前記絶縁基板の外周部における前記接地パターンの幅を、前記絶縁基板の中央部における前記接地パターンの幅より狭い幅で形成した構成とした。
【０００８】
【発明の実施の形態】
本発明の電子回路ユニットを図１〜図４に基づいて説明すると、図１は本発明の電子回路ユニットをマザー基板に取り付けた状態を示す側面図、図２は本発明の電子回路ユニットの第１の実施例に係り、レジストを取り除いた状態の下面図、図３は本発明の電子回路ユニットの第２の実施例に係り、レジストを取り除いた状態の下面図、図４は本発明の電子回路ユニットの反りの状態を示す説明図である。
【０００９】
そして、本発明の電子回路ユニット１の第１の実施例は、図１、図２に示すように、絶縁体が多層に積層されてなる絶縁基板２と、この絶縁基板２の上面２ａに設けられた回路パターン（図示せず）に接続されて、上面２ａに搭載された抵抗、コンデンサ、ＩＣ部品等の電気部品３と、回路パターンに接続された状態で、絶縁基板２の側縁部２ｂを通して下面２ｃに引き出されたサイド電極４と、サイド電極４を除いて下面２ｃのほぼ全面に、多数のパターン除去部５ａを有する網目状に形成された接地パターン５と、接地パターン５の上面に形成されたレジスト６とで構成されている。
【００１０】
また、第１の実施例では、図２に示すように、パターン除去部５ａは、矩形状で形成されて、接地パターン５が網目状となっており、この実施例では、パターン除去部５ａの幅Ａ１を０．４ｍｍ、パターン除去部５ａ間の幅Ａ２を同じく０．４ｍｍとして、整列されたパターン除去部５ａを備えた網目状の接地パターン５を形成したものである。
【００１１】
また、図３は本発明の第２の実施例を示し、この実施例における接地パターン５は、絶縁基板２の外周部における接地パターン５の面積を、絶縁基板２の中央部における接地パターン５の面積よりも少なくしたものである。
そして、その具体的な構成の一例として、図３に示すように、絶縁基板２の外周部におけるパターン除去部５ａの幅Ａ３を０．６ｍｍ、パターン除去部５ａ間の幅Ａ４を０．２ｍｍとし、また、絶縁基板２の中央部におけるパターン除去部５ａの幅Ａ５を０．４ｍｍ、パターン除去部５ａ間の幅Ａ６を同じく０．４ｍｍとして、絶縁基板２の外周部における接地パターン５の幅Ａ４を、絶縁基板２の中央部における接地パターン５の幅Ａ６よりも狭く形成して、外周部における接地パターン５の面積を、中央部における接地パターン５の面積よりも少なくしたものである。
【００１２】
そして、このような電子回路ユニット１は、図１に示すように、マザー基板７上に載置され、マザー基板７に設けた導電パターン（図示せず）にサイド電極４を半田８付けして取り付けられ、電子回路ユニット１がマザー基板７に面実装されるようになっている。
このような電子回路ユニット１は、一般に種々の試験が行われるが、マザー基板７に電子回路ユニット１を面実装した状態で、温度サイクル試験を行った結果、絶縁基板２の反りが小さく、マザー基板７の導電パターンとサイド電極４との間の半田８による破壊が少なく、接続不良の発生を少なくできる結果を得た。
【００１３】
そして、上記第１と第２の実施例における絶縁基板２の反りを分析した結果、図４に示すように、厚さが１ｍｍの絶縁基板２２を使用した時、第１の実施例においては、絶縁基板２の中央部を基準として、外周部で反りが発生するが、その反りｔ１が０．１ｍｍ、また、第２の実施例においては、その反りｔ１が０．０３ｍｍとなり、何れも従来に比して小さくできるものであった。
【００１４】
【発明の効果】
本発明の電子回路ユニットは、絶縁基板２の下面２ｃにおいて、ほぼ全面に、パターン除去部５ａを有する網目状の接地パターン５を設けたもであるため、従来に比して、絶縁基板２の外周部における反りを小さくでき、マザー基板７との半田８による接続不良を少なくできる電子回路ユニットを提供できる。
また、接地パターン５は、絶縁基板５の外周部における接地パターン５の面積を、絶縁基板２の中央部における接地パターン５の面積よりも少なくすることにより、一層、絶縁基板２の外周部における反りを小さくできて、接続不良の極めて少ない電子回路ユニットを提供できる。
また、絶縁基板２の外周部における接地パターン５の幅を、絶縁基板２の中央部における接地パターン５の幅よりも狭い幅で形成することにより、一層、絶縁基板２の外周部における反りを小さくできて、接続不良の極めて少ない電子回路ユニットを提供できる。
【図面の簡単な説明】
【図１】本発明の電子回路ユニットをマザー基板に取り付けた状態を示す側面図。
【図２】本発明の電子回路ユニットの第１の実施例に係り、レジストを取り除いた状態の下面図。
【図３】本発明の電子回路ユニットの第２の実施例に係り、レジストを取り除いた状態の下面図。
【図４】本発明の電子回路ユニットの反りの状態を示す説明図。
【図５】従来の電子回路ユニットをマザー基板に取り付けた状態を示す側面図。
【図６】従来の電子回路ユニットに係り、レジストを取り除いた状態の下面図。
【図７】従来の電子回路ユニットの反りの状態を示す説明図。
【符号の説明】
１ 電子回路ユニット
２ 絶縁基板
２ａ 上面
２ｂ 側縁部
２ｃ 下面
３ 電気部品
４ サイド電極
５ 接地パターン
５ａ パターン除去部
６ レジスト
７ マザー基板
８ 半田
Ａ１ 幅
Ａ２ 幅
Ａ３ 幅
Ａ４ 幅
Ａ５ 幅
Ａ６ 幅
Claims (2)
- 絶縁基板の一方の面には、回路パターンが設けられて、この回路パターンに電気部品が接続されて搭載され、また、前記絶縁基板の他方の面には、ほぼ全面に、パターン除去部を有する網目状の接地パターンを形成し、前記接地パターンは、前記絶縁基板の外周部における前記接地パターンの面積を、前記絶縁基板の中央部における前記接地パターンの面積より少なくしたことを特徴とする請求項１記載の電子回路ユニット。
- 前記絶縁基板の外周部における前記接地パターンの幅を、前記絶縁基板の中央部における前記接地パターンの幅より狭い幅で形成したことを特徴とする請求項１記載の電子回路ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00268299A JP3772033B2 (ja) | 1999-01-08 | 1999-01-08 | 電子回路ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00268299A JP3772033B2 (ja) | 1999-01-08 | 1999-01-08 | 電子回路ユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208883A JP2000208883A (ja) | 2000-07-28 |
| JP3772033B2 true JP3772033B2 (ja) | 2006-05-10 |
Family
ID=11536077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00268299A Expired - Fee Related JP3772033B2 (ja) | 1999-01-08 | 1999-01-08 | 電子回路ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3772033B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5230270B2 (ja) * | 2008-05-29 | 2013-07-10 | 京セラ株式会社 | 分波器および無線通信機器 |
-
1999
- 1999-01-08 JP JP00268299A patent/JP3772033B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000208883A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4178880B2 (ja) | モジュール部品 | |
| JP2010080968A (ja) | モジュール部品の製造方法 | |
| JP2002261402A (ja) | 電子回路ユニットの回路基板 | |
| US20150092373A1 (en) | Mounting solution for components on a very fine pitch array | |
| EP2273858A1 (en) | Printed circuit board unit and electronic device | |
| JPH07153869A (ja) | 半導体装置 | |
| JP4123206B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| US8581110B2 (en) | Printed circuit board and method of manufacturing the same | |
| US9769925B2 (en) | Relieved component pad for 0201 use between vias | |
| JP2002324952A (ja) | プリント基板 | |
| JPH11289167A (ja) | 多層配線板 | |
| US20150201496A1 (en) | Radio module and relevant manufacturing method | |
| JPH09266125A (ja) | 積層セラミック部品 | |
| JP3772033B2 (ja) | 電子回路ユニット | |
| JPH05327211A (ja) | 多層フレキシブルプリント基板およびその製法 | |
| TW480691B (en) | Printed-circuit board and method of mounting electric components thereon | |
| JP2000165042A (ja) | 薄膜多層配線基板 | |
| JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
| JP3978369B2 (ja) | 高周波モジュールの取付構造 | |
| JP2010010413A (ja) | 多層プリント配線基板、及び多層プリント配線基板装置 | |
| JP2004303944A (ja) | モジュール基板及びその製造方法 | |
| JPH098444A (ja) | 電子回路装置 | |
| JP2002009449A (ja) | プリント配線基板装置 | |
| KR101799095B1 (ko) | 메탈코어를 구비한 인쇄회로기판 및 그 제조방법 | |
| JP2500404B2 (ja) | 回路基板の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |