JPH07153869A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07153869A
JPH07153869A JP5300274A JP30027493A JPH07153869A JP H07153869 A JPH07153869 A JP H07153869A JP 5300274 A JP5300274 A JP 5300274A JP 30027493 A JP30027493 A JP 30027493A JP H07153869 A JPH07153869 A JP H07153869A
Authority
JP
Japan
Prior art keywords
ground
hole
electrically connected
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5300274A
Other languages
English (en)
Other versions
JP3287673B2 (ja
Inventor
Kenji Asada
憲治 浅田
Toshio Hamano
寿夫 浜野
Masaru Kanwa
大 貫和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30027493A priority Critical patent/JP3287673B2/ja
Publication of JPH07153869A publication Critical patent/JPH07153869A/ja
Priority to US08/873,722 priority patent/US5923540A/en
Application granted granted Critical
Publication of JP3287673B2 publication Critical patent/JP3287673B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits

Abstract

(57)【要約】 【目的】 本発明はランドグリッドアレイ型プリント配
線板パッケージに関し、動作周波数の高周波化にともな
つて発生し易くなるノイズを抑えることを目的とする。 【構成】 半導体素子１２及び多層プリント配線板１３
Ａを有する。配線板１３Ａは、底面に、電源ランド電極
２５，グランドランド電極２６，信号ランド電極２７を
有する。更に配線板１３Ａの底面に、電極２５，２６，
２７を囲むように、帯状のグランドパターン６０を有
し、且つこのグランドパターンの部位に、第２のグラン
ドスルーホール６４を多数有して構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
多層プリント配線基板を有する半導体装置に関する。
【０００２】近年のコンピュータシステムの高速化に伴
い、これに使用される半導体装置の動作周波数は数１０
ＭＨｚから数１００ＭＨｚと高くなってきている。
【０００３】このように、動作周波数が高くなると、半
導体装置は、ノイズを発生し易くなる。ノイズは、電源
系配線に付随するインダクタンスが原因でトランジスタ
のスイッチング時の過度的な電流変化にともなって生ず
る。
【０００４】このノイズはコンピュータシステムに悪影
響を与えるため、最小限に抑える必要がある。
【０００５】多層プリント配線基板内のベタのグランド
層（平面導体層）のうち実効的に電流が流れる領域が拡
大すると、上記の電源系配線に付随するインダクタンス
が低減される。このため、ノイズを低減するには、ベタ
のグランド層において実効的に電流が流れる領域を拡大
させることが有効である。
【０００６】
【従来の技術】図６，図７は、従来のＬＧＡ（Land Gri
d Array ）型プリント配線板パッケージ１０を示す。
【０００７】パッケージ１０は、ヒートスプレッダ１１
と、半導体素子１２と、多層プリント配線板１３と、蓋
１４とを有する。
【０００８】プリント配線板１３は、内部に電源層１
５，ベタのグランド層１６（図８参照）、信号用配線パ
ターン層１７を有し、且つ、電源スルーホール１８，グ
ランドスルーホール１９，信号スルーホール２０を有
し、中央に開口２１を有し、且つ開口２１の周囲の段部
２２上にワイヤーボンディング用のインナーパターン２
３を有する。
【０００９】プリント配線板１３は、更に、底面２４上
に、電源スルーホール１８と電気的に接続された電源ラ
ンド電極２５，グランドスルーホール１９と電気的に接
続されたグランドランド電極２６，及び信号スルーホー
ル２０と電気的に接続された信号ランド電極２７を、千
鳥足状に配してなる。
【００１０】２８はワイヤである。
【００１１】パッケージ１０は、電極２５，２６，２７
を、ソケット３０のピン３１に突き当てて実装される。
【００１２】電極２５，２６，２７は、図６に示すよう
に蓋１４の周囲の部分に千鳥足状に配されている。図示
の便宜上、一部については図示を省略してある。図６
中、ハッチングを付したものがグランドランド電極２６
であり、略均一に分散させて配してある。
【００１３】従来は、グランドランド電極２６（グラン
ドスルーホール１９）を略均一に分散させて配すること
により、グランドの強化を図ってノイズを抑えていた。
【００１４】
【発明が解決しようとする課題】上記のパッケージ１０
において、グランド層１６のうち、実効的に電流が流れ
る領域である実効電流領域４０は、図８中、クロスハッ
チングで示す比較的狭い領域に限られていた。
【００１５】このため、グランドパターンのインダクタ
ンスを十分に低減させることが困難であり、半導体装置
の動作周波数が数１０ＭＨｚから数１００ＭＨｚと高く
なってくると、ノイズを十分に抑えることが困難となっ
てきている。
【００１６】そこで、本発明は上記課題を解決した半導
体装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】請求項１の発明は、半導
体素子と、電源層、グランド層、信号用配線パターン層
を内部に有し、且つ該電源層と電気的に接続された電源
スルーホール、該グランド層と電気的に接続された第１
のグランドスルーホール、及び該信号用配線パターン層
と電気的に接続された信号スルーホールを有し、且つ底
面に上記電極スルーホールと電気的に接続された電源ラ
ンド電極、上記第１のグランドスルーホールと電気的に
接続されたグランドランド電極、及び上記信号スルーホ
ールと電気的に接続された信号ランド電極を有し、上記
半導体素子が電気的に接続されている基板を有する半導
体装置において、上記基板を、その底面の所定部位に、
グランドパターンを有し、且つ、該グランドパターンの
部位に、上記グランド層と電気的に接続された第２のグ
ランドスルーホールを複数有する構成としたものであ
る。
【００１８】請求項２の発明は、半導体素子と、電源
層、グランド層、信号用配線パターン層を内部に有し、
且つ該電源層と電気的に接続された電源スルーホール、
該グランド層と電気的に接続された第１のグランドスル
ーホール、及び該信号用配線パターン層と電気的に接続
された信号スルーホールを有し、且つ底面に上記電極ス
ルーホールと電気的に接続された電源ボール電極、上記
第１のグランドスルーホールと電気的に接続された第１
のグランドボール電極、及び上記信号スルーホールと電
気的に接続された信号ボール電極を有し、上記半導体素
子が電気的に接続されている基板を有する半導体装置に
おいて、上記基板を、その底面の所定部位に、グランド
パターンを有し、且つ、該グランドパターンの部位に、
上記グランド層と電気的に接続された第２のグランドス
ルーホールを複数有し、且つ、該グランドパターンの部
位に第２のグランドボール電極を複数有する構成とした
ものである。
【００１９】請求項３の発明は、半導体素子と、電源
層、グランド層、信号用配線パターン層を内部に有し、
且つ該電源層と電気的に接続された電源スルーホール、
該グランド層と電気的に接続された第１のグランドスル
ーホール、及び該信号用配線パターン層と電気的に接続
された信号スルーホールを有し、且つ底面に上記電極ス
ルーホールと電気的に固定された電源ピン電極、上記第
１のグランドスルーホールと電気的に固定された第１の
グランドピン電極、及び上記信号スルーホールに固定さ
れた信号ピン電極を有し、上記半導体素子が電気的に接
続されている基板を有する半導体装置において、上記基
板を、その底面の所定部位に、グランドパターンを有
し、且つ、該グランドパターンの部位に、上記グランド
層と電気的に接続された第２のグランドスルーホールを
複数有し、且つ、該第２のスルーホールに固定された第
２のグランドピン電極を有する構成としたものである。
【００２０】請求項４の発明は、請求項１のグランドパ
ターンは、上記電源ランド電極、グランドランド電極、
信号ランド電極が配されている領域より外側の領域に、
上記基板の周囲に沿って帯状に形成してあり、４つの辺
部を有し、上記第２のグランドスルーホールは、上記辺
部に沿って並んだ構成としたものである。
【００２１】請求項５の発明は、請求項２のグランドパ
ターンは、上記電源ボール電極、グランドボール電極、
信号ボール電極が配されている領域より外側の領域に、
上記基板の周囲に沿って帯状に形成してあり、４つの辺
部を有し、上記第２のグランドスルーホールは、上記辺
部に沿って並んだ構成としたものである。
【００２２】請求項６の発明は、請求項３のグランドパ
ターンは、上記電源ピン電極、グランドピン電極、信号
ピン電極が配されている領域より外側の領域に、上記基
板の周囲に沿って帯状に形成してあり、４つの辺部を有
し、上記第２のグランドスルーホールは、上記辺部に沿
って並んだ構成としたものである。
【００２３】請求項７の発明は、請求項４乃至請求項６
のうちいずれか一項の第２のグランドスルーホールを、
上記辺部のうち、中央部分に、他の部分に比べて密に設
けた構成としたものである。
【００２４】
【作用】請求項１，請求項２，請求項３の基板の底面に
グランドパターンを設け、このグランドパターンの部位
に第２のグランドスルーホールを設けた構成は、第２の
グランドスルーホールを数多く形成し易くするように作
用すると共に、基板内部のグランド層のうち、実効的に
電流が流れる領域を拡大するように作用する。
【００２５】グランドパターンの部位については、例え
ばソケットに固定して実装するときに多少の位置ずれが
あっても、接触不良を起きにくくするように作用する。
【００２６】請求項４，請求項５，請求項６のグランド
パターンを、電源ランド電極、グランドランド電極及び
信号ランド電極等が配されている領域より外側の領域
に、基板の周囲に沿って形成した構成は、グランドパタ
ーンが合理的に配されるように作用し、且つ第２のグラ
ンドスルーホールが基板の周囲に沿うように作用する。
第２のグランドスルーホールが基板の周囲に沿って並ん
だ構成は、実効電流領域を効果的に拡げるように作用す
る。
【００２７】請求項７の第２のグランドスルーホール
を、上記辺部のうち中央部分を密に設けた構成は、実効
電流領域を更に効果的に拡げるように作用する。
【００２８】
【実施例】
〔第１実施例〕図１及び図２は、本発明の第１実施例に
なるＬＧＡ型プリント配線板パッケージ５０を示す。
【００２９】図示の便宜上、底面５０ａを上とした向き
で示してある。
【００３０】各図中、図６及び図７に示す構成部分と対
応する部分には同一符号を付す。
【００３１】電極２５，２７については図示の便宜上一
部図示を省略してある。
【００３２】パッケージ５０は、多層プリント配線板１
３Ａを除いて、図６及び図７のパッケージ１０と同じで
あり、パッケージ１０と同じ大きさである。
【００３３】半導体素子１２は、接着剤５１によって、
Ｃｕ製のヒートスプレッダ１１の中央に接着してある。
【００３４】多層プリント配線板１３Ａは、開口２１内
に半導体素子１２が位置するようにして、エポキシ接着
剤５２によって、ヒートスプレッダ１１上に接着固定し
てある。
【００３５】半導体素子１２とインナーパターン２３と
の間に、ワイヤ２８が張ってある。
【００３６】半導体素子１２の上方は、蓋１４によって
覆われている。
【００３７】１９は第１のグランドスルーホールであ
る。
【００３８】５３はグランドライン、５４は電源ライ
ン、５５は半田である。
【００３９】６０は四角帯状のグランドパターンであ
り、図６及び図７中、電極２５，２６，２７が配されて
いる領域より外側の空いている空き領域２９の部分に、
多層プリント配線板１３Ａの全周に亘って形成してあ
る。
【００４０】グランドパターン６０は、４つの辺部６１
-1〜６１-4と、４つのコーナ部６２ -1〜６２-4とを有す
る。
【００４１】６３-1〜６３-4はグランドスルーホール群
であり、夫々多数の第２のグランドスルーホール６４よ
りなり、夫々上記の辺部６１-1〜６１-4に形成してあ
る。
【００４２】夫々の第２のグランドスルーホール６４
は、グランド層１６と電気的に接続されており、且つ開
口の全周に亘る部分で、グランドベタ層６０と電気的に
接続されている。
【００４３】グランドスルーホール群６３-1は、辺部６
１-1のうちの中央部６１-1a の密配置部６３-1a と、辺
部６１-1のうちコーナ部６２-1，６２-2寄りの部分６１
-1b，６１-1c の粗配置部６３-1b ，６３-1c とよりな
る。
【００４４】密配置部６３-1a においては、第２のグラ
ンドスルーホール６４は、４列９行で密に並んでいる。
【００４５】粗配置部６３-1b ，６３-1c においては、
第２のグランドスルーホール６４は、一列おき、一行お
きの４列８行で千鳥足状に粗に並んでいる。
【００４６】他のグランドスルーホール群６３-2〜６３
-4も、上記のグランドスルーホール群６３-1と同じく、
各辺部６１-2〜６１-4の中央部の密配置部６３-2a 〜６
３-4 a と、コーナ部寄りの部分の粗配置部６３-2b 〜６
３-4b ，６３-2C 〜６３-4Cとを有する構成である。
【００４７】このグランドスルーホール群６３-1〜６３
-4についてみると、グランドパターン６０が各第２のグ
ランドスルーホール６４に対するランド電極として機能
する。
【００４８】このため、個々の第２のグランドスルーホ
ール６４について一のランド電極を設ける必要がなく、
然して、第２のグランドスルーホール６４は、前記の第
１のグランドスルーホール１９のように一のスルーホー
ル毎に一のランド電極を設けた構成に比べて高い密度で
配置される。
【００４９】従って、グランドパターン６０の幅Ｗ1 は
比較的狭いけれども第２のグランドスルーホール６４は
数多く形成されている。
【００５０】ソケット３０Ａは、ピン３１に加えて、ピ
ン３２を有する。
【００５１】ピン３２は、ピン３１より外側の領域、即
ち、パッケージ５０を取り付けたときに、グランドパタ
ーン６０のうち第２のグランドスルーホール６４の個所
からずれた部位に対応する部位に複数設けてある。
【００５２】パッケージ５０は、ランド電極２５，２
６，２７をピン３１と接触させて、且つグランドパター
ン６０をピン３２と接触させて、ソケット３０Ａに固定
されて実装され、この状態で動作される。
【００５３】次に、上記パッケージ５０のノイズの抑制
について説明する。
【００５４】第１には、第１のグランドスルーホール１
９に加えて、第２のグランドスルーホール６４が設けら
れていることにより、第２には、第２のグランドスルー
ホール６４が数多く設けられていることにより、第３に
は、第２のグランドスルーホール６４がパッケージ５０
の各辺の中央部分の方がコーナ側の部分より高い密度で
設けられていることによって、グランドパターン１６の
うち実効的に電流が流れる領域が従来に比べて拡大し、
図３にクロスハッチングを付して示すように、グランド
パターン１６の略全面が実効電流領域７０となる。
【００５５】これにより、ノイズは、従来に比べて更に
小さく抑えられる。
【００５６】また、グランドパターン６０の部分につい
てみると、パッケージ５０がソケット３０Ａに対して多
少位置ずれしていても、グランドパターン６０はピン３
２に確実に接触する。
【００５７】また、本発明は、以下に説明するように、
ＢＧＡ（Ball Grid Array ）及びＰＧＡ（Pin Grid Arr
ay）のものにも適用しうる。 〔第２実施例〕図４は本発明の第２実施例によるＢＧＡ
型プリント配線板パッケージ８０を示す。
【００５８】図４中、図２に示す構成部分と対応する部
分には同一構成部分には同一符号を付し、その説明は省
略する。
【００５９】パッケージ８０は、半導体素子１２と多層
プリント配線板１３Ｂとを有する。
【００６０】８１は電源ボール電極であり、電源スルー
ホール１８の隣りの部位に設けてある。
【００６１】８２は第１のグランドボール電極であり、
第１のグランドスルーホール１９の隣りの部位に設けて
ある。
【００６２】８３は、信号ボール電極であり、信号スル
ーホール２０の隣りの部位に設けてある。
【００６３】８４は第２のグランドボール電極であり、
グランドパターン６０の部位であって且つ、第２のグラ
ンドスルーホール６４の隣りの部位に、多数設けてあ
る。
【００６４】８５はソルダレジスト膜であり、ボール電
極８１〜８４が取り付けられている部分以外の部分に形
成してある。
【００６５】なお、ボール電極８１〜８４は、まず、ソ
ルダレジスト膜８５をボール電極が取り付けられる予定
の部分だけが欠けた所定のパターンで形成し、次いで、
ソルダレジスト膜８５が欠けている部分にボール電極を
取り付ける手順によって取り付けられる。
【００６６】このパッケージ８０も、前記第１実施例の
パッケージ５０と同じく、グランド層の略全面が実効電
流領域となり、ノイズが効果的に抑制された特性を有す
る。 〔第３実施例〕図５は本発明の第３実施例になるＰＧＡ
型プリント配線板パッケージ９０を示す。
【００６７】図５中、図２に示す構成部分と対応する部
分には同一符号を付し、その説明は省略する。
【００６８】パッケージ９０は、半導体素子１２と多層
プリント配線板１３Ｃとを有する。
【００６９】９１は電源ピン電極であり、電源スルーホ
ール１８に差込まれて、半田９５により半田付けされて
固定してある。
【００７０】９２は第１のグランドピン電極であり、第
１のグランドスルーホール１９に差込まれて半田付けさ
れて固定してある。
【００７１】９３は信号ピン電極であり、信号スルーホ
ール２０に差込まれて半田付けされて固定してある。
【００７２】９４は第２のグランドピン電極であり、グ
ランドパターン６０の部位において、第２のグランドス
ルーホール６４に差込まれて半田付けされて、多数設け
てある。
【００７３】ピン電極９１〜９４は、ソルダレジスト膜
９６を、各スルーホールを避けた所定のパターンで形成
し、次いで、ピン電極９１〜９４を各スルーホール１
８，１９，２０，６４に差し込み、最後に一括して半田
付けする手順によって固定される。
【００７４】このパッケージ９０も、前記第１実施例の
パッケージ５０と同じく、グランド層の略全面が実効電
流領域となり、ノイズが効果的に抑制された特性を有す
る。
【００７５】
【発明の効果】以上説明したように、請求項１，請求項
２及び請求項３の発明によれば、基板内部のグランド層
の略全面を、実効的に電流が流れる領域とすることが出
来、これによって、動作周波数が数１０ＭＨｚから数１
００ＭＨｚと高い場合に発生し易いノイズを効果的に抑
えることが出来る。
【００７６】また、グランドパターンの部分についてみ
ると、半導体装置とソケットとの間に多少の位置ずれが
ある場合であっても、グランドパターンとソケットのピ
ンとの電気的接続を確実にとることが出来る。
【００７７】請求項４，請求項５，請求項６の発明によ
れば、第２のグランドスルーホールが基板の周囲に沿っ
て並んでいるため、グランド層のうち実効的に電流が流
れる領域を効果的に拡大することが出来、その分ノイズ
の発生を抑制することが出来る。
【００７８】請求項７の発明によれば、グランド層のう
ち実効的に電流が流れる領域を更に効果的に拡大するこ
とが出来、その分ノイズの発生を抑制することが出来
る。
【図面の簡単な説明】
【図１】本発明の第１実施例になるＬＧＡ型プリント配
線板パッケージの底面図である。
【図２】図１中、II−II線に沿う拡大断面図である。
【図３】図１及び図２のパッケージにおける実効電流領
域を説明する図である。
【図４】本発明の第２実施例になるＢＧＡ型プリント配
線板パッケージの断面図である。
【図５】本発明の第３実施例になるＰＧＡ型プリント配
線板パッケージの断面図である。
【図６】従来の１例の半導体装置の底面図である。
【図７】図６中、VII −VII 線に沿う拡大断面図であ
る。
【図８】図６及び図７のパッケージにおける実効電流領
域を説明する図である。
【符号の説明】
１１ ヒートスプレッダ １２ 半導体素子 １３Ａ，１３Ｂ，１３Ｃ 多層プリント配線板 １４ 蓋 １５ 電源層 １６ ベタのグランド層 １７ 信号用配線パターン層 １８ 電源スルーホール １９ 第１のグランドスルーホール ２０ 信号スルーホール ２１ 開口 ２２ 段部 ２３ インナーパターン ２４ 底面 ２５ 電源ランド電極 ２６ グランドランド電極 ２７ 信号ランド電極 ２８ ワイヤ ２９ 空き領域 ３０Ａ ソケット ３１，３２ ピン ５０ ＬＧＡ型プリント配線板パッケージ ５０ａ 底面 ５１ 接着剤 ５２ エポキシ接着剤 ５３ グランドライン ５４ 電源ライン ５５ 半田 ６０ 四角帯状のグランドパターン ６１-1〜６１-4 辺部 ６２-1〜６２-4 コーナ部 ６３-1〜６３-4 グランドスルーホール群 ６３-1a 〜６３-4a 密配置部 ６３-1b 〜６３-4b 粗配置部 ６４ 第２のグランドスルーホール ７０ 実効電流領域 ８０ ＢＧＡ型プリント配線板パッケージ ８１ 電源ボール電極 ８２ 第１のグランドボール電極 ８３ 信号ボール電極 ８４ 第２のグランドボール電極 ８５，９６ ソルダレジスト膜 ９０ ＰＧＡ型プリント配線板パッケージ ９１ 電源ピン電極 ９２ 第１のグランドピン電極 ９３ 信号ピン電極 ９４ 第２のグランドピン電極 ９５ 半田

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子（１２）と、 電源層（１５）、グランド層（１６）、信号用配線パタ
    ーン層（１７）を内部に有し、且つ該電源層と電気的に
    接続された電源スルーホール（１８）、該グランド層と
    電気的に接続された第１のグランドスルーホール（１
    ９）、及び該信号用配線パターン層と電気的に接続され
    た信号スルーホール（２０）を有し、且つ底面（２４）
    に上記電極スルーホールと電気的に接続された電源ラン
    ド電極（２５）、上記第１のグランドスルーホールと電
    気的に接続されたグランドランド電極（２６）、及び上
    記信号スルーホールと電気的に接続された信号ランド電
    極（２７）を有し、上記半導体素子が電気的に接続され
    ている基板（１３Ａ）を有する半導体装置において、 上記基板（１３Ａ）を、 その底面の所定部位に、グランドパターン（６０）を有
    し、 且つ、該グランドパターンの部位に、上記グランド層と
    電気的に接続された第２のグランドスルーホール（６
    ４）を複数有する構成としたことを特徴とする半導体装
    置。
  2. 【請求項２】 半導体素子（１２）と、 電源層（１５）、グランド層（１６）、信号用配線パタ
    ーン層（１７）を内部に有し、且つ該電源層と電気的に
    接続された電源スルーホール（１８）、該グランド層と
    電気的に接続された第１のグランドスルーホール（１
    ９）、及び該信号用配線パターン層と電気的に接続され
    た信号スルーホール（２０）を有し、且つ底面（２４）
    に上記電極スルーホールと電気的に接続された電源ボー
    ル電極（８１）、上記第１のグランドスルーホールと電
    気的に接続された第１のグランドボール電極（８２）、
    及び上記信号スルーホールと電気的に接続された信号ボ
    ール電極（８３）を有し、上記半導体素子が電気的に接
    続されている基板（１３Ｂ）を有する半導体装置におい
    て、 上記基板（１３Ｂ）を、 その底面の所定部位に、グランドパターン（６０）を有
    し、 且つ、該グランドパターンの部位に、上記グランド層と
    電気的に接続された第２のグランドスルーホール（６
    ４）を複数有し、且つ、該グランドパターンの部位に第
    ２のグランドボール電極（８４）を複数有する構成とし
    たことを特徴とする半導体装置。
  3. 【請求項３】 半導体素子（１２）と、 電源層（１５）、グランド層（１６）、信号用配線パタ
    ーン層（１７）を内部に有し、且つ該電源層と電気的に
    接続された電源スルーホール（１８）、該グランド層と
    電気的に接続された第１のグランドスルーホール（１
    ９）、及び該信号用配線パターン層と電気的に接続され
    た信号スルーホール（２０）を有し、且つ底面（２４）
    に上記電極スルーホールと電気的に固定された電源ピン
    電極（９１）、上記第１のグランドスルーホールと電気
    的に固定された第１のグランドピン電極（９２）、及び
    上記信号スルーホールに固定された信号ピン電極（９
    ３）を有し、上記半導体素子が電気的に接続されている
    基板（１３Ｃ）を有する半導体装置において、 上記基板（１３Ｃ）を、 その底面の所定部位に、グランドパターンを有し、 且つ、該グランドパターンの部位に、上記グランド層と
    電気的に接続された第２のグランドスルーホール（６
    ４）を複数有し、且つ、該第２のスルーホールに固定さ
    れた第２のグランドピン電極（９４）を有する構成とし
    たことを特徴とする半導体装置。
  4. 【請求項４】 請求項１のグランドパターン（６０）
    は、上記電源ランド電極、グランドランド電極、信号ラ
    ンド電極が配されている領域より外側の領域（２９）
    に、上記基板の周囲に沿って帯状に形成してあり、４つ
    の辺部（６１-1〜６１-4）を有し、 上記第２のグランドスルーホール（６４）は、上記辺部
    に沿って並んだ構成としたことを特徴とする半導体装
    置。
  5. 【請求項５】 請求項２のグランドパターン（６０）
    は、上記電源ボール電極、グランドボール電極、信号ボ
    ール電極が配されている領域より外側の領域（２９）
    に、上記基板の周囲に沿って帯状に形成してあり、４つ
    の辺部（６１-1〜６１-4）を有し、 上記第２のグランドスルーホール（６４）は、上記辺部
    に沿って並んだ構成としたことを特徴とする半導体装
    置。
  6. 【請求項６】 請求項３のグランドパターン（６０）
    は、上記電源ピン電極、グランドピン電極、信号ピン電
    極が配されている領域より外側の領域（２９）に、上記
    基板の周囲に沿って帯状に形成してあり、４つの辺部
    （６１-1〜６１-4）を有し、 上記第２のグランドスルーホール（６４）は、上記辺部
    に沿って並んだ構成としたことを特徴とする半導体装
    置。
  7. 【請求項７】 請求項４乃至請求項６のうちいずれか一
    項の第２のグランドスルーホール（６４）を、上記辺部
    のうち、中央部分に、他の部分に比べて密に設けた構成
    としたことを特徴とする半導体装置。
JP30027493A 1993-11-30 1993-11-30 半導体装置 Expired - Lifetime JP3287673B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30027493A JP3287673B2 (ja) 1993-11-30 1993-11-30 半導体装置
US08/873,722 US5923540A (en) 1993-11-30 1997-06-12 Semiconductor unit having semiconductor device and multilayer substrate, in which grounding conductors surround conductors used for signal and power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30027493A JP3287673B2 (ja) 1993-11-30 1993-11-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH07153869A true JPH07153869A (ja) 1995-06-16
JP3287673B2 JP3287673B2 (ja) 2002-06-04

Family

ID=17882823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30027493A Expired - Lifetime JP3287673B2 (ja) 1993-11-30 1993-11-30 半導体装置

Country Status (2)

Country Link
US (1) US5923540A (ja)
JP (1) JP3287673B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151319B2 (en) 2003-06-27 2006-12-19 Hitachi, Ltd. Semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6195268B1 (en) * 1997-06-09 2001-02-27 Floyd K. Eide Stacking layers containing enclosed IC chips
US6058022A (en) * 1998-01-07 2000-05-02 Sun Microsystems, Inc. Upgradeable PCB with adaptable RFI suppression structures
US6297565B1 (en) 1998-03-31 2001-10-02 Altera Corporation Compatible IC packages and methods for ensuring migration path
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
JP3179420B2 (ja) * 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
JP3368870B2 (ja) * 1999-06-25 2003-01-20 日本電気株式会社 パッケージ基板及びこれを備えた半導体装置
US6407564B1 (en) * 1999-08-04 2002-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Universal BGA board for failure analysis and method of using
US6553555B1 (en) * 1999-08-27 2003-04-22 Dell Products L.P. Maintaining signal guard bands when routing through a field of obstacles
GB2377080B (en) * 2001-09-11 2003-05-07 Sendo Int Ltd Integrated circuit package and printed circuit board arrangement
US20040080917A1 (en) * 2002-10-23 2004-04-29 Steddom Clark Morrison Integrated microwave package and the process for making the same
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
KR102214509B1 (ko) * 2014-09-01 2021-02-09 삼성전자 주식회사 반도체 장치용 테스트 소켓 및 그를 포함하는 테스트 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
JPS63272059A (ja) * 1987-04-30 1988-11-09 Sumitomo Electric Ind Ltd 半導体装置および半導体装置を基板に実装した装置
JPH0775279B2 (ja) * 1987-06-25 1995-08-09 イビデン株式会社 半導体装置
US4922325A (en) * 1987-10-02 1990-05-01 American Telephone And Telegraph Company Multilayer ceramic package with high frequency connections
US4860165A (en) * 1988-04-27 1989-08-22 Prime Computer, Inc. Semiconductor chip carrier package
JPH02125650A (ja) * 1988-11-04 1990-05-14 Nec Corp 半導体装置用パッケージ
JPH02246235A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 集積回路装置
JP2995484B2 (ja) * 1990-04-24 1999-12-27 日本軽金属株式会社 有機フッ素化合物合成用無水フッ化カリウムの製造方法
EP0459179B1 (de) * 1990-05-28 1995-04-05 Siemens Aktiengesellschaft IC-Gehäuse, bestehend aus drei beschichteten dielektrischen Platten
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body
JPH0468598A (ja) * 1990-07-09 1992-03-04 Hitachi Ltd 多層配線回路基板
JPH05160292A (ja) * 1991-06-06 1993-06-25 Toshiba Corp 多層パッケージ
JPH04372206A (ja) * 1991-06-21 1992-12-25 Mitsubishi Electric Corp マイクロ波帯ｉｃ用パッケージ
JPH0575313A (ja) * 1991-09-11 1993-03-26 Oki Electric Ind Co Ltd 混成集積回路装置
CA2089435C (en) * 1992-02-14 1997-12-09 Kenzi Kobayashi Semiconductor device
JP3023265B2 (ja) * 1992-09-26 2000-03-21 日本特殊陶業株式会社 集積回路用パッケージ本体
US5315069A (en) * 1992-10-02 1994-05-24 Compaq Computer Corp. Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
US5450046A (en) * 1992-10-29 1995-09-12 Nec Corporation Composite microwave circuit module assembly and its connection structure
US5338570A (en) * 1993-02-18 1994-08-16 Westinghouse Electric Corp. Method for finishing wood slatted articles of furniture
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151319B2 (en) 2003-06-27 2006-12-19 Hitachi, Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP3287673B2 (ja) 2002-06-04
US5923540A (en) 1999-07-13

Similar Documents

Publication Publication Date Title
KR101218011B1 (ko) 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
JP3111053B2 (ja) 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板
KR100252731B1 (ko) 반도체 디바이스 및 반도체 디바이스용 패키지
JP3287673B2 (ja) 半導体装置
US6888240B2 (en) High performance, low cost microelectronic circuit package with interposer
JP2000307005A (ja) 半導体集積回路およびプリント配線基板ならびに電子機器
KR100650767B1 (ko) 패드 재배열 칩과, 그 제조방법 및 패드 재배열 칩을이용한 적층형 패키지
US6528734B2 (en) Semiconductor device and process for fabricating the same
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
JP2002353365A (ja) 半導体装置
JPH0513967A (ja) 半導体記憶制御装置及びその高密度実装方法
WO1998010630A1 (en) An integrated circuit package
JP4341552B2 (ja) プリント配線板
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
JP3745176B2 (ja) プリント配線板
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
JPH03286590A (ja) セラミック配線基板
US6407460B1 (en) Multilayer circuit board
US6355978B1 (en) Package for accommodating electronic parts, semiconductor device and method for manufacturing package
JP2935356B2 (ja) 半導体装置および基板ならびに半導体装置の実装構造
JP3008887U (ja) Ｉｃピッチ変換基板
JPH11297885A (ja) 多層回路基板
JP3386028B2 (ja) 半導体装置
JP3645701B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080315

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100315

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100315

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110315

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110315

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110315

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110315

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120315

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130315

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140315

Year of fee payment: 12

EXPY Cancellation because of completion of term