JP2000307005A - 半導体集積回路およびプリント配線基板ならびに電子機器 - Google Patents

半導体集積回路およびプリント配線基板ならびに電子機器

Info

Publication number
JP2000307005A
JP2000307005A JP11111074A JP11107499A JP2000307005A JP 2000307005 A JP2000307005 A JP 2000307005A JP 11111074 A JP11111074 A JP 11111074A JP 11107499 A JP11107499 A JP 11107499A JP 2000307005 A JP2000307005 A JP 2000307005A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
electrode pads
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11111074A
Other languages
English (en)
Other versions
JP3647307B2 (ja
Inventor
Yasushi Takeuchi
靖 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11107499A priority Critical patent/JP3647307B2/ja
Priority to US09/549,192 priority patent/US6384476B2/en
Priority to TW089107022A priority patent/TW472331B/zh
Priority to KR1020000020264A priority patent/KR100366383B1/ko
Publication of JP2000307005A publication Critical patent/JP2000307005A/ja
Application granted granted Critical
Publication of JP3647307B2 publication Critical patent/JP3647307B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61D—BODY DETAILS OR KINDS OF RAILWAY VEHICLES
    • B61D17/00—Construction details of vehicle bodies
    • B61D17/005—Construction details of vehicle bodies with bodies characterised by use of plastics materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61C—LOCOMOTIVES; MOTOR RAILCARS
    • B61C17/00—Arrangement or disposition of parts; Details or accessories not otherwise provided for; Use of control gear and control systems
    • B61C17/04—Arrangement or disposition of driving cabins, footplates or engine rooms; Ventilation thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F283/00—Macromolecular compounds obtained by polymerising monomers on to polymers provided for in subclass C08G
    • C08F283/02—Macromolecular compounds obtained by polymerising monomers on to polymers provided for in subclass C08G on to polycarbonates or saturated polyesters
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/14—Peroxides
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/16—Nitrogen-containing compounds
    • C08K5/17—Amines; Quaternary ammonium compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L67/00—Compositions of polyesters obtained by reactions forming a carboxylic ester link in the main chain; Compositions of derivatives of such polymers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T30/00—Transportation of goods or passengers via railways, e.g. energy recovery or reducing air resistance

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Transportation (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 複数のアレイ状の電極パッドを底面に有する
半導体集積回路をプリント配線基板に実装した場合の電
磁波放射ノイズを低減させ、プリント配線基板の高密度
化を図る。 【解決手段】 グランド用電極パッド１と電源用電極パ
ッド２は、プリント配線基板８に実装された半導体集積
回路７の中央部に集中して互いに対向するように配列さ
れ、かつ、配線パターン９１と９２ によって接続され
ている。プリント配線基板８の反対面には、グランド用
電極パッド１と電源用電極パッド２に至近に対応する位
置に、電極がスルーホールを介してそれらの電極パッド
に接続されたデカップリング・コンデンサが実装されて
いる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、底面にアレイ状に配置
された複数の電極パッドを有する半導体集積回路（Ｉ
Ｃ）およびこの半導体集積回路を実装したプリント配線
基板ならびにこのプリント配線基板を搭載した電子機器
に関し、特に、底面に複数の接続用電極パッドを有する
半導体集積回路における電極パッドの配置に関する。
【０００２】
【従来の技術】近年、半導体集積回路における回路規模
がますます大きくなってきている。半導体集積回路の回
路規模が大きくなるにつれて集積回路と外部回路との接
続に必要なピン数も増大し、そのためその底面にアレイ
状に配置された複数の電極パッドを有するＩＣパッケー
ジが開発されてきた。半導体集積回路であるから、底面
のアレイ状に配置された電極パッドの中には、この半導
体集積回路に電源を供給するための電源用電極パッド
と、この半導体集積回路を外部回路側の接地電位（グラ
ンド）に接続するためのグランド用パッドが含まれる。
従来、底面にアレイ状に複数の電極パッドが設けられた
半導体集積回路では、電源用電極パッドやグランド用電
極パッドの配置は、半導体集積回路の回路設計の容易性
や出力信号用の出力バッファの許容電流値等を考慮して
決定されており、電源用電極パッドとグランド用電極パ
ッドの位置関係については特に考慮されてこなかった。
【０００３】
【発明が解決しようとする課題】上述した従来のアレイ
状の電極パッドを有する半導体集積回路をプリント配線
基板に実装した場合、半導体集積回路の電源用電極パッ
ドおよびグランド用電極パッドの位置が半導体集積回路
側の都合だけで予め決められているため、プリント配線
基板側の配線パターンの配置によっては、プリント配線
基板に配置されるデカップリング・コンデンサの位置が
半導体集積回路の電源用電極パッドやグランド用電極パ
ッドから遠くなったり、他の配線パターンとの幾何学的
配置で干渉するために個々の電源用電極パッド及びグラ
ンド用電極パッドに対してそれぞれデカップリング・コ
ンデンサを配置することが困難になったりする。
【０００４】このため、最近のＣＰＵやマイクロプロセ
ッサに代表されるように半導体集積回路の動作周波数の
高速化が著しく進む中では、これらのアレイ状電極パッ
ドを有する半導体集積回路を実装したプリント配線基板
やそれらを搭載した電子機器からの電磁波放射ノイズが
増大し、各国で規制されている不要輻射ノイズの規格を
取得できなくなるという問題が発生している。
【０００５】本発明の目的は、複数のアレイ状の電極パ
ッドを底面に有する半導体集積回路において、こうした
半導体集積回路をプリント配線基板に実装した場合に、
デカップリング・コンデンサを効果的に配置できるよう
なアレイ状電極パッドの配置を有する半導体集積回路
と、この半導体集積回路を実装したプリント配線基板
と、このプリント配線基板を搭載した電子機器とを提供
し、プリント配線基板やそれを搭載した電子機器からの
電磁波放射ノイズを低減させることにある。
【０００６】
【課題を解決するための手段】本発明の半導体集積回路
は、底面にアレイ状に配置された複数の接続用電極パッ
ドを有する半導体集積回路において、接地電位に接続す
るための複数のグランド電極パッドと、電源を供給する
ための複数の電源電極パッドとが中央部に集中して配置
されている。
【０００７】少なくとも各々２個以上のグランド電極パ
ッドと電源電極パッドとが、個々に対向して配置されて
いるものを含む。
【０００８】複数のグランド電極パッドおよび複数の電
源電極パッドが中抜け部を形成するように配置されてい
るものを含む。
【０００９】複数のグランド電極パッドおよび複数の電
源電極パッドがそれぞれ配線により相互に接続されてい
るものを含む。
【００１０】複数のグランド電極パッドおよび複数の電
源電極パッドが一定のパターンに基づいて接続されてい
ものを含む。
【００１１】本発明のプリント配線基板は、底面にアレ
イ状に配置された複数の接続用電極パッドを有する半導
体集積回路を実装したプリント配線基板において、半導
体集積回路として本発明の半導体集積回路が用いられ、
半導体集積回路を実装した面の反対側の面に、対向して
配置されたグランド電極パッドおよび電源電極パッドに
至近に対応する位置に実装され、かつその電極がスルー
ホールを介してグランド用電極パッドおよび電源用電極
パッドにそれぞれ接続されたデカップリング・コンデン
サを有する。
【００１２】本発明の電子機器は、本発明のプリント配
線基板を搭載している。
【００１３】上述のように構成された本発明の半導体集
積回路では、電源用電極パッドとグランド用電極パッド
がアレイ状電極パッドの中央部に集中され、また対向し
て配置されているので、半導体集積回路をプリント配線
基板に実装し、電源用電極パッド、グランド用電極パッ
ドからスルーホールを介して直接デカップリング・コン
デンサに接続する構造をとることができる。
【００１４】したがって、半導体集積回路の電源電極パ
ッド、グランド電極パッドとデカップリング・コンデン
サを最短で接続することが可能になり、電源パターン、
グランドパターンのインダクタンスが小さくなり、デカ
ップリング・コンデンサの効果を十分引き出すことが可
能となり、プリント配線基板やそれを搭載した電子機器
からの電磁波放射ノイズが低減される。
【００１５】
【発明の実施の形態】（第１の実施形態）図１は本発明
の第１の実施形態の半導体集積回路を搭載したプリント
配線基板の平面図、図２は図１の縦断面図である。ここ
で、図１はアレイ状電極パッドを有する半導体集積回路
７を搭載したプリント配線基板８を、半導体集積回路７
を実装した面から見た状態を示している。
【００１６】半導体集積回路７のパッケージの底面１０
には、半導体集積回路７と外部回路との電気的な接続を
行なうための複数の接続用電極パッド１１（図１では点
線の円で表示）が格子状にフルグリッドで規則正しく配
列している。接続用電極パッド１１のうち、グランド用
電極パッド１（黒の塗りつぶしで表示）は、半導体集積
回路７を接地するための接続用電極パッドであり、電源
用電極パッド２（斜線で表示）は、半導体集積回路７に
電力を供給するための接続用電極パッドである。グラン
ド用電極パッド１と電源用電極パッド２はアレイ状の電
極パッドの中央部に集中して配置され、互いに対向する
ように配列されている。また、グランド用電極パッド１
は、２組に分けて配線パターン９１ によって接続さ
れ、電源用電極パッド２は、すべてが配線パターン９
２ によって接続されている。
【００１７】一方、プリント配線基板８の半導体集積回
路７を実装していない方の面１２には、チップ型コンデ
ンサであるデカップリング・コンデンサ３が実装されて
いる。また、デカップリング・コンデンサ３は、グラン
ド用電極パッド１と電源用電極パッド２からプリント配
線基板８に投影して見たときに、それぞれの電極パッド
１、２のほぼ直下にくるようにプリント配線基板８上に
配置されている。このデカップリング・コンデンサ３を
半田付けするためにプリント配線基板８に設けられる１
対の搭載パッド４は、デカップリング・コンデンサ３の
両側に半田フィレットが充分できるように、デカップリ
ング・コンデンサ３の電極の外側まで形成されている。
そして、デカップリング・コンデンサ３の両側の搭載パ
ッド４に隣接して、１対の搭載パッド４と半導体集積回
路７のグランド用電極パッド１および電源用電極パッド
２とをそれぞれ接続するためのグランド接続用スルーホ
ール５および電源接続用スルーホール６が、プリント配
線基板８を貫通して形成されている。
【００１８】ここで、半導体集積回路７のグランド用電
極パッド１と電源用電極パッド２は、半導体集積回路７
の中央部に集中されている。したがって、半導体集積回
路７のほぼ直下にデカップリング・コンデンサ３、半田
付け用の搭載パッド４を配置することができるので、半
田付け用パッド４に近接してグランド接続用スルーホー
ル５、電源接続用スルーホール６を配置すれば、半導体
集積回路７のグランド用電極パッド１、電源用電極パッ
ド２から、デカップリング・コンデンサ３までを、垂直
方向にほぼ直線的にプリント配線基板８の厚さの距離で
接続することが可能となる。
【００１９】このような構成をとることにより、図２に
示されるように、半導体集積回路７のグランド用接続パ
ッド１、電源用接続パッド２から、プリント配線基板８
に配置されたデカップリング・コンデンサ３までをグラ
ンド接続用スルーホール５、電源接続用スルーホール６
を介して最短で電気的に接続することができる．したが
って、デカップリング・コンデンサ３から半導体集積回
路のグランド用電極パッド１、電源接続用パッド２まで
の配線パターンのインダクタンスを小さくでき、プリン
ト配線基板８からの電磁波放射ノイズが低減される。
【００２０】また同時に、グランド用電極パッド１、電
源用電極パッド２が半導体集積回路の中央に集中されて
いるので、その他の信号用電極パッドから周囲の部品へ
の配線の引き出しが容易になり、プリント配線基板の高
密度化にも効果がある。 （第２の実施形態）図３は本発明の第２の実施の形態の
半導体集積回路を搭載したプリント配線基板の平面図で
ある。この実施の形態は、図３に示すように、図１およ
び図２の半導体集積回路７の電源用電極パッド２を一番
内側に配置し、グランド用電極パッド１を電源用電極パ
ッド２を取り囲むように配置されたものであって、電源
用電極パッド２のすべてとグランド用電極パッド１のす
べてが、それぞれ配線パターン９２ と配線パターン９
１ によって接続されている。その他の点については、
第１の実施の形態と同じ構成である。
【００２１】このような構成においても、第１の実施の
形態と同様に、プリント配線基板８からの電磁波放射ノ
イズが低減され、かつ、信号用電極パッドから周囲の部
品への配線の引き出しが容易になり、プリント配線基板
の高密度化にも効果がある。 （第３の実施形態）図４は本発明の第３の実施の形態の
半導体集積回路を搭載したプリント配線基板の平面図で
ある。この実施の形態は、第１の実施の形態において、
グランド用電極パッド１と電源用電極パッド２が渦巻き
（スパイラル）状に対向して配置されたものであって、
その他の点については、第１の実施の形態と同じ構成で
ある。
【００２２】このような構成においても、第１の実施の
形態と同様に、プリント配線基板８からの電磁波放射ノ
イズが低減され、かつ、信号用電極パッドから周囲の部
品への配線の引き出しが容易になり、プリント配線基板
の高密度化にも効果がある。 （第４の実施形態）図５は本発明の第４の実施の形態の
半導体集積回路を搭載したプリント配線基板の平面図で
ある。この実施の形態は、半導体集積回路７のアレイ状
の電極パッドがペリフェラル（中抜け）状に配置された
ものであって、グランド用電極パッド１と電源用電極パ
ッド２は、第１の実施例と同様にお互い対になって対向
しており、グランド用電極パッド１と電源用電極パッド
２は、それぞれ４組に分けられ配線パターン９１と配線
パターン９１ によって接続されている。その他の点に
ついては、第１の実施の形態と同じ構成である。
【００２３】このような構成においても、第１の実施の
形態と同様に、プリント配線基板８からの電磁波放射ノ
イズが低減され、かつ、プリント配線基板の高密度化に
も効果がある。 （第５の実施形態）図６は本発明の第５の実施の形態と
しての電子機器を説明する図である。
【００２４】図６の電子機器１３の中には、図１ないし
図５の半導体集積回路７を実装したプリント配線基板８
が組み込まれている。
【００２５】この実施の形態の電子機器では、半導体集
積回路７からの電磁波放射ノイズが少ないので、電子機
器１３からの電磁波放射ノイズは通常の電子機器の電磁
波放射ノイズよりも低減され、かつ、プリント配線基板
８が高密度化に適するので、小型計量で高性能化が可能
である。
【００２６】以上、本発明の実施の形態について説明し
てきたが、半導体集積回路の接続用電極パッドの総数や
デカップリング・コンデンサは各図に示した数に限定さ
れるものではなく、またグランド用電極パッドと電源用
電極パッドの位置が入れ替っても差し支えなく、設計に
応じて変更することができる。また、半導体集積回路を
実装するプリント配線基板は、２層板に限らず、多層基
板を用いることができる。
【００２７】
【発明の効果】以上説明したように本発明は、アレイ状
の電極パッドを有する半導体集積回路の中央部にグラン
ド接続用電極パッド、電源接続用電極パッドを集中して
配置することにより、半導体集積回路をプリント配線基
板に実装し、半導体集積回路が実装された面の反対面に
デカップリング・コンデンサを配置したとき、グランド
用電極パッドおよび電源用電極パッドとデカップリング
・コンデンサとの配線距離が最短となって、グランド用
配線パターンと電源用配線パターンのインダクタンスが
小さくなり、プリント配線基板およびそれを搭載した電
子機器からの電磁波放射ノイズが低減され、同時に、半
導体集積回路と周辺に配置された部品との配線が高密度
に、かつ容易に行なえるので、プリント配線基板の高密
度化に寄与し、高性能電子機器の小型軽量化が実現する
という効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体集積回路を搭
載したプリント配線基板の平面図である。
【図２】図１のプリント配線基板の縦断面図である。
【図３】本発明の第２の実施の形態の半導体集積回路を
搭載したプリント配線基板の平面図である。
【図４】本発明の第３の実施の形態の半導体集積回路を
搭載したプリント配線基板の平面図である。
【図５】本発明の第４の実施の形態の半導体集積回路を
搭載したプリント配線基板の平面図である。
【図６】本発明の第５の実施の形態を説明する図であ
り、図１ないし図５の半導体集積回路を実装したプリン
ト配線基板が搭載された電子機器の斜視図である。
【符号の説明】
１ グランド用電極パッド ２ 電源用電極パッド ３ デカップリング・コンデンサ ４ 搭載パッド ５ グランド接続用スルーホール ６ 電源接続用スルーホール ７ 半導体集積回路 ８ プリント配線基板 ９１、９２ 配線パターン １０ 底面 １１ 接続用電極パッド １２ 面 １３ 電子機器
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/02 Ｈ０１Ｌ 27/04 Ｅ 1/18 Ｆターム(参考） 5E336 AA04 BB02 BC15 BC34 CC53 EE01 GG11 5E338 AA02 CC01 CC04 CC06 CD02 CD33 EE13 EE23 5F033 VV04 VV05 VV07 5F038 AC19 BE07 BE09 5F064 AA15 AA17 DD43 DD44 EE52

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 底面にアレイ状に配置された複数の接続
    用電極パッドを有する半導体集積回路において、前記接
    続用電極パッドのうち、接地電位に接続するための複数
    のグランド電極パッドと、電源を供給するための複数の
    電源電極パッドとが中央部に集中して配置されたことを
    特徴とする半導体集積回路。
  2. 【請求項２】 少なくとも各々２個以上の前記グランド
    電極パッドと電源電極パッドとが、個々に対向して配置
    されている請求項１に記載の半導体集積回路。
  3. 【請求項３】 前記複数のグランド電極パッドおよび前
    記複数の電源電極パッドが中抜け部を形成するように配
    置されている請求項１または２に記載の半導体集積回
    路。
  4. 【請求項４】 前記複数のグランド電極パッドおよび前
    記複数の電源電極パッドがそれぞれ配線により相互に接
    続されている請求項１ないし３のいずれか一に記載の半
    導体集積回路。
  5. 【請求項５】 前記複数のグランド電極パッドおよび前
    記複数の電源電極パッドが一定のパターンに基づいて接
    続されている請求項４に記載の半導体集積回路。
  6. 【請求項６】 底面にアレイ状に配置された複数の接続
    用電極パッドを有する半導体集積回路を実装したプリン
    ト配線基板において、 前記半導体集積回路として請求項１ないし５のいずれか
    一に記載の半導体集積回路が用いられ、 前記半導体集積回路を実装した面の反対側の面に、前記
    対向して配置されたグランド電極パッドおよび電源電極
    パッドに至近に対応する位置に実装され、かつその電極
    がスルーホールを介して前記グランド用電極パッドおよ
    び電源用電極パッドにそれぞれ接続されたデカップリン
    グ・コンデンサを有することを特徴とするプリント配線
    基板。
  7. 【請求項７】 請求項６に記載のプリント配線基板を搭
    載したことを特徴とする電子機器。
JP11107499A 1999-04-19 1999-04-19 プリント配線基板および電子機器 Expired - Fee Related JP3647307B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11107499A JP3647307B2 (ja) 1999-04-19 1999-04-19 プリント配線基板および電子機器
US09/549,192 US6384476B2 (en) 1999-04-19 2000-04-13 Semiconductor integrated circuit and printed wiring substrate provided with the same
TW089107022A TW472331B (en) 1999-04-19 2000-04-14 Semiconductor integrated circuit and printed wiring substrate provided with the same
KR1020000020264A KR100366383B1 (ko) 1999-04-19 2000-04-18 반도체 집적 회로 및 그것이 구비된 프린트 배선 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11107499A JP3647307B2 (ja) 1999-04-19 1999-04-19 プリント配線基板および電子機器

Publications (2)

Publication Number Publication Date
JP2000307005A true JP2000307005A (ja) 2000-11-02
JP3647307B2 JP3647307B2 (ja) 2005-05-11

Family

ID=14551735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11107499A Expired - Fee Related JP3647307B2 (ja) 1999-04-19 1999-04-19 プリント配線基板および電子機器

Country Status (4)

Country Link
US (1) US6384476B2 (ja)
JP (1) JP3647307B2 (ja)
KR (1) KR100366383B1 (ja)
TW (1) TW472331B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002080273A2 (en) * 2001-03-30 2002-10-10 Intel Corporation Alternate bump metallurgy bars for power and ground routing
WO2003021674A3 (en) * 2001-09-05 2004-04-15 Intel Corp Microelectronic circuit package having die fixed within a package core
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6924562B2 (en) 2002-05-31 2005-08-02 Nec Corporation Semiconductor integrated circuit having at least one of a power supply plane and ground plane divided into parts insulated from one another
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
JP2006319237A (ja) * 2005-05-16 2006-11-24 Renesas Technology Corp 半導体装置
JP2008211201A (ja) * 2007-02-01 2008-09-11 Ngk Spark Plug Co Ltd 配線基板、半導体パッケージ
US7667317B2 (en) 2006-05-29 2010-02-23 Elpida Memory, Inc. Semiconductor package with bypass capacitor
JP2013062309A (ja) * 2011-09-12 2013-04-04 Renesas Electronics Corp 半導体装置
US8946892B2 (en) 2010-10-15 2015-02-03 Samsung Electronics Co., Ltd. Semiconductor package
JP2015069978A (ja) * 2013-09-26 2015-04-13 ルネサスエレクトロニクス株式会社 電子装置、テストボードおよび半導体装置の製造方法
JP2015165540A (ja) * 2014-03-03 2015-09-17 キヤノン株式会社 プリント回路板
KR101656332B1 (ko) * 2015-04-07 2016-09-09 가부시키가이샤 노다스크린 반도체 장치
JP2020053492A (ja) * 2018-09-25 2020-04-02 富士ゼロックス株式会社 画像形成装置および基板
US11150584B2 (en) 2018-09-25 2021-10-19 Fujifilm Business Innovation Corp. Image forming apparatus and board

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7107673B2 (en) * 2000-06-19 2006-09-19 Nortel Networks Limited Technique for accommodating electronic components on a multiplayer signal routing device
AU2003220284A1 (en) * 2002-03-11 2003-09-22 Go Fast Sports And Beverage Company Beverage transporting and dispensing systems and methods
TW539238U (en) * 2002-04-30 2003-06-21 Via Tech Inc Flip-chip packaging substrate
WO2004047508A2 (en) * 2002-11-20 2004-06-03 Nortel Network Limited Technique for accommodating electronic components on a multilayer signal routing device
US6744131B1 (en) * 2003-04-22 2004-06-01 Xilinx, Inc. Flip chip integrated circuit packages accommodating exposed chip capacitors while providing structural rigidity
TWI241702B (en) * 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure
US7078792B2 (en) * 2004-04-30 2006-07-18 Atmel Corporation Universal interconnect die
US7145782B2 (en) 2004-07-16 2006-12-05 Intel Corporation Reducing loadline impedance in a system
US7402757B1 (en) 2005-05-19 2008-07-22 Sun Microsystems, Inc. Method, system, and apparatus for reducing transition capacitance
JP5196868B2 (ja) * 2006-06-16 2013-05-15 キヤノン株式会社 プリント回路板
US20090002952A1 (en) * 2007-06-28 2009-01-01 Ralph Mesmer Interference mitigation
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US20090171332A1 (en) * 2007-12-27 2009-07-02 Intuitive Surgical, Inc. Medical device with orientable tip for robotically directed laser cutting and biomaterial application
KR101038236B1 (ko) * 2009-09-16 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
JP6091239B2 (ja) * 2013-02-13 2017-03-08 キヤノン株式会社 プリント回路板、プリント配線板および電子機器
JP5963001B2 (ja) * 2013-03-28 2016-08-03 東芝ライテック株式会社 照明装置
KR102041243B1 (ko) 2013-04-26 2019-11-07 삼성전자주식회사 반도체 패키지
KR102180030B1 (ko) 2014-05-22 2020-11-17 삼성전자 주식회사 디커플링 캐패시터를 포함하는 컴패니언 집적회로 및 이를 포함하는 모바일장치
US10340199B2 (en) * 2014-11-20 2019-07-02 Mediatek Inc. Packaging substrate with block-type via and semiconductor packages having the same
KR102365103B1 (ko) 2014-12-12 2022-02-21 삼성전자주식회사 반도체 패키지
TWI677065B (zh) * 2018-06-13 2019-11-11 瑞昱半導體股份有限公司 電子裝置及電路基板
CN114464585B (zh) * 2022-04-12 2022-07-12 飞腾信息技术有限公司 一种半导体基板、半导体器件、集成电路系统和电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153988A (en) * 1977-07-15 1979-05-15 International Business Machines Corporation High performance integrated circuit semiconductor package and method of making
JPH0582735A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 大規模集積回路
JPH05114622A (ja) * 1991-10-23 1993-05-07 Hitachi Ltd 半導体装置
JP2716005B2 (ja) * 1995-07-04 1998-02-18 日本電気株式会社 ワイヤボンド型半導体装置
JP3513333B2 (ja) 1995-09-29 2004-03-31 キヤノン株式会社 多層プリント配線板およびそれを実装する電子機器
JPH1174407A (ja) * 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置
US6057596A (en) * 1998-10-19 2000-05-02 Silicon Integrated Systems Corp. Chip carrier having a specific power join distribution structure
US6207476B1 (en) * 1999-06-10 2001-03-27 Vlsi Technology, Inc. Methods of packaging an integrated circuit and methods of forming an integrated circuit package

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002080273A3 (en) * 2001-03-30 2003-07-03 Intel Corp Alternate bump metallurgy bars for power and ground routing
WO2002080273A2 (en) * 2001-03-30 2002-10-10 Intel Corporation Alternate bump metallurgy bars for power and ground routing
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
WO2003021674A3 (en) * 2001-09-05 2004-04-15 Intel Corp Microelectronic circuit package having die fixed within a package core
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
CN100355064C (zh) * 2001-09-05 2007-12-12 英特尔公司 低成本微电子电路封装
US6924562B2 (en) 2002-05-31 2005-08-02 Nec Corporation Semiconductor integrated circuit having at least one of a power supply plane and ground plane divided into parts insulated from one another
JP4640950B2 (ja) * 2005-05-16 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2006319237A (ja) * 2005-05-16 2006-11-24 Renesas Technology Corp 半導体装置
US7667317B2 (en) 2006-05-29 2010-02-23 Elpida Memory, Inc. Semiconductor package with bypass capacitor
JP2008211201A (ja) * 2007-02-01 2008-09-11 Ngk Spark Plug Co Ltd 配線基板、半導体パッケージ
US8946892B2 (en) 2010-10-15 2015-02-03 Samsung Electronics Co., Ltd. Semiconductor package
JP2013062309A (ja) * 2011-09-12 2013-04-04 Renesas Electronics Corp 半導体装置
JP2015069978A (ja) * 2013-09-26 2015-04-13 ルネサスエレクトロニクス株式会社 電子装置、テストボードおよび半導体装置の製造方法
CN104517933A (zh) * 2013-09-26 2015-04-15 瑞萨电子株式会社 电子器件、测试板和半导体器件制造方法
CN104517933B (zh) * 2013-09-26 2019-03-01 瑞萨电子株式会社 电子器件、测试板和半导体器件制造方法
JP2015165540A (ja) * 2014-03-03 2015-09-17 キヤノン株式会社 プリント回路板
KR101656332B1 (ko) * 2015-04-07 2016-09-09 가부시키가이샤 노다스크린 반도체 장치
JP2020053492A (ja) * 2018-09-25 2020-04-02 富士ゼロックス株式会社 画像形成装置および基板
US11150584B2 (en) 2018-09-25 2021-10-19 Fujifilm Business Innovation Corp. Image forming apparatus and board
JP7247503B2 (ja) 2018-09-25 2023-03-29 富士フイルムビジネスイノベーション株式会社 画像形成装置および基板

Also Published As

Publication number Publication date
JP3647307B2 (ja) 2005-05-11
US6384476B2 (en) 2002-05-07
KR100366383B1 (ko) 2002-12-31
TW472331B (en) 2002-01-11
KR20000071720A (ko) 2000-11-25
US20020008314A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
JP3647307B2 (ja) プリント配線基板および電子機器
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
KR100240525B1 (ko) 반도체장치 및 그것을 사용한 전자장치
JP4746770B2 (ja) 半導体装置
JP3111053B2 (ja) 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板
US5095407A (en) Double-sided memory board
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
JP3287673B2 (ja) 半導体装置
US20040061223A1 (en) Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
WO2001005201A1 (fr) Carte a circuit imprime, substrat auxiliaire de montage hierarchique et dispositif electronique
JPH08288626A (ja) Ｉｃ及びプリント配線基板
US6657133B1 (en) Ball grid array chip capacitor structure
KR100850286B1 (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
JP4939795B2 (ja) 半導体パッケージと共に使用するための基板層及びその形成方法
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
JP3745176B2 (ja) プリント配線板
JPS616846A (ja) コンデンサ付プラグインパツケ−ジ
JP2004006513A (ja) 半導体集積回路、プリント配線基板及び電子機器
JP2007335618A (ja) プリント回路基板
JP3166490B2 (ja) Ｂｇａ型半導体装置
TWI444115B (zh) 印刷電路板和晶片系統
JP2007059530A (ja) 配線基板
JPH01260884A (ja) 補助パターンを有するプリント配線板
JP2004006488A (ja) プリント配線基板およびそれを使用する実装装置
JPH07183627A (ja) 部品実装プリント基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040302

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050208

R150 Certificate of patent or registration of utility model

Ref document number: 3647307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees