JPH0582735A - 大規模集積回路 - Google Patents
大規模集積回路Info
- Publication number
- JPH0582735A JPH0582735A JP24142091A JP24142091A JPH0582735A JP H0582735 A JPH0582735 A JP H0582735A JP 24142091 A JP24142091 A JP 24142091A JP 24142091 A JP24142091 A JP 24142091A JP H0582735 A JPH0582735 A JP H0582735A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- integrated circuit
- power supply
- scale integrated
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は電源回路で発生する雑音に強い大規
模集積回路に関し、同時スイッチング雑音の異常伝播を
防止し、信頼性を高めた大規模集積回路を提供すること
を目的とする。 【構成】 チップ１上周辺部に配置されたバンプを有す
る大規模集積回路において、複数の電源端子用バンプ4-
1,4-2 ─及び接地用バンプ2-1,2-2 ─が信号端子用バン
プ３を取り囲む位置に配置され、且つ電源端子用バンプ
4-1,4-2 ─が複数組に分けられ、それぞれ異なる電源系
統線5-1,５−２─と接続されて構成する。
模集積回路に関し、同時スイッチング雑音の異常伝播を
防止し、信頼性を高めた大規模集積回路を提供すること
を目的とする。 【構成】 チップ１上周辺部に配置されたバンプを有す
る大規模集積回路において、複数の電源端子用バンプ4-
1,4-2 ─及び接地用バンプ2-1,2-2 ─が信号端子用バン
プ３を取り囲む位置に配置され、且つ電源端子用バンプ
4-1,4-2 ─が複数組に分けられ、それぞれ異なる電源系
統線5-1,５−２─と接続されて構成する。
Description
【０００１】
【産業上の利用分野】本発明は電源回路で発生する雑音
に強い大規模集積回路に関する。近年の半導体装置は益
々大規模化が進み、多ピン技術が必要となり、また一方
ではディジタル信号が印加されたとき同時刻にスイッチ
ングするバンプ数が増加し、同時スイッチング雑音の問
題が持ち上がって来た。同時スイッチング処理のときも
有効な雑音対策の手段を考究することが要望された。こ
こでバンプとは従来の集積回路チップ上のパッドと略同
じ形状でチップ表面より突出する方向に、半田を含む金
属材料を厚く盛り上げた端子をいう。バンプはチップ上
の回路と集積回路パッケージのピンとの間へそれぞれボ
ンディングワイヤを介して接続している。
に強い大規模集積回路に関する。近年の半導体装置は益
々大規模化が進み、多ピン技術が必要となり、また一方
ではディジタル信号が印加されたとき同時刻にスイッチ
ングするバンプ数が増加し、同時スイッチング雑音の問
題が持ち上がって来た。同時スイッチング処理のときも
有効な雑音対策の手段を考究することが要望された。こ
こでバンプとは従来の集積回路チップ上のパッドと略同
じ形状でチップ表面より突出する方向に、半田を含む金
属材料を厚く盛り上げた端子をいう。バンプはチップ上
の回路と集積回路パッケージのピンとの間へそれぞれボ
ンディングワイヤを介して接続している。
【０００２】
【従来の技術】従来、大規模集積回路のバッドについて
は交流信号用の所謂Ｉ／Ｏパッドと直流電源印加用の電
源パッドとがチップの外側に一次元的に配列されてい
た。Ｉ／Ｏパッドとは入力／出力信号パッドのことであ
って、チップ内側の集積回路部分と、大規模集積回路の
外部との入力・出力信号を中継する端子をいう。その配
列には特に規則性がないため、Ｉ／Ｏパッドが複数個、
隣接していてディジタル信号が印加されたときなど、同
時スイッチングの雑音がＩ／Ｏパッドを伝播することが
あった。それはチップのパッドと接続されているバッフ
ァ段例えばインバータがディジタル信号により動作する
とき、データが“１”→“０”または“０”→“１”と
変化すれば、インバータ回路に「貫通電流」が流れ、多
数の回路が一斉に動作するから、電流が一次に多量に流
れる。そのため電源回路から見ると一時に大電流が必要
となり、電圧・電流の急激な変化が雑音となって、パッ
ドを介してチップ上の回路に伝播して行くこととなっ
た。そのような雑音を取り除くため、従来採用されてい
る技術の例は、電源回路母線を複数本設けて、且つ電源
用パッドをより多数設け異なるバッファ段に対し色々の
パッドと接続すること、或いはＩ／Ｏパッドの両側に電
源パッドを設けて、その一方のパッドは少なくとも接地
電位としていることである。
は交流信号用の所謂Ｉ／Ｏパッドと直流電源印加用の電
源パッドとがチップの外側に一次元的に配列されてい
た。Ｉ／Ｏパッドとは入力／出力信号パッドのことであ
って、チップ内側の集積回路部分と、大規模集積回路の
外部との入力・出力信号を中継する端子をいう。その配
列には特に規則性がないため、Ｉ／Ｏパッドが複数個、
隣接していてディジタル信号が印加されたときなど、同
時スイッチングの雑音がＩ／Ｏパッドを伝播することが
あった。それはチップのパッドと接続されているバッフ
ァ段例えばインバータがディジタル信号により動作する
とき、データが“１”→“０”または“０”→“１”と
変化すれば、インバータ回路に「貫通電流」が流れ、多
数の回路が一斉に動作するから、電流が一次に多量に流
れる。そのため電源回路から見ると一時に大電流が必要
となり、電圧・電流の急激な変化が雑音となって、パッ
ドを介してチップ上の回路に伝播して行くこととなっ
た。そのような雑音を取り除くため、従来採用されてい
る技術の例は、電源回路母線を複数本設けて、且つ電源
用パッドをより多数設け異なるバッファ段に対し色々の
パッドと接続すること、或いはＩ／Ｏパッドの両側に電
源パッドを設けて、その一方のパッドは少なくとも接地
電位としていることである。
【０００３】またバンプを用いる大規模集積回路におい
ては、同一チップについてＩ／Ｏパッドと同様な目的で
Ｉ／Ｏバンプを使用しているから、大規模集積回路の多
ピン化に容易に対応できる。そして従来のＩ／Ｏパッド
・電源パッドと同様な動作を行うバンプが数多く存在す
る。そして、バンプはパッドと別の場所に設けられてい
て、チップ内回路と所定の接続がなされている。バンプ
を使用する場合の電源雑音対策はパッドにおける対策と
同様に考えて実行していた。
ては、同一チップについてＩ／Ｏパッドと同様な目的で
Ｉ／Ｏバンプを使用しているから、大規模集積回路の多
ピン化に容易に対応できる。そして従来のＩ／Ｏパッド
・電源パッドと同様な動作を行うバンプが数多く存在す
る。そして、バンプはパッドと別の場所に設けられてい
て、チップ内回路と所定の接続がなされている。バンプ
を使用する場合の電源雑音対策はパッドにおける対策と
同様に考えて実行していた。
【０００４】
【発明が解決しようとする課題】大規模集積回路が更に
高密度化されたとき、同時にスイッチングするＩ／Ｏバ
ンプが増加するため、電源雑音対策として前述のやり方
のみでは間に合わず、電源用バンプで発生した雑音が、
近接するＩ／Ｏバンプからチップ内回路に伝播すること
が発生した。
高密度化されたとき、同時にスイッチングするＩ／Ｏバ
ンプが増加するため、電源雑音対策として前述のやり方
のみでは間に合わず、電源用バンプで発生した雑音が、
近接するＩ／Ｏバンプからチップ内回路に伝播すること
が発生した。
【０００５】本発明の目的は前述の欠点を改善し、同時
スイッチング雑音の異常伝播を防止し、信頼性を高めた
大規模集積回路を提供することにある。
スイッチング雑音の異常伝播を防止し、信頼性を高めた
大規模集積回路を提供することにある。
【０００６】
【課題を解決するための手段】図１は本発明の原理構成
を示す図で、１は集積回路を構成するチップを全体的に
示すもの、2-1,2-2 ─は接地用バンプ、３はＩ／Ｏバン
プ（信号入出力端子用バンプ）、4-1,4-2 ─は電源端子
用バンプ、5-1,5-2 ─はそれぞれ独立の電源系統線を示
す。
を示す図で、１は集積回路を構成するチップを全体的に
示すもの、2-1,2-2 ─は接地用バンプ、３はＩ／Ｏバン
プ（信号入出力端子用バンプ）、4-1,4-2 ─は電源端子
用バンプ、5-1,5-2 ─はそれぞれ独立の電源系統線を示
す。
【０００７】チップ１上周辺部に配置されたバンプを有
する大規模集積回路において、本発明は下記の構成とし
ている。即ち、複数の電源端子用バンプ4-1,4-2 ─及び
接地用バンプ2-1,2-2 ─が信号端子用バンプ３を取り囲
む位置に配置され、且つ電源端子用バンプ4-1,4-2 ─が
複数組に分けられ、それぞれ異なる電源系統線5-1,5-2
─と接続されたことで構成する。
する大規模集積回路において、本発明は下記の構成とし
ている。即ち、複数の電源端子用バンプ4-1,4-2 ─及び
接地用バンプ2-1,2-2 ─が信号端子用バンプ３を取り囲
む位置に配置され、且つ電源端子用バンプ4-1,4-2 ─が
複数組に分けられ、それぞれ異なる電源系統線5-1,5-2
─と接続されたことで構成する。
【０００８】
【作用】信号用バンプ３に対し電源端子用バンプ4-1,4-
2 ─と、接地用バンプ2-1,2-2─が取り囲む位置に配置
されていて、電源端子用バンプ4-1,4-2 ─は異なる電源
系統線5-1,5-2 ─と接続されているから、チップ上の回
路に対し最も近いバンプから信号・直流・接地の各接続
線を接続することが出来る。そのため電源供給について
短い接続線により十分な電流容量の電源系統を設けるこ
とが出来るから、同時スイッチングが起こっても、電源
電圧などに影響を与えることが少なくなる。したがって
大規模集積回路の信頼性を向上させることができる。
2 ─と、接地用バンプ2-1,2-2─が取り囲む位置に配置
されていて、電源端子用バンプ4-1,4-2 ─は異なる電源
系統線5-1,5-2 ─と接続されているから、チップ上の回
路に対し最も近いバンプから信号・直流・接地の各接続
線を接続することが出来る。そのため電源供給について
短い接続線により十分な電流容量の電源系統を設けるこ
とが出来るから、同時スイッチングが起こっても、電源
電圧などに影響を与えることが少なくなる。したがって
大規模集積回路の信頼性を向上させることができる。
【０００９】
【実施例】図２は本発明の実施例の構成を示す図であ
る。図２において信号端子用バンプは3-1,3-2 ─と図で
は10個示してある。図２において6-1,6-2,6-3 はそれぞ
れバンプ間を接続する金属の配線層を示し、そのうち特
に接地用バンプ2-1,2-2 ─間を接続している配線層6-1
はバンプとチップとを接続する配線層である。信号端子
用バンプ3-1,3-2 ─はその周辺を電源端子用バンプ4-1
1,4-12 ─と4-21,4-22─との２列のリング状バンプが取
り囲んでいる。6-2,6-3 は各リング状バンプを互いに接
続している配線層であって、それらと電源及びチップ上
の回路とを接続することは図示してない。信号端子用バ
ンプ３に近い位置に接地用バンプを設けているから、同
時スイッチング雑音が電源配線層6-1,6-2,6-3 を介して
信号端子用バンプ３に影響を与えることを有効に防止し
ている。
る。図２において信号端子用バンプは3-1,3-2 ─と図で
は10個示してある。図２において6-1,6-2,6-3 はそれぞ
れバンプ間を接続する金属の配線層を示し、そのうち特
に接地用バンプ2-1,2-2 ─間を接続している配線層6-1
はバンプとチップとを接続する配線層である。信号端子
用バンプ3-1,3-2 ─はその周辺を電源端子用バンプ4-1
1,4-12 ─と4-21,4-22─との２列のリング状バンプが取
り囲んでいる。6-2,6-3 は各リング状バンプを互いに接
続している配線層であって、それらと電源及びチップ上
の回路とを接続することは図示してない。信号端子用バ
ンプ３に近い位置に接地用バンプを設けているから、同
時スイッチング雑音が電源配線層6-1,6-2,6-3 を介して
信号端子用バンプ３に影響を与えることを有効に防止し
ている。
【００１０】次に図３は本発明の他の実施例の構成を示
す図である。図３において、7-1,7-2,7-3 は金属層を示
し、信号端子用バンプ3-1,3-2 ─の両端に電源端子用バ
ンプが設けられ、例えば金属層7-1 とは電源系統が異な
るものとする。また金属層7-3 は例えば空き領域となっ
ていた所のバンプを電源端子用に流用した場合を示して
いる。即ち本発明において、信号端子用バンプ３を電源
端子用バンプが取り囲む状態を得るため、製造当初にお
いて明確に定まってなかったバンプを有効に使ってい
る。
す図である。図３において、7-1,7-2,7-3 は金属層を示
し、信号端子用バンプ3-1,3-2 ─の両端に電源端子用バ
ンプが設けられ、例えば金属層7-1 とは電源系統が異な
るものとする。また金属層7-3 は例えば空き領域となっ
ていた所のバンプを電源端子用に流用した場合を示して
いる。即ち本発明において、信号端子用バンプ３を電源
端子用バンプが取り囲む状態を得るため、製造当初にお
いて明確に定まってなかったバンプを有効に使ってい
る。
【００１１】図４は更に他の実施例の構成を示す図であ
る。図２において、2-1,2-2 ─は接地用バンプを示す。
８は接地用バンプを互いに結ぶ金属配線層を示す。3-1
1,3-21 ─は信号端子用バンプを示す。4-11,4-12 ─は
一方の電源端子用バンプ列で、９はそれらを互いに結ぶ
金属配線層を示す。4-21,4-22 ─は他方の電源端子用バ
ンプ列で、１０はそれらバンプを互いに結ぶ金属配線層
を示す。図４においては列状に並ぶ信号端子用バンプに
対し、その中間に電源端子用バンプが列状に割込んで互
い違いのバンプ列を形成している。図４においてはバン
プは丸印で示してある。
る。図２において、2-1,2-2 ─は接地用バンプを示す。
８は接地用バンプを互いに結ぶ金属配線層を示す。3-1
1,3-21 ─は信号端子用バンプを示す。4-11,4-12 ─は
一方の電源端子用バンプ列で、９はそれらを互いに結ぶ
金属配線層を示す。4-21,4-22 ─は他方の電源端子用バ
ンプ列で、１０はそれらバンプを互いに結ぶ金属配線層
を示す。図４においては列状に並ぶ信号端子用バンプに
対し、その中間に電源端子用バンプが列状に割込んで互
い違いのバンプ列を形成している。図４においてはバン
プは丸印で示してある。
【００１２】
【発明の効果】このようにして本発明によると、バンプ
に形成された信号端子・電源端子について、信号端子用
バンプを電源端子用バンプが取り囲んでいて、且つ電源
系統線を異ならせ、且つ電源系統線も異ならせているた
め、同時スイッチングの雑音が伝播することを有効に少
なくすることが出来る。
に形成された信号端子・電源端子について、信号端子用
バンプを電源端子用バンプが取り囲んでいて、且つ電源
系統線を異ならせ、且つ電源系統線も異ならせているた
め、同時スイッチングの雑音が伝播することを有効に少
なくすることが出来る。
【図１】図１は本発明の原理構成を示す図である。
【図２】図２は本発明の実施例の構成を示す図である
【図３】図３は本発明の他の実施例の構成を示す図であ
る。
る。
【図４】図４は本発明の更に他の実施例の構成を示す図
である。
である。
１ 半導体チップ 2-1,2-2 接地用バンプ ３ 信号端子用バンプ 4-1,4-2 電源端子用パンプ 5-1,5-2 異なる電源系統線。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年１０月２日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
Claims (3)
- 【請求項１】 チップ(1) 上周辺部に配置されたバンプ
を有する大規模集積回路において、 複数の電源端子用バンプ(4-1)(4-2)─及び接地用バンプ
(2-1)(2-2)─が信号端子用バンプ(3) を取り囲む位置に
配置され、 且つ電源端子用バンプ(4-1)(4-2)─が複数組に分けら
れ、それぞれ異なる電源系統線(5-1)(5-2)─と接続され
たことを特徴とする大規模集積回路。 - 【請求項２】 請求項１記載の電源端子用バンプ及び接
地用バンプを、基板上の金属層により連結して、電源供
給路を形成することを特徴とする大規模集積回路。 - 【請求項３】 請求項１記載の電源端子用バンプ及び接
地用バンプは、それぞれ列状に設けられ、各列状のバン
プの中間に信号用バンプが列状に設けられていることを
特徴とする大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24142091A JPH0582735A (ja) | 1991-09-20 | 1991-09-20 | 大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24142091A JPH0582735A (ja) | 1991-09-20 | 1991-09-20 | 大規模集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582735A true JPH0582735A (ja) | 1993-04-02 |
Family
ID=17074032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24142091A Withdrawn JPH0582735A (ja) | 1991-09-20 | 1991-09-20 | 大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582735A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384476B2 (en) * | 1999-04-19 | 2002-05-07 | Canon Kabushiki Kaisha | Semiconductor integrated circuit and printed wiring substrate provided with the same |
| JP2002134553A (ja) * | 2000-10-30 | 2002-05-10 | Nec Corp | 半導体装置の接続構造 |
| US6787924B2 (en) * | 2001-02-13 | 2004-09-07 | Nec Corporation | Semiconductor device capable of preventing solder balls from being removed in reinforcing pad |
| JP2006202924A (ja) * | 2005-01-19 | 2006-08-03 | Nec Electronics Corp | 半導体集積回路 |
| JP2008251835A (ja) * | 2007-03-30 | 2008-10-16 | Renesas Technology Corp | 半導体装置 |
-
1991
- 1991-09-20 JP JP24142091A patent/JPH0582735A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384476B2 (en) * | 1999-04-19 | 2002-05-07 | Canon Kabushiki Kaisha | Semiconductor integrated circuit and printed wiring substrate provided with the same |
| JP2002134553A (ja) * | 2000-10-30 | 2002-05-10 | Nec Corp | 半導体装置の接続構造 |
| JP2011135112A (ja) * | 2000-10-30 | 2011-07-07 | Nec Corp | 半導体装置の接続構造 |
| US6787924B2 (en) * | 2001-02-13 | 2004-09-07 | Nec Corporation | Semiconductor device capable of preventing solder balls from being removed in reinforcing pad |
| JP2006202924A (ja) * | 2005-01-19 | 2006-08-03 | Nec Electronics Corp | 半導体集積回路 |
| JP4539916B2 (ja) * | 2005-01-19 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム |
| JP2008251835A (ja) * | 2007-03-30 | 2008-10-16 | Renesas Technology Corp | 半導体装置 |
| US8400806B2 (en) | 2007-03-30 | 2013-03-19 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473514A (en) | Semiconductor device having an interconnecting circuit board | |
| US6462420B2 (en) | Semiconductor chip and semiconductor device having a chip-on-chip structure | |
| JP5604031B2 (ja) | 交差導電体アセンブリを備えた半導体パッケージ | |
| US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
| EP0259631A2 (en) | Semiconductor device having power supply lines | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| JPH0582735A (ja) | 大規模集積回路 | |
| JPH0513663A (ja) | 半導体装置と半導体チツプの実装方法 | |
| US6191491B1 (en) | Semiconductor integrated circuit device | |
| JP2003068780A (ja) | 半導体装置 | |
| US20110068482A1 (en) | Semiconductor chip and semiconductor device | |
| US6323548B1 (en) | Semiconductor integrated circuit device | |
| JP2674553B2 (ja) | 半導体装置 | |
| JPH1167817A (ja) | 半導体メモリ | |
| US20080136011A1 (en) | Semiconductor device | |
| JPH0648715B2 (ja) | 集積回路チツプ | |
| JPH05243472A (ja) | 半導体集積回路 | |
| EP0817264A2 (en) | Semiconductor device | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| JP3278093B2 (ja) | 半導体デバイス | |
| JP2004221260A (ja) | 半導体装置 | |
| JPS60134429A (ja) | 半導体装置 | |
| US20230354593A1 (en) | Electronic circuit device | |
| JPH023259A (ja) | マスタスライス型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |