JP2003068780A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003068780A
JP2003068780A JP2001260765A JP2001260765A JP2003068780A JP 2003068780 A JP2003068780 A JP 2003068780A JP 2001260765 A JP2001260765 A JP 2001260765A JP 2001260765 A JP2001260765 A JP 2001260765A JP 2003068780 A JP2003068780 A JP 2003068780A
Authority
JP
Japan
Prior art keywords
wires
semiconductor device
semiconductor chip
thin
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001260765A
Other languages
English (en)
Inventor
Takeshi Nokubo
武史 野久保
Takayuki Yoshida
隆幸 吉田
Katsuyoshi Matsumoto
克良 松本
Nozomi Shimoishizaka
望 下石坂
Takeshi Kawabata
毅 川端
Kazuhiro Ishikawa
和弘 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001260765A priority Critical patent/JP2003068780A/ja
Publication of JP2003068780A publication Critical patent/JP2003068780A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 従来の半導体装置の製造方法は、特に多ピ
ン、狭ピッチの半導体装置において金属細線どうしが接
近しているため、金属細線の相互間の電気信号による干
渉の影響が大きくなり、正常な信号伝送ができなくなる
という不具合が発生していた。 【解決手段】 半導体チップ５の電極６とリードフレー
ムのリード部７とを電気的に接続する金属細線８が交差
することで、金属細線８を通過する信号の相互インダク
タンスが低下して、クロストークの発生を抑制できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップのボ
ンディング用の電極とリードフレームのリード部または
配線基板の配線電極とを金属細線で接続した半導体装置
に関するものであり、特に、金属細線における相互イン
ダクタンスを低減する半導体装置に関するものである。
【０００２】
【従来の技術】従来より、半導体チップのボンディング
用の電極とリードフレームのリード部または半導体チッ
プを搭載する配線基板に形成された配線電極とを金属細
線により接続する、いわゆるワイヤボンディング法によ
る電気的な接続が行われてきた。
【０００３】以下、従来のこのような半導体装置につい
て、図面を参照しながら説明する。
【０００４】図５（ａ）は、従来の半導体装置に内蔵さ
れた半導体チップとリードフレームのリード部とを示す
平面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ１箇所
における断面図である。
【０００５】図５（ａ）および図５（ｂ）に示すよう
に、半導体チップ１のワイヤボンディング用の電極２と
リードフレーム（図示せず）のリード部３とが金属細線
４により電気的に接続されている。ここで、複数の金属
細線４が接続される場合、封止樹脂によって半導体チッ
プおよび金属細線を封止する封止工程において、封止樹
脂の流動によって金属細線４どうしが接触することを防
止する等の理由により、金属細線４は半導体チップ１の
電極２、リードフレームのリード部３をそれぞれ最短の
位置で接続され、交差していなかった。
【０００６】
【発明が解決しようとする課題】最近になって、半導体
チップの入出力信号の周波数が１[ＧＨｚ]を超えるよう
な場合があり、このような超高周波信号に対応した構造
の半導体装置が要望されている。しかしながら、前記従
来の半導体装置の製造方法は、特に多ピン、狭ピッチの
半導体装置において金属細線どうしが接近しているた
め、金属細線の相互間の電気信号による干渉の影響が大
きくなり、正常な信号伝送ができなくなるという不具合
が発生していた。
【０００７】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置は、半導体チップの複数
の電極とリードフレームの複数のリード部とが金属細線
で各々電気的に接続され、前記金属細線どうしが接触す
ることなく交差している。
【０００８】また、半導体チップの複数の電極と配線基
板の複数の配線電極とが金属細線で各々電気的に接続さ
れ、前記金属細線どうしが接触することなく交差してい
る。
【０００９】また、半導体チップに平行な面に投影され
た金属細線の投影線どうしが直角に交差する。
【００１０】以上、本発明の半導体装置は、半導体チッ
プの上方で交差する金属細線どうしの相互インダクタン
スが低下するので、金属細線を通過する信号どうしのク
ロストークを抑制できる。特に、金属細線どうしが直角
に交差することで、相互インダクタンスを最小とするこ
とができ、１[ＧＨｚ]以上の高周波信号にも対応した構
造を実現することができる。
【００１１】ここで、本発明が解決する課題の発生のメ
カニズムについて説明する。
【００１２】電気信号が通過する複数の配線が近接する
と、配線どうし間で電界が作用し合って相互インダクタ
ンスが大きくなり、クロストークによるノイズが大きく
なる（『半導体パッケージング工学−物理概念と最適設
計への指針−』（日経ＢＰ社発行、大塚寛治・宇佐美保
著））。ここで、相互インダクタンスとは、少なくとも
１本の線に電流の流れる接近した２本の線が、磁界の影
響を受け合うことで電流の変化をきたすとき、その影響
の度合いを示すインダクタンスをいう。相互インダクタ
ンスは、一般に数式で定義されているが、その定義式か
ら、２本の線が平行であれば最大となり、垂直であれば
零となる。また、２本の線のなす角度が０〜９０度の場
合は、なす角度が大きいほど相互インダクタンスは小さ
くなる。
【００１３】また、クロストークの大きさについても、
数式が定義されており、その定義式から、相互インダク
タンスの大きさに比例するので、線どうしが平行になる
位置で最大であり、線どうしが垂直に交差する（空間で
交差し、接触するわけではない）位置で零となり、なす
角度が大きいほど小さくなる。
【００１４】したがって、線に相当する金属細線どうし
の位置とクロストーク発生のメカニズムについても同様
のことが言える。
【００１５】
【発明の実施の形態】以下、本発明の半導体装置の一実
施形態について、図面を参照しながら説明する。
【００１６】まず、第１の実施形態について説明する。
【００１７】図１は、本実施形態の半導体装置に内蔵さ
れた半導体チップとリードフレームのリード部とを示す
平面図である。
【００１８】図１に示すように、半導体チップ５に複数
のボンディング用の電極６が形成され、リードフレーム
（図示せず）の複数のリード部７が半導体チップ５の周
囲に設けられている。ここで、半導体チップ５の電極６
とリードフレームのリード部７とが金属細線８により電
気的に接続されているが、本実施形態の半導体装置の特
徴的構成は、金属細線８どうしが接触することなく交差
していることである。ここで、金属細線８どうしは、半
導体チップ５またはリード部７から同一の高さでは交差
せず、半導体チップ５の半導体素子等が形成された平面
に平行な任意の平面に投影された金属細線８の投影線ど
うしが交差するようであればよい。
【００１９】ところで、金属細線を通過する信号が、例
えば１[ＧＨｚ]以上の高周波信号になると、金属細線ど
うしで、いわゆるクロストークが発生して金属細線を通
過する信号が互いに干渉し、ノイズ発生等の不具合が生
じる。特に、金属細線どうしが平行になると、クロスト
ークの影響が大きくなる。したがって、従来のような金
属細線どうしが、ほぼ平行な状態であると高周波信号に
対応できなかった。
【００２０】本実施形態の半導体装置は、金属細線どう
しが平行でなく交差するので、金属細線を通過する信号
の相互インダクタンスは、平行である場合と比較して小
さくなり、クロストークの発生による影響を低減でき、
半導体装置内で安定した信号送受信を実現できるもので
ある。特に、半導体装置に入力される信号の周波数が１
[ＧＨｚ]以上である場合でも、本実施形態の半導体装置
は、クロストークの発生を抑制できる。
【００２１】なお、リードフレームではなく配線基板に
対して、半導体チップの電極と配線基板の電極とを金属
細線により電気的に接続する場合にも適用できる。
【００２２】次に、第２の実施形態について説明する。
【００２３】なお、以下では第１の実施形態と同一の内
容については省略し、同一の部分には同一の符号を付
す。
【００２４】図２は、本実施形態の半導体装置を示す平
面図である。
【００２５】図２に示すように、半導体チップ５の複数
のボンディング用の電極６とリードフレームの複数のリ
ード部７とが金属細線８，９，１０により接続されてい
るが、互いに干渉してクロストークが発生するような２
つの信号がそれぞれ通過する２本の金属細線８，９を選
択し、２本の金属細線８，９が交差するように半導体チ
ップ５の電極６およびリードフレームのリード部７とが
配置され、前記した理由により、クロストークが低減さ
れる。
【００２６】本実施形態では、２本の金属細線を選択し
たが、３本以上の金属細線を選択して交差させてもよ
い。
【００２７】次に、第３の実施形態について説明する。
【００２８】図３は、本実施形態の半導体装置を示す平
面図である。
【００２９】図３に示すように、金属細線８，９が互い
に直角に交差している。直角をなす部分は、金属細線
８，９が交差する部分であればよく、交差する部分以外
の金属細線８，９は曲線を描いていてもよい。金属細線
８，９が直角に交差することで、交差する金属細線８，
９を通過する信号の相互インダクタンスが零となり、電
気的な干渉現象の発生を防止することができる。
【００３０】次に、金属細線の交差する位置について具
体的に図面を用いて説明する。
【００３１】図４は、半導体チップの電極とリードフレ
ームのリード部とを電気的に接続した金属細線を示した
側面図である。
【００３２】図４に示すように、半導体チップ５の電極
６とリードフレームのリード部７とが金属細線８，９に
より電気的に接続されている。ここで、２本の金属細線
８，９を実線と点線とで区別して表示している。本実施
形態では、それぞれの金属細線８，９の最高点の位置が
異なるので、金属細線どうしの距離が非常に狭い場合に
も、金属細線どうしが接触することがなく、金属細線ど
うしの電気的ショートという不具合を防止できる。
【００３３】
【発明の効果】本発明の半導体装置は、半導体チップの
電極とリードフレームのリード部とを電気的に接続する
金属細線どうしが交差しているので、金属細線を通過す
る信号の相互インダクタンスが低下し、金属細線を通過
する信号のクロストークの影響を防止できる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す平面図
【図２】本発明の一実施形態の半導体装置を示す平面図
【図３】本発明の一実施形態の半導体装置を示す平面図
【図４】本発明の一実施形態の半導体装置を示す側面図
【図５】従来の半導体装置を示す図
【符号の説明】
１ 半導体チップ ２ 電極 ３ リード部 ４ 金属細線 ５ 半導体チップ ６ 電極 ７ リード部 ８ 金属細線 ９ 金属細線 １０ 金属細線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 克良 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 下石坂 望 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 川端 毅 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 石川 和弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 AA01 AA02 AA20

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの複数の電極とリードフレ
    ームの複数のリード部とが金属細線で各々電気的に接続
    され、前記金属細線どうしが接触することなく交差して
    いることを特徴とする半導体装置。
  2. 【請求項２】 半導体チップの複数の電極と配線基板の
    複数の配線電極とが金属細線で各々電気的に接続され、
    前記金属細線どうしが接触することなく交差しているこ
    とを特徴とする半導体装置。
  3. 【請求項３】 半導体チップに平行な面に投影された金
    属細線の投影線どうしが直角に交差することを特徴とす
    る請求項１または請求項２に記載の半導体装置。
JP2001260765A 2001-08-30 2001-08-30 半導体装置 Pending JP2003068780A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001260765A JP2003068780A (ja) 2001-08-30 2001-08-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001260765A JP2003068780A (ja) 2001-08-30 2001-08-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2003068780A true JP2003068780A (ja) 2003-03-07

Family

ID=19087924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001260765A Pending JP2003068780A (ja) 2001-08-30 2001-08-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2003068780A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043146A (ja) * 2005-07-22 2007-02-15 Marvell World Trade Ltd 高速集積回路用のパッケージング
JP2007208148A (ja) * 2006-02-03 2007-08-16 Ail Kk 半導体チップ搭載基板
JP2007525842A (ja) * 2004-02-26 2007-09-06 フリースケール セミコンダクター インコーポレイテッド 交差導電体アセンブリを備えた半導体パッケージ及びその製造方法
US7638870B2 (en) 2005-07-22 2009-12-29 Marvell International Ltd. Packaging for high speed integrated circuits
JPWO2008084841A1 (ja) * 2007-01-11 2010-05-06 日本電気株式会社 半導体装置
JP2012243959A (ja) * 2011-05-19 2012-12-10 Japan Oclaro Inc レーザアレイ
US8446735B2 (en) 2008-12-26 2013-05-21 International Business Machines Corporation Semiconductor package
JP2013243209A (ja) * 2012-05-18 2013-12-05 Kyocera Corp 半導体装置
JP2014036102A (ja) * 2012-08-08 2014-02-24 Furukawa Electric Co Ltd:The 光モジュール
JP2018093212A (ja) * 2018-01-10 2018-06-14 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP2019101346A (ja) * 2017-12-07 2019-06-24 日本オクラロ株式会社 光送信モジュール及び光モジュール

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525842A (ja) * 2004-02-26 2007-09-06 フリースケール セミコンダクター インコーポレイテッド 交差導電体アセンブリを備えた半導体パッケージ及びその製造方法
US7638870B2 (en) 2005-07-22 2009-12-29 Marvell International Ltd. Packaging for high speed integrated circuits
US7884451B2 (en) 2005-07-22 2011-02-08 Marvell World Trade Ltd. Packaging for high speed integrated circuits
JP2007043146A (ja) * 2005-07-22 2007-02-15 Marvell World Trade Ltd 高速集積回路用のパッケージング
JP2007208148A (ja) * 2006-02-03 2007-08-16 Ail Kk 半導体チップ搭載基板
JPWO2008084841A1 (ja) * 2007-01-11 2010-05-06 日本電気株式会社 半導体装置
US8446735B2 (en) 2008-12-26 2013-05-21 International Business Machines Corporation Semiconductor package
JP2012243959A (ja) * 2011-05-19 2012-12-10 Japan Oclaro Inc レーザアレイ
JP2013243209A (ja) * 2012-05-18 2013-12-05 Kyocera Corp 半導体装置
JP2014036102A (ja) * 2012-08-08 2014-02-24 Furukawa Electric Co Ltd:The 光モジュール
JP2019101346A (ja) * 2017-12-07 2019-06-24 日本オクラロ株式会社 光送信モジュール及び光モジュール
JP7051409B2 (ja) 2017-12-07 2022-04-11 日本ルメンタム株式会社 光送信モジュール及び光モジュール
JP2018093212A (ja) * 2018-01-10 2018-06-14 ラピスセミコンダクタ株式会社 半導体装置及び計測機器

Similar Documents

Publication Publication Date Title
JP5604031B2 (ja) 交差導電体アセンブリを備えた半導体パッケージ
JP3581086B2 (ja) 半導体装置
TWI236120B (en) Chip package and electrical-connection structure between chip and substrate
JP2001244293A (ja) 半導体素子及びこれを用いた半導体装置
CN110120388B (zh) 半导体封装
JPH088331B2 (ja) 半導体チップパッケージ
JP2003068780A (ja) 半導体装置
US8110929B2 (en) Semiconductor module
US20090091019A1 (en) Memory Packages Having Stair Step Interconnection Layers
JPH04137655A (ja) Ｉｃパッケージ
JP2003273273A (ja) 半導体装置
JP2022029417A (ja) トランジスタの活性領域内にｉ／ｏポートを備えるトランジスタ
US20020084107A1 (en) High frequency semiconductor chip package and substrate
US11335661B2 (en) Wire bonding structure
US8446735B2 (en) Semiconductor package
US11798895B2 (en) Quantum device including shield part and method of manufacturing the same
JP2002270722A (ja) 電気的接続構造体及び半導体チップパッケージ
US7042102B2 (en) Semiconductor device
US7948093B2 (en) Memory IC package assembly having stair step metal layer and apertures
JPH09275145A (ja) 半導体装置
JP2006501682A (ja) 導電性電子部品およびその製造方法
JP2005327903A (ja) 半導体装置
JP2001326508A (ja) １８０度分配器
KR20080086042A (ko) 커플링 노이즈가 감소된 반도체 칩 패키지
KR100363057B1 (ko) 반도체 장치