JP2013243209A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013243209A
JP2013243209A JP2012114599A JP2012114599A JP2013243209A JP 2013243209 A JP2013243209 A JP 2013243209A JP 2012114599 A JP2012114599 A JP 2012114599A JP 2012114599 A JP2012114599 A JP 2012114599A JP 2013243209 A JP2013243209 A JP 2013243209A
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding wires
bonding
insulating substrate
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012114599A
Other languages
English (en)
Inventor
Masami Yoshikawa
雅実 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012114599A priority Critical patent/JP2013243209A/ja
Publication of JP2013243209A publication Critical patent/JP2013243209A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 複数のボンディングワイヤ同士の間で電気的な短絡が生じる可能性が低減された半導体装置を提供すること。
【解決手段】 絶縁基板１と、絶縁基板１に設けられた接続パッド２と、複数の電極３ａを有しており、絶縁基板１に搭載された半導体素子３と、複数の接続パッド２と複数の電極３ａとをそれぞれに接続する複数のボンディングワイヤ４とを備えており、複数のボンディングワイヤ４は、平面視において互いに交差し合う第１のボンディングワイヤ４ａおよび第２のボンディングワイヤ４ｂを含んでおり、第１および第２のボンディングワイヤ４ａ、４ｂは、それぞれのループ形状が互いに異なっているとともに、平面視において交差し合う部分において上下に離間している半導体装置９である。第１および第２のボンディングワイヤ４ａ、４ｂは、ループ形状が互いに異なるため上下方向の離間が容易であり、電気的な短絡が抑制される。
【選択図】 図１

Description

本発明は、接続パッドが設けられた絶縁基板に半導体素子が搭載され、半導体素子の電極と接続パッドとが電気的に接続されてなる半導体装置に関するものである。
半導体集積回路素子や半導体受光素子等の半導体素子が気密封止されてなる半導体装置は、一般に、次のような形態である。すなわち、セラミック基板等の絶縁基板に半導体素子が搭載され、絶縁基板に設けられた複数の接続パッドと半導体素子の複数の電極とがそれぞれ互いに電気的に接続され、半導体素子が封止用の樹脂や蓋体（いわゆるリッド）等の封止手段で封止された形態である。絶縁基板に接続パッドが設けられたものが、半導体素子搭載用基板となっている。
接続パッドと電極との電気的な接続の手段としては、金またはアルミニウム等の金属材料からなるボンディングワイヤが多用されている。複数の接続パッドは、通常、それぞれ対応する半導体素子の電極に隣り合うような位置に設けられる。これらの、複数の電極と複数の接続パッドとが、複数のボンディングワイヤを介してそれぞれ互いに接続されている。電極および接続パッドとボンディングワイヤとの接続は、ウエッジボンド法やボールボンド法等の方法で行なわれている。
半導体素子の電極としては、信号用、接地用および電源用のものが含まれている。接続パッドと電気的に接続された半導体素子の電極は、通常、絶縁基板に設けられた接続用の導体等を介して外部の電気回路に電気的に接続される。信号用の電極は、演算や受光情報等の信号の伝送用のものであり、それぞれ対応する接続パッドに接続されている。
特開2011−82555号公報 特開2011−82586号公報
上記半導体装置においては、例えば汎用型の半導体素子搭載用基板が用いられるとき、複数の接続パッドの一部について、対応する電極と隣り合う位置に設けられない場合がある。この場合、例えば互いに隣り合う二つの電極を、互いに隣り合う二つの接続パッドにそれぞれ接続する２本のボンディングワイヤが、平面視において互いに交差し合う。そのため、２本のボンディングワイヤ間で電気的な短絡が生じる可能性があるという問題点があった。
本発明は上記従来の技術の問題点に鑑みて完成されたものであり、その目的は、複数の電極と複数の接続パッドとをそれぞれに接続する複数のボンディングワイヤ間の電気的な短絡が抑制された半導体装置を提供することにある。
本発明の一つの態様の半導体装置は、絶縁基板と、該絶縁基板に設けられた複数の接続パッドと、複数の電極を有しており、前記絶縁基板に搭載された半導体素子と、前記複数の接続パッドと前記複数の電極とをそれぞれに接続する複数のボンディングワイヤとを備える半導体装置であって、前記複数のボンディングワイヤは、平面視において互いに交差
し合う第１のボンディングワイヤおよび第２のボンディングワイヤを含んでおり、前記第１のボンディングワイヤおよび前記第２のボンディングワイヤは、それぞれのループ形状が互いに異なっているとともに、平面視において交差し合う部分において上下に離間していることを特徴とする。
本発明の一つの態様の半導体装置によれば、平面視において互いに交差し合う第１のボンディングワイヤと第２のボンディングワイヤとは、それぞれのループ形状が互いに異なっているとともに、平面視において交差し合う部分において上下に離間していることから、第１および第２のボンディングワイヤ間の電気的な短絡が抑制されている。したがって、複数のボンディングワイヤ同士の間で電気的な短絡が生じることが抑制された半導体装置を提供することができる。
（ａ）は本発明の実施形態の半導体装置を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。 図１に示す半導体装置の要部を拡大して示す側面図（透視図）である。 図１に示す半導体装置の変形例における要部を拡大して示す側面図（透視図）である。 （ａ）は図１に示す半導体装置の他の変形例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。 図４に示す半導体装置の要部を拡大して示す側面図（透視図）である。
本発明の実施形態の半導体装置を、添付の図面を参照して説明する。図１（ａ）は本発明の実施形態の半導体装置を示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線における断面図である。半導体素子の搭載部１ａを含む上面を有する絶縁基板１と、絶縁基板１に設けられた接続パッド２と、電極３ａを有しているとともに搭載部１ａに搭載された半導体素子３と、半導体素子３の電極３ａと接続パッド２とを接続するボンディングワイヤ４とによって、半導体装置９が基本的に形成されている。
絶縁基板１は四角板状であり、上面の中央部に半導体素子３を搭載するための搭載部１ａを有している。図１に示す例においては、絶縁基板１の上面に凹部（符号なし）が設けられ、この凹部の底面が半導体素子の搭載部１ａになっている。また、凹部の内側面に沿って段状の部分が設けられ、この段状の部分の上面に接続パッド２が設けられている。
半導体素子３としては、ＩＣやＬＳＩ等の半導体集積回路素子、およびＬＥＤ（発光ダイオード）やＰＤ（フォトダイオード），ＣＣＤ（電荷結合素子）等の光半導体素子、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン（いわゆるＭＥＭＳ素子）等の種々の半導体素子が挙げられる。これらの半導体素子３は、一般に四角板状であり、このような半導体素子３の搭載に適するようにするために、搭載部１ａは四角形状であり、絶縁基板１も平面視において四角形状である。なお、半導体素子３は、平面視において、図１に示すような正方形状のものに限らず、例えばラインセンサ素子のように、細長い長方形状のものであってもよい。
半導体素子３は、シリコン等の半導体基板（符号なし）に、集積回路や受光用回路等の所定の回路（図示せず）および回路と電気的に接続された複数の電極３ａが設けられて形成されている。半導体素子３は、例えば上面に、接地用、電源用および信号用の複数の電極３ａを有している。この複数の電極３ａがそれぞれ外部電気回路（図示せず）と電気的に接続される。電極３ａと外部電気回路との間で、信号の送受や、接地、電源といった電
位の供給が行なわれる。以下の説明において、信号用、接地用および電源用の電極は、特に区別することなく、単に電極３ａとして示している。
絶縁基板１は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体，ムライト質焼結体，ガラスセラミック焼結体等のセラミック焼結体によって形成されている。
絶縁基板１は、例えば酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形した複数のセラミックグリーンシートを積層した後に焼成することによって製作されている。この場合、複数のセラミックグリーンシートの一部を、打ち抜き加工等の方法で枠状に成形しておき、この枠状のセラミックグリーンシートを上層側に積層すれば、上面に凹部を有する絶縁基板１を製作することができる。
絶縁基板１に設けられた複数の接続パッド２は、半導体素子３の複数の電極３ａをそれぞれ電気的に接続させるためのものである。また、接続パッド２は、これらの電極３ａをマザーボード等の外部電気回路（図示せず）に電気的に接続させる端子（導電路の一部）である。複数の接続パッド２と半導体素子３の複数の電極３ａとの電気的な接続は、複数のボンディングワイヤ４を介して行なわれている。すなわち、それぞれのボンディングワイヤ４について、その一端部が接続パッド２に接続され、他端部が電極３ａに接続されている。
ボンディングワイヤ４は、例えば金、アルミニウムまたはこれらの金属材料を主成分とする合金材料からなる。ボンディングワイヤ４は、例えば直径が20〜30μｍ程度の金属線である。また、ボンディングワイヤ４を形成する材料としては、長期信頼性を考慮すれば金が好ましく、経済性等を考慮すればアルミニウムが好ましい。なお、接続パッド２および電極３ａとボンディングワイヤ４との接続は、ボールボンド法やウエッジボンド法によって行なわれる。
接続パッド２は、例えばタングステンやモリブデン，マンガン，銅，銀，パラジウム，金，白金等の金属材料からなる。このような金属材料は、例えばタングステンの場合であれば、タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを絶縁枠体２となるセラミックグリーンシートの上面の所定位置にスクリーン印刷法等の方法で印刷して焼成する方法で、絶縁枠体２に所定パターンで被着されている。
これらの接続パッド２は、例えば、絶縁基板１の接続パッド２が設けられた部分から下面や側面等の外表面にかけて形成された接続導体５を介して、半導体装置９の外表面に電気的に導出されている。
図１に示す例において、接続導体５は、絶縁基板１の上面から下面の外周部にかけて設けられた貫通導体（符号なし）と、絶縁基板１の下面において貫通導体の下端面に接続して設けられた配線導体（符号なし）とによって構成されている。接続導体５は、絶縁基板１の外側面に形成された側面導体（いわゆるキャスタレーション導体等）（図示せず）や、絶縁基板１の内部に設けられた内部配線導体（図示せず）等を含んでいてもよい。
絶縁基板１の搭載部１ａに半導体素子３が搭載され、半導体素子３の電極３ａが接続パッド２とボンディングワイヤ４を介して電気的に接続されて、半導体素子３が、絶縁基板１と接続パッド２とを含む、半導体素子搭載用基板（符号なし）に搭載される。半導体素子３は、例えば絶縁基板１の上面に蓋体６が接合されて凹部が塞がれることによって、凹部と蓋体６とで構成された容器内に気密封止されている。これにより、半導体素子３が気密封止されてなる半導体装置９が形成されている。なお、図１（ａ）においては、見やす
くするために蓋体６を省略している。
半導体素子３は、例えば金−錫ろう等のろう材やガラス、有機樹脂接着剤等の接合材（図示せず）を介して搭載部１ａに接合されている。
また、蓋体６は、例えば、鉄−ニッケル−コバルト合金等の鉄系合金や、銅等の金属材料または酸化アルミニウム質焼結体等のセラミック材料、ホウケイ酸系ガラス、シリカガラス等のガラス材料、アクリル樹脂等の樹脂材料等によって作製されている。蓋体６は、金−スズろう材やはんだ等のろう材、ガラスまたは樹脂接着剤等の接合手段によって、絶縁基板１に接合されている。
図１および図２に示すように、複数のボンディングワイヤ４は、平面視において互いに交差し合う第１のボンディングワイヤ４ａおよび第２のボンディングワイヤ４ｂを含んでいる。互いに隣り合う２つの電極３ａと、これらの電極３ａに対応する２つの接続パッド２とが、いわゆる千鳥状の配置になっているということもできる。そのため、これらの電極３ａと接続パッド２とを接続する第１および第２のボンディングワイヤ４ａ、４ｂが、平面視で互いに交差している。
また、第１のボンディングワイヤ４ａおよび第２のボンディングワイヤ４ｂは、それぞれのループ形状が互いに異なっている。これらの第１および第２のボンディングワイヤ４ａ、４ｂは、平面視において交差し合う部分において上下に離間している。なお、図２は、図１に示す半導体装置９の要部を拡大して示す側面図（透視図）である。図２において図１と同様の部位には同様の符号を付している。
すなわち、第１および第２のボンディングワイヤ４ａ、４ｂは、互いにループ形状が異なっていることによって、平面視に互いに交差し合う部分におけるそれぞれの高さが互いに異なるものとなっている。そのため、平面視において交差し合う部分において、容易に上下に離間できるようになっている。
なお、第１および第２のボンディングワイヤ４ａ、４ｂのループ形状が互いに同様のものであるとした場合、接続パッド２および電極３ａからの距離が同じ点において第１および第２のボンディングワイヤ４ａ、４ｂの高さ位置が同様になる可能性が高い。そのため、このような場合には、第１および第２のボンディングワイヤ４ａ、４ｂ間の電気的な短絡を有効に抑制することが難しい。これに対して、実施形態の半導体装置９においては、上記のように、平面視において交差し合う部分において互いに離間し得る。
そのため、第１および第２のボンディングワイヤ４ａ、４ｂは、互いに接し合う可能性が低減されて、電気的な短絡が抑制されている。したがって、複数のボンディングワイヤ４間の電気的な短絡が生じる可能性が低減された半導体装置９を提供することができる。
第１および第２のボンディングワイヤ４ａ、４ｂの離間距離は、例えば、第１および第２のボンディングワイヤ４ａ、４ｂが、金からなる直径が約20〜30μｍのものである場合には、約30μｍ以上であることが望ましい。
また、第１および第２のボンディングワイヤ４ａ、４ｂの離間距離が大きくなり過ぎると、ボンディングワイヤ４の接続信頼性の向上や、半導体装置９としての低背化の妨げになる可能性がある。このような点や生産性等を考慮すれば、第１および第２のボンディングワイヤ４ａ、４ｂの離間距離は、約50〜100μｍであることがより望ましい。
なお、複数のボンディングワイヤ４が、平面視において互いに交差し合う第１および第
２のボンディングワイヤ４ａ、４ｂを含むのは、例えば次のような場合である。なお、この段落における以下の説明については図示せず、各部位の符号も省略する。一般に、複数の電極を有する半導体が絶縁基板に搭載されるとき、絶縁基板における各電極と対応する位置（複数の電極とそれぞれに隣り合う位置等）に接続パッドが設けられる。そのため、複数の接続パッドと複数の電極とをそれぞれに接続する複数のボンディングワイヤは、平面視において互いに重ならない。しかし、例えば、互いに電極の配置が異なる複数の半導体素子が、接続パッドの位置が同じである一つのタイプの半導体素子搭載用基板（例えば上記のように、絶縁基板１および接続パッド２を有するもの）に搭載できれば、複数のタイプの半導体素子搭載用基板を準備する必要がない。そのため、半導体装置としての生産性および経済性等の点で有利になる。
例えば以上のような場合に、複数のボンディングワイヤ４が、平面視において互いに交差し合う第１および第２のボンディングワイヤ４ａ、４ｂを含む。
第１および第２のボンディングワイヤ４ａ、４ｂのループ形状を互いに異ならせるには、例えば後述するように、接続パッド２および電極３ａに対するボンディングの順序を互いに異ならせればよい。
また、まず第１のボンディングワイヤ４ａまたは第２のボンディングワイヤ４ｂを接続パッド２および電極３ａに接続した後、その接続した第１のボンディングワイヤ４ａまたは第２のボンディングワイヤ４ｂを下方向に押さえて、長さ方向の中央部分が下方向に湾曲した形状等に変形させるようにしてもよい。
また、上記実施形態の半導体装置９において、第１のボンディングワイヤ４ａは最高位置が電極３ａに近いループ形状であり、第２のボンディングワイヤ４ｂは最高位置が接続パッド２に近いループ形状であってもよい。
最高位置が電極３ａに近いループ形状は、例えばファーストボンドが電極３ａに対して行なわれ、セカンドボンドが接続パッド２に対して行なわれた、正ボンディングによるループ形状である。
また、最高位置が接続パッド２に近いループ形状は、例えばファーストボンドが接続パッド２に対して行なわれ、セカンドボンドが電極３ａに対して行なわれた、逆ボンディングによるループ形状である。
ボンディングワイヤ４（４ａ、４ｂ）の接続パッド２および電極３ａに対する接続は、前述したようにウエッジボンド法やボールボンド法によって行なわれている。これらのボンディング用の装置にセットされたボンディングワイヤ４が、装置のキャピラリ（ボンドツール）を介して順次引き出されて、超音波や熱、圧力等のエネルギーにより所定部位（接続パッド２または電極３ａ）にそれぞれ接続（接合）される。
この場合、最初にボンディング（ファーストボンド）された部位（例えば電極３ａ）から一旦上方向にボンディングワイヤ（接続時の状態は図示せず）が引き出された後、次にボンディング（セカンドボンド）される部位（例えば接続パッド２）に向かってボンディングワイヤが引き出される。そのため、最初にボンディングを行った部位に近い部分において、ボンディングワイヤ４のループが最高位置になっている。
図３は、図１および図２に示す半導体装置９の変形例における要部を拡大して示す側面図（透視図）である。図３において図１および図２と同様の部位には同様の符号を付している。
変形例の半導体装置９において、第２のボンディングワイヤ４ｂのうち電極３ａに接続されている部分は、金属層７を介して電極３ａに接続されている。変形例の半導体装置９は、金属層７を有すること以外は上記実施形態の半導体装置９と同様である。実施形態の半導体装置９と同様の点についての説明は省略する。
上記のように、第２のボンディングワイヤ４ｂは最高位置が接続パッド２に近いループ形状であるとき、第２のボンディングワイヤ４ｂは、金属層７を介して電極３ａに接合されていてもよい。つまり、逆ボンディングされた第２のボンディングワイヤ４ｂについて、その第２のボンディングワイヤ４ｂと電極３ａとの間に金属層７が介在していてもよい。
この場合には、ボンディングワイヤ４（４ｂ）が電極３ａに超音波や熱等のエネルギーで接合されるときに、そのエネルギーによって半導体素子３（半導体基板）にクラック等の機械的な破壊が生じるようなことが、より効果的に抑制され得る。金属層７によって、このような超音波や熱等のエネルギーが吸収されるため、上記効果が得られる。
金属層７を形成する金属材料としては、上記のように超音波や熱等のエネルギーを吸収しやすい材料であることが好ましい。具体的には、金属層７は、ボンディングワイヤ４ｂのボンディング性および耐食性等を考慮すれば、金が好ましい。
金属層７の厚みは、例えば、金属層７が金（金含有率が99.99質量％以上であるもの等
）からなる場合であれば、約10〜30μｍに設定すればよい。
また、金属層７は、第２のボンディングワイヤ４ｂの電極３ａとの接続（接合）部分の全域において、第２のボンディングワイヤ４ｂと電極３ａとの間に介在していることが好ましい。これにより、より効果的に半導体素子３の機械的な破壊が抑制され得る。
なお、ボンディングワイヤ４（例えば第２のボンディングワイヤ４ｂ）が逆ボンディングされたときに半導体素子３において機械的な破壊が発生するのは、第２のボンディングワイヤ４ｂが電極３ａに接続（セカンドボンド）されるときときに、ボンドツールが直接電極３ａに押し付けられることによる。ツールが電極３ａに直接あたることで、半導体素子３に上記機械的な破壊が生じる。なお、ファーストボンド時には、ボンディングワイヤ４（４ａ、４ｂ）の先端部分にはボール（ボンディングワイヤ４の溶融した先端部分）が存在するため、ボンディングツールが電極３ａに直接あたる可能性は低い。そのため、ボンディングワイヤ４（４ａ）が電極３ａにファーストボンドされるときには、半導体素子３における機械的な破壊が発生しにくい。また、酸化アルミニウム質焼結体等からなる絶縁基板１は、半導体素子３に比べて機械的な強度が大きいため、機械的な破壊は発生しにくい。
平面視において第１および第２のボンディングワイヤ４ａ、４ｂが互いに交差し合う角度は、それぞれのボンディングワイヤ４ａ、４ｂが接続される接続パッド２と電極３ａとの位置関係に応じて、適宜定まる。ただし、接続パッド２および電極３ａの少なくとも一方について、その位置の調整が可能であれば、第１および第２のボンディングワイヤ４ａ、４ｂが平面視において直交するように、接続パッド２と電極３ａとの位置関係を調整するようにしてもよい。平面視において第１および第２のボンディングワイヤ４ａ、４ｂが互いに交差し合う角度が直角に近いほど、両者が互いに接し合う可能性がある範囲が小さくなる。そのため、第１および第２のボンディングワイヤ４ａ、４ｂ間の電気的な短絡が、より有効に抑制され得る。
なお、第１および第２のボンディングワイヤ４ａ、４ｂの配置位置等の形態は、図１および図２に示すような形態に限らず、実際の半導体装置（図示せず）における電極３ａおよび接続パッド２の位置および形状等の条件に応じて、適宜設定されていてもよい。つまり、平面視において互いに交差し合う２本のボンディングワイヤ４が、その交差し合う部分において上下に離間するように、それぞれのループ形状が異なっていればよい。
また、接続パッド２および電極３ａは、例えば図４および図５に示すように、それぞれの高さ位置が互いに異なっていてもよい。図４（ａ）は、図１に示す半導体装置９の他の変形例を示す平面図であり、図３（ｂ）は、図３（ａ）のＡ−Ａ線における断面図である。図４および図５において図１および図２と同様の部位には同様の符号を付している。
図４および図５に示す例において、絶縁基板１は平板状であり、その上面の中央部分が半導体素子の搭載部１ａとされている。絶縁基板１の形状以外は上記実施形態の半導体装置９と同様であるため、説明を省略する。
この場合には、絶縁基板１の構造が単純であるため、絶縁基板１の製作が容易であり、生産性や経済性等において有利である。なお、半導体素子３の気密封止は、例えば、下面の外周部に枠状の凸部を有する蓋体（図示せず）を絶縁基板１の上面に接合して、搭載部１ａを封止することにより行なわれる。
実施例の半導体装置および比較例の半導体装置を作製して、複数のボンディングワイヤ間の電気的な絶縁性を比較した。
実施例の半導体装置および比較例の半導体装置ともに、絶縁基板は以下の条件で作製した。すなわち、酸化アルミニウムを主成分とし、酸化ケイ素、酸化マグネシウム、酸化ケイ素を含む複数のセラミックグリーンシートを積層した後に焼成して作製した。作製した絶縁基板は、酸化アルミニウム質焼結体からなる、１辺の長さが12ｍｍであり、厚さが500μｍである四角板状のものであった。
実施例および比較例の半導体装置について、絶縁基板の上面に、辺の長さが0.3×0.3ｍｍの四角形状のパターンで接続パッドを設けた。接続パッドは、タングステンの金属ペーストを用いて、絶縁基板（セラミックグリーンシートの積層体）との同時焼成によって設けた。実施例の半導体装置および比較例の半導体装置のいずれにおいても、上記の条件で複数の接続パッドを設けた。また、半導体素子は、シリコン基板の上面の外周部に複数（12個）の電極を有するものとした。
接続パッドと電極とを電気的に接続するためのボンディングワイヤは、金からなる、直径が15μｍのものとした。ボンディングワイヤは、ボールボンド法によって接続パッドおよび電極に接続した。
実施例および比較例の半導体装置において、複数のボンディングワイヤのうち互いに隣り合う２本のボンディングワイヤについて、平面視において互いに交差し合うものとした。つまり、互いに隣り合う２つの電極と、これらの電極に対応する２つの接続パッドとが千鳥状に配置されたものとした。
実施例の半導体装置については、平面視において交差し合う２本のボンディングワイヤを、正ボンディングされたものと逆ボンディングされたものとして互いにループ形状を異ならせた。比較例の半導体装置については、平面視において交差し合う２本のボンディングワイヤをいずれも正ボンディングされたものとした。
実施例および比較例の半導体装置について、半導体装置を作製した直後と、加速試験としての温度サイクル試験（−40〜125℃、500サイクル）後とにおいて、平面視で交差し合う２本のボンディングワイヤ間の電気絶縁性を確認した。電気絶縁性は、互いに隣り合う２つの接続パッド間の電気抵抗をテスターで測定することにより確認した。なお、試験個数は、実施例の半導体装置および比較例の半導体装置のいずれについても100個とした。
その結果、実施例の半導体装置においては、半導体装置を作製した直後、および温度サイクル試験後のいずれにおいても、平面視で交差し合う２本のボンディングワイヤ間の電気絶縁性は良好に確保されていた。
これに対して、比較例の半導体装置においては、半導体装置を作製した直後および加速試験後のいずれにおいても、平面視で交差し合う２本のボンディングワイヤ間の電気的な短絡が、約３％発生していた。
以上の結果より、実施例の半導体装置における、複数のボンディングワイヤ間の電気的な短絡が抑制される効果を確認することができた。
１・・・絶縁基板
１ａ・・搭載部
２・・・接続パッド
３・・・半導体素子
３ａ・・電極
４・・・ボンディングワイヤ
４ａ・・第１のボンディングワイヤ
４ｂ・・第２のボンディングワイヤ
５・・・接続導体
６・・・蓋体
７・・・金属層
９・・・半導体装置

Claims (3)

  1. 絶縁基板と、
    該絶縁基板に設けられた複数の接続パッドと、
    複数の電極を有しており、前記絶縁基板に搭載された半導体素子と、
    前記複数の接続パッドと前記複数の電極とをそれぞれに接続する複数のボンディングワイヤとを備える半導体装置であって、
    前記複数のボンディングワイヤは、平面視において互いに交差し合う第１のボンディングワイヤおよび第２のボンディングワイヤを含んでおり、
    前記第１のボンディングワイヤおよび前記第２のボンディングワイヤは、それぞれのループ形状が互いに異なっているとともに、平面視において交差し合う部分において上下に離間していることを特徴とする半導体装置。
  2. 前記第１のボンディングワイヤは最高位置が前記電極に近いループ形状であり、前記第２のボンディングワイヤは最高位置が前記接続パッドに近いループ形状であることを特徴とする請求項１記載の半導体装置。
  3. 前記第２のボンディングワイヤは、金属層を介して前記電極に接続されていることを特徴とする請求項２記載の半導体装置。
JP2012114599A 2012-05-18 2012-05-18 半導体装置 Pending JP2013243209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012114599A JP2013243209A (ja) 2012-05-18 2012-05-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012114599A JP2013243209A (ja) 2012-05-18 2012-05-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2013243209A true JP2013243209A (ja) 2013-12-05

Family

ID=49843832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012114599A Pending JP2013243209A (ja) 2012-05-18 2012-05-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2013243209A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058441A (ja) * 2014-09-05 2016-04-21 国立大学法人横浜国立大学 超伝導集積回路装置
US11335661B2 (en) * 2018-03-22 2022-05-17 Nippon Telegraph And Telephone Corporation Wire bonding structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068780A (ja) * 2001-08-30 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置
JP2008034567A (ja) * 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068780A (ja) * 2001-08-30 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置
JP2008034567A (ja) * 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058441A (ja) * 2014-09-05 2016-04-21 国立大学法人横浜国立大学 超伝導集積回路装置
US11335661B2 (en) * 2018-03-22 2022-05-17 Nippon Telegraph And Telephone Corporation Wire bonding structure

Similar Documents

Publication Publication Date Title
JP4675973B2 (ja) 微小電子機械装置およびその製造方法ならびに配線基板
WO2006114986A1 (ja) 電子部品搭載用基板及びそれを用いた電子装置
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
US10720394B2 (en) Electronic component mounting board and electronic device
JP2013243209A (ja) 半導体装置
CN109075133A (zh) 电子部件搭载用基板、电子装置以及电子模块
CN111447740A (zh) 封装
JP5409236B2 (ja) 配線基板
JP2006332599A (ja) 電子装置
JP2013225574A (ja) 半導体装置
JP6622583B2 (ja) 配線基板および電子装置
JP6959785B2 (ja) 回路基板、電子部品および電子モジュール
JP4628083B2 (ja) 圧力検出装置用パッケージ、圧力検出装置、感圧素子および圧力検出装置用パッケージの製造方法
CN107431047B (zh) 布线基板、电子装置以及电子模块
JP2001102502A (ja) イメージセンサ素子収納用パッケージ
WO2012124539A1 (ja) 電子部品およびその製造方法
JP2017212256A (ja) 電子装置用パッケージおよび電子装置
JP2013012720A (ja) 電子装置
JP2010056506A (ja) 電子装置の実装構造
JP2012009687A (ja) 赤外線センサ素子用パッケージおよび赤外線センサ
JP2017212327A (ja) 配線基板および電子装置
JP2005317597A (ja) 配線基板
JP4172790B2 (ja) 配線基板
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP3847220B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160920