JP2013225574A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013225574A
JP2013225574A JP2012096664A JP2012096664A JP2013225574A JP 2013225574 A JP2013225574 A JP 2013225574A JP 2012096664 A JP2012096664 A JP 2012096664A JP 2012096664 A JP2012096664 A JP 2012096664A JP 2013225574 A JP2013225574 A JP 2013225574A
Authority
JP
Japan
Prior art keywords
connection pad
semiconductor device
bonding wires
metal layer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012096664A
Other languages
English (en)
Inventor
Masami Yoshikawa
雅実 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012096664A priority Critical patent/JP2013225574A/ja
Publication of JP2013225574A publication Critical patent/JP2013225574A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49427—Wedge bonds outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 一つの接続パッドに複数のボンディングワイヤが接続された半導体装置であって、この接続部分の信頼性が高く、かつ小型化が容易な半導体装置を提供すること。
【解決手段】 絶縁基板１と、絶縁基板１に設けられた少なくとも一つの接続パッド２と、複数の電極３ａを有しており、絶縁基板１に搭載された半導体素子３と、それぞれに一端部および他端部を有しており、それぞれの一端部が一つの接続パッド２に重ねられて接続され、それぞれの他端部が複数の電極３ａに接続された複数のボンディングワイヤ４（４ａ）と、金または銅からなり、複数のボンディングワイヤ４の一端部同士の間に介在している金属層７とを備える半導体装置９である。複数のボンディングワイヤ４を接続する面積を小さく抑えることができ、金属層７によって下側のボンディングワイヤ４の接続部分の接続強度を確保できる。
【選択図】 図１

Description

本発明は、接続パッドが設けられた絶縁基板に半導体素子が搭載され、半導体素子の電極と接続パッドとが電気的に接続されてなる半導体装置に関するものである。
半導体集積回路素子や半導体受光素子等の半導体素子が気密封止されてなる半導体装置は、一般に、次のような形態である。すなわち、セラミック基板等の絶縁基板に半導体素子が搭載され、セラミック基板に設けられた接続パッドと半導体素子の電極とが電気的に接続され、半導体素子が封止用の樹脂や蓋体（いわゆるリッド）等の封止手段で封止された形態である。
接続パッドと電極との電気的な接続の手段としては、金またはアルミニウム等の金属材料からなるボンディングワイヤが多用されている。接続パッドおよび電極に対するボンディングワイヤの接続は、ボールボンド法やウエッジボンド法等の方法によって行なわれている。これらの方法を用い、超音波や熱、圧力等のエネルギーでボンディングワイヤの先端部分が接続パッドおよび電極にそれぞれ接続されている。
半導体素子の電極としては、信号用、接地用および電源用のものが含まれている。接続パッドと電気的に接続された半導体素子の電極は、通常、絶縁基板に設けられた接続用の導体等を介して外部の電気回路に電気的に接続される。信号用の電極は、演算や受光情報等の信号の伝送用であり、接地用および電源用の電極は、半導体素子に対する接地および電源の電位の供給用である。
特開2008−4650号公報 特開2004−71997号公報
上記半導体装置においては、電気抵抗の低減等のために、一つの接続パッドに複数のボンディングワイヤが接続される場合がある。この場合、接続パッドの同じ位置に、互いに上下に重ねて複数のボンディワイヤを接続すると、次のような不具合が生じる可能性がある。すなわち、下側のボンディングワイヤと接続パッドとの接続部分に、さらに熱や超音波等のエネルギーが加わるため、接続強度が低下する可能性がある。そのため、このような接続パッドにおいては、複数のボンディングワイヤを互いにずらして接続するための大きさ（平面視における面積）が確保される。しかしながら、この場合、接続パッドの小型化が妨げられ、配線基板としての小型化が難しい可能性があるという問題点があった。
本発明は上記従来の技術の問題点に鑑みて完成されたものであり、その目的は、一つの接続パッドに複数のボンディングワイヤが接続された半導体装置であって、この接続部分の信頼性が高く、かつ小型化において有利な半導体装置を提供することにある。
本発明の一つの態様の半導体装置は、絶縁基板と、該絶縁基板に設けられた少なくとも一つの接続パッドと、複数の電極を有しており、前記絶縁基板に搭載された半導体素子と、それぞれに一端部および他端部を有しており、それぞれの前記一端部が一つの前記接続
パッドに重ねられて接続され、それぞれの前記他端部が前記複数の電極に接続された複数のボンディングワイヤと、金または銅からなり、前記複数のボンディングワイヤの前記一端部同士の間に介在している金属層とを備えることを特徴とする。
本発明の一つの態様の半導体装置によれば、一つの接続パッドに複数のボンディングワイヤの一端部が互いに重ねられて接続されていることから、このような接続パッドにおいて平面視における接続パッドの面積を小さく抑える上で有利である。また、複数のボンディングワイヤの一端部同士の間に金属層が介在していることから、上側のボンディングワイヤを接続するときの熱、超音波および圧力等のエネルギーの一部が金属層で吸収される。
そのため、下側のボンディングワイヤの接続パッド等に対する接続強度の低下を抑制することができる。したがって、一つの接続パッドに対する複数のボンディングワイヤの接続部分の信頼性が高く、かつ小型化において有利な半導体装置を提供することができる。
（ａ）は本発明の実施形態の半導体装置を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。 図１に示す半導体装置の要部を拡大して示す断面図である。 図１に示す半導体装置の要部を拡大して示す平面図である。
本発明の実施形態の半導体装置を添付の図面を参照して説明する。図１（ａ）は本発明の実施形態の半導体装置を示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線における断面図である。半導体素子の搭載部１ａを含む上面を有する絶縁基板１と、絶縁基板１に設けられた接続パッド２と、搭載部１ａに搭載された半導体素子３と、半導体素子３の電極３ａと接続パッド２とを接続するボンディングワイヤ４とによって、半導体装置９が基本的に形成されている。
絶縁基板１は四角板状であり、上面の中央部に半導体素子３を搭載するための搭載部１ａを有している。この実施の形態においては、絶縁基板１の上面に凹部（符号なし）が設けられ、この凹部の底面が半導体素子の搭載部１ａになっている。また、凹部の内側面に沿って段状の部分が設けられ、この段状の部分の上面に接続パッド２が設けられている。
半導体素子３としては、ＩＣやＬＳＩ等の半導体集積回路素子、およびＬＥＤ（発光ダイオード）やＰＤ（フォトダイオード），ＣＣＤ（電荷結合素子）等の光半導体素子、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン（いわゆるＭＥＭＳ素子）等の種々の半導体素子が挙げられる。これらの半導体素子３は、一般に四角板状であり、このような半導体素子３の搭載に適するようにするために、搭載部１ａは四角形状であり、絶縁基板１も平面視において四角形状である。
半導体素子３は、シリコン等の半導体基板（符号なし）に、集積回路や受光用回路等の所定の回路（図示せず）および回路と電気的に接続された電極３ａが設けられて形成されている。半導体素子３は、例えば上面に、接地用、電源用および信号用の複数の電極３ａを有している。この複数の電極３ａがそれぞれ外部電気回路（図示せず）と電気的に接続される。電極３ａと外部電気回路との間で、信号の送受や、接地、電源といった電位の供給が行なわれる。以下の説明において、信号用、接地用および電源用の電極は、特に区別することなく、単に電極３ａとして示している。
絶縁基板１は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体，ムライト質焼結体，ガラスセラミック焼結体等のセラミック焼結体によって形成されている。
絶縁基板１は、例えば酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形した複数のセラミックグリーンシートを積層した後に焼成することによって製作されている。この場合、複数のセラミックグリーンシートの一部を、打ち抜き加工等の方法で枠状に成形しておき、この枠状のセラミックグリーンシートを上層側に積層すれば、上面に凹部を有する絶縁基板１を製作することができる。
絶縁基板１に設けられた接続パッド２は、半導体素子３の電極３ａを電気的に接続させるためのものであり、この電極３ａをマザーボード等の外部電気回路（図示せず）に電気的に接続させる端子（導電路の一部）である。接続パッド２と半導体素子３の電極３ａとの電気的な接続は、ボンディングワイヤ４を介して行なわれている。すなわち、ボンディングワイヤ４の一端部が接続パッド２に接続され、そのボンディングワイヤ４の他端部が電極３ａに接続されている。
ボンディングワイヤ４は、例えば金、アルミニウムまたはこれらの金属材料を主成分とする合金材料からなる。後述するように、複数のボンディングワイヤ４が金属層７を介して重ねられて接続されるため、ボンディングワイヤ４は、直径20〜30μｍ程度であるものが好ましい。また、ボンディングワイヤ４を形成する材料としては金が好ましい。
接続パッド２および電極３ａとボンディングワイヤ４との接続は、ボールボンド法やウエッジボンド法によって行なわれる。このボンディングワイヤ４の接続時に、熱および超音波等のエネルギーが、ボンディングワイヤ４の接続部分に加えられる。このエネルギーによって、ボンディングワイヤ４の一端部が、接続パッド２または電極３ａに接続されている。
接続パッド２は、例えばタングステンやモリブデン，マンガン，銅，銀，パラジウム，金，白金等の金属材料からなる。このような金属材料は、例えばタングステンの場合であれば、タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを絶縁枠体２となるセラミックグリーンシートの上面の所定位置にスクリーン印刷法等の方法で印刷して焼成する方法で、絶縁枠体２に所定パターンで被着されている。
これらの接続パッド２は、例えば、絶縁基板１の接続パッド２が設けられた部分から下面や側面等の外表面にかけて形成された接続導体５を介して、半導体装置９の外表面に電気的に導出されている。
図１に示す例において、接続導体５は、絶縁基板１の上面から下面の外周部にかけて設けられた貫通導体（符号なし）と、絶縁基板１の下面において貫通導体の下端面に接続して設けられた配線導体（符号なし）とによって構成されている。接続導体５は、絶縁基板１の外側面に形成された側面導体（いわゆるキャスタレーション導体等）（図示せず）や、絶縁基板１の内部に設けられた内部配線導体（図示せず）等を含んでいてもよい。
絶縁基板１の搭載部１ａに半導体素子３を搭載して、半導体素子３の電極３ａを接続パッド２にボンディングワイヤ４を介して電気的に接続すれば、半導体素子３が、絶縁基板１と接続パッド２とを含むセラミックパッケージ（符号なし）に搭載される。半導体素子３は、例えば絶縁基板１の上面に蓋体６が接合されて凹部が塞がれることによって、凹部と蓋体６とで構成された容器内に気密封止されている。これにより、半導体素子３が気密封止されてなる半導体装置９が形成されている。なお、図１（ａ）においては、見やすく
するために蓋体６を省略している。
なお、半導体素子３は、例えば金−錫ろう等のろう材やガラス、有機樹脂接着剤等の接合材（図示せず）を介して搭載部１ａに接合されている。
また、蓋体６は、例えば、鉄−ニッケル−コバルト合金等の鉄系合金や、銅等の金属材料または酸化アルミニウム質焼結体等のセラミック材料、ホウケイ酸系ガラス、シリカガラス等のガラス材料、アクリル樹脂等の樹脂材料等によって作製されている。蓋体６は、金−スズろう材やはんだ等のろう材、ガラスまたは樹脂接着剤等の接合手段によって、絶縁基板１に接合されている。
この半導体装置９において、図２および図３に示すように、半導体素子３の複数の電極３ａに対応して、複数のボンディングワイヤ４がそれぞれ電極３ａに接続されている。また、接続パッド２の少なくとも一つには、複数のボンディングワイヤ４がまとめて接続されている。
言い換えれば、半導体装置９における複数のボンディングワイヤ４は、それぞれの一端部が一つの接続パッド２に互いに重ねられて接続され、それぞれの他端部が複数の電極３ａに接続された複数のボンディングワイヤ４ａを含んでいる。なお、図２は、図１に示す半導体装置９の要部を拡大して示す断面図である。また、図３は、図１に示す半導体装置９の要部を拡大して示す平面図である。図２および図３において図１と同様の部位には同様の符号を付している。以下の説明において、煩雑になるのを避けるため、上記複数のボンディングワイヤ４ａ（４）を、単に複数のボンディングワイヤ４ａ、またはボンディングワイヤ４という。
一つの接続パッド２に接続された複数のボンディングワイヤ４ａの一端部同士の間には、金または銅からなる金属層７が介在している。金属層７は、下側のボンディングワイヤ４の上に他のボンディングワイヤ４が接続されるときに加わる、超音波や熱、圧力等のエネルギーを吸収して緩和するためのものである。
このような半導体装置９によれば、一つの接続パッド２に、複数のボンディングワイヤ４ａの一端部が互いに重ねられて接続されていることから、このような接続パッド２において平面視における接続パッド２の面積を小さく抑えることが容易である。つまり、平面透視において、一つの接続パッド２の同様の位置に複数のボンディングワイヤ４ａが接続されている。そのため、例えば、複数のボンディングワイヤ４ａを、一つの接続パッド２の異なる位置にずらして（それぞれのボンディングワイヤ４の一端部を接続パッド２に直接に）接続する場合に比べて、接続パッド２の面積を小さく抑えることができる。
また、複数のボンディングワイヤ４ａの一端部同士の間に金属層７が介在していることから、上側のボンディングワイヤ４を接続するときの熱や超音波、圧力のエネルギーの一部が金属層７で吸収される。そのため、下側のボンディングワイヤ４の接続パッド２等に対する接続強度の低下を抑制することができる。したがって、一つの接続パッド２に対する複数のボンディングワイヤ４ａの接続部分の信頼性が高く、かつ小型化が容易な半導体装置９を提供することができる。
図２および図３に示す例では、一つの接続パッド２に２本のボンディングワイヤ４ａ（４）が接続されているが、３本以上のボンディングワイヤ（図示せず）が互いに重ねられて接続されていてもよい。この場合には、一つの接続パッド２において複数の金属層（図示せず）が設けられることになり、それぞれの金属層が３本以上のボンディングワイヤの間に介在する。これらの複数の金属層は、互いに同じ形状および寸法（平面視における外
形の寸法および厚み）であってもよく、互いに異なる形状および寸法であってもよい。
金属層７は、例えば以下のようにして形成されている。すなわち、例えば接続パッド２に第１のボンディングワイヤ４の一端部を接続した後、そのボンディングワイヤ４の一端部上に、ワイヤーボンダーによるボールボンディングにより金または銅からなるバンプ（図示せず）を形成する。その後、そのバンプ上に第２のボンディングワイヤ４の一端部を接続する。第２のボンディングワイヤ４の接続の際に加わる超音波および熱等のエネルギーによってバンプが層状に変形して金属層７になる。
なお、複数のボンディングワイヤ４の一端部同士の間に介在する金属層７が金または銅からなるものとされているのは、次のような理由による。すなわち、金および銅は、金またはアルミニウム等からなるボンディングワイヤ４との接続が容易かつ強固である。また、金属層７を形成している金の弾性率が比較的低く変形しやすいため、超音波等のエネルギーを吸収しやすい。また、電気抵抗（抵抗率）が比較的小さいため、複数のボンディングワイヤ４ａと接続パッド２との間の電気抵抗（導通抵抗）を低く抑える上で有利である。したがって、複数のボンディングワイヤ４ａの一端部同士の間に介在されるものとして金属層７が用いられている。
このような金属層７は、半導体装置９としての長期信頼性を重視すれば、金からなるものであることが好ましい。金属層７が金からなる場合には、金属層７が銅からなる場合に比べて、ボンディングワイヤ４との接続がより容易かつ強固である。また、金属層７としての耐食性も高い。つまり、半導体装置９としての長期信頼性を高くする上でより有利である。金属層７を形成する金は、例えば純度が99.99質量％以上の、いわゆる純金である
。なお、金属層７が銅からなる場合には、経済性等の点でより有利である。
金属層７は、ボンディングワイヤ４の接続時の熱および超音波等のエネルギーの吸収効果を高める上では、厚いほどよい。しかし、金属層７が厚くなり過ぎると、金属層７の形状の厚み等が一定でなくなる可能性があるため、金属層７（実際には上記金バンプ等）に接続されるボンディングワイヤ４の接続が不安定になりやすい。また、高価な金が無駄に使用される可能性があるため、経済的には不適当である。したがって、金属層７は、上記のような条件および生産性ならびに経済性等を考慮すれば、５〜20μｍ程度の範囲であることが好ましい。
また、金属層７は、平面視（平面透視）において、例えば円形状または楕円形状、角部分が円弧状に成形された四角形状等の形状である。この場合、金属層７は、平面視において、最も下側のボンディングワイヤ４の接続パッド２と直接に接続された部分よりも外側にはみ出るぐらいに大きなものであることが好ましい。この場合には、次のボンディングワイヤ４の接続がより容易になる。
なお、一つの接続パッド２と複数の電極３ａとが複数のボンディングワイヤ４ａを介して電気的に接続されるのは、例えば、複数の電極３ａがいずれも接地用の電極３ａである場合、またはいずれも電源用の電極３ａである場合である。複数の電極３ａが接続パッド２と電気的に接続されて、半導体素子３における接地および電源それぞれの電位がより安定なものになる。この場合、複数の電極３ａと接続される複数のボンディングワイヤ４ａが一つの接続パッド２にまとめて接続されれば、絶縁基板１において接続パッド２が設けられるスペースが小さく抑えられ得るため、絶縁基板１、つまりは半導体装置９の小型化の上で有利である。これに対して、上記のように、実施形態の半導体装置９においては複数のボンディングワイヤ４ａが一つの接続パッド２に、互いに重ねられて接続されているため、絶縁基板１および半導体装置９の小型化が容易である。また、半導体素子３における接地および電源の電位は、従来の半導体装置（図示せず）と同様に安定したものになっ
ている。
実施例の半導体装置および比較例の半導体装置を作製して、ボンディングワイヤの接続パッドに対する接続信頼性を比較した。
実施例の半導体装置および比較例の半導体装置ともに、絶縁基板は以下の条件で作製した。すなわち、酸化アルミニウムを主成分とし、酸化ケイ素、酸化マグネシウム、酸化ケイ素を含む複数のセラミックグリーンシートを積層した後に焼成して作製した。作製した絶縁基板は、酸化アルミニウム質焼結体からなる、１辺の長さが12ｍｍであり、厚さが500μｍである四角板状のものであった。
実施例および比較例の半導体装置について、絶縁基板の上面に、辺の長さが0.3×0.3ｍｍの四角形状のパターンで接続パッドを設けた。接続パッドは、タングステンの金属ペーストを用いて、絶縁基板（セラミックグリーンシートの積層体）との同時焼成によって設けた。実施例の半導体装置および比較例の半導体装置のいずれにおいても、上記の条件で複数の接続パッドを設けた。
半導体素子は、シリコン基板の上面の外周部に複数（12個）の電極を有するものとした。
接続パッドと電極とを電気的に接続するためのボンディングワイヤは、金からなる、直径が15μｍのものとした。ボンディングワイヤは、ボールボンド法によって接続パッドおよび電極に接続した。
実施例および比較例の半導体装置において、複数の電極のうち８個の電極については、２個の電極が一つの接続パッドにボンディングワイヤを介して接続されたものとした。つまり、４個の接続パッドにおいて、２本のボンディングワイヤが接続されたものとした。接続パッドに接続されたボンディングワイヤの一端部は、上下に重ねられたものとした。
実施例の半導体装置においては、一つの接続パッドに接続した２本のボンディングワイヤの一端部同士の間に金属層を介在させた。金属層は、金を約95質量％含有し、銅が添加された合金材料で形成した。金属層の厚みは約15μｍとした。また、比較例の半導体装置においては、一つの接続パッドに接続した２本のボンディングワイヤの間に金属層を設けなかった。つまり、比較例の半導体装置においては、２本のボンディングワイヤの一端部同士を直接に接続した。
実施例および比較例の半導体装置について、半導体装置を作製した直後と、温度サイクル試験（−40℃〜125℃、500サイクル）の後とにおいて、接続パッドと電極との間の電気的な接続を、テスターで導通抵抗を測定することにより確認した。なお、試験個数は、実施例の半導体装置および比較例の半導体装置のいずれについても100個とした。
その結果、実施例の半導体装置においては、半導体装置を作製した直後、および温度サイクル試験後のいずれにおいても、抵抗値は変化が無く、接続パッドと電極との電気的な接続は良好に確保されていた。
これに対して、比較例の半導体装置においては、温度サイクル試験後、５％の接続パッドにおいて、接続パッドと電極との間で３％程度の導通抵抗の増加が見られた。導通抵抗の増加が見られた試料を目視（倍率40倍）で確認したところ、接続パッド上に重ねられて接続された複数のボンディングワイヤの一端部において、接続部分の亀裂または破断等の
機械的な破壊が発生していた。
以上の結果より、実施例の半導体装置における、接続パッドと電極との電気的な接続の信頼性を高くする効果を確認することができた。
１・・・絶縁基板
１ａ・・搭載部
２・・・接続パッド
３・・・半導体素子
３ａ・・電極
４・・・ボンディングワイヤ
５・・・接続導体
６・・・蓋体
７・・・金属層
９・・・半導体装置

Claims (2)

  1. 絶縁基板と、
    該絶縁基板に設けられた少なくとも一つの接続パッドと、
    複数の電極を有しており、前記絶縁基板に搭載された半導体素子と、
    それぞれに一端部および他端部を有しており、それぞれの前記一端部が一つの前記接続パッドに重ねられて接続され、それぞれの前記他端部が前記複数の電極に接続された複数のボンディングワイヤと、
    金または銅からなり、前記複数のボンディングワイヤの前記一端部同士の間に介在している金属層とを備えることを特徴とする半導体装置。
  2. 前記金属層が金からなることを特徴とする請求項１記載の半導体装置。
JP2012096664A 2012-04-20 2012-04-20 半導体装置 Pending JP2013225574A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012096664A JP2013225574A (ja) 2012-04-20 2012-04-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012096664A JP2013225574A (ja) 2012-04-20 2012-04-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2013225574A true JP2013225574A (ja) 2013-10-31

Family

ID=49595448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012096664A Pending JP2013225574A (ja) 2012-04-20 2012-04-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2013225574A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11137415B2 (en) 2017-06-26 2021-10-05 Seiko Epson Corporation Vibrating device, vibrating device module, electronic apparatus, and vehicle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11137415B2 (en) 2017-06-26 2021-10-05 Seiko Epson Corporation Vibrating device, vibrating device module, electronic apparatus, and vehicle

Similar Documents

Publication Publication Date Title
JP4675973B2 (ja) 微小電子機械装置およびその製造方法ならびに配線基板
WO2006114986A1 (ja) 電子部品搭載用基板及びそれを用いた電子装置
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
CN103840790A (zh) 冷压焊陶瓷封装外壳及使用该外壳的晶体振荡器
JP6408423B2 (ja) パッケージおよび電子装置
JP2013225574A (ja) 半導体装置
JP2013243209A (ja) 半導体装置
JP6622583B2 (ja) 配線基板および電子装置
JP2001102502A (ja) イメージセンサ素子収納用パッケージ
WO2012124539A1 (ja) 電子部品およびその製造方法
JP2013012720A (ja) 電子装置
JP2019029404A (ja) 回路基板、電子部品および電子モジュール
CN107431047A (zh) 布线基板、电子装置以及电子模块
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP2005317597A (ja) 配線基板
JP3847220B2 (ja) 配線基板
JP2015076584A (ja) 電子部品収納用パッケージ
JP3847216B2 (ja) 配線基板
JP6030419B2 (ja) 配線基板および電子装置
JP4172790B2 (ja) 配線基板
JP2020102584A (ja) 回路基板および電子部品
JP2002039895A (ja) 圧力検出装置用パッケージ
JP2014140004A (ja) 電子部品搭載用基板、電子装置および電子装置の実装構造
JP2005072505A (ja) 電子部品搭載用基板
JP2003303910A (ja) 配線基板