JP2015076584A - 電子部品収納用パッケージ - Google Patents

電子部品収納用パッケージ Download PDF

Info

Publication number
JP2015076584A
JP2015076584A JP2013213829A JP2013213829A JP2015076584A JP 2015076584 A JP2015076584 A JP 2015076584A JP 2013213829 A JP2013213829 A JP 2013213829A JP 2013213829 A JP2013213829 A JP 2013213829A JP 2015076584 A JP2015076584 A JP 2015076584A
Authority
JP
Japan
Prior art keywords
frame
electronic component
metal layer
connection pad
flat plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013213829A
Other languages
English (en)
Inventor
賢三 永岩
Kenzo Nagaiwa
賢三 永岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013213829A priority Critical patent/JP2015076584A/ja
Publication of JP2015076584A publication Critical patent/JP2015076584A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】 接合材が接続パッドまで広がることが抑制された電子部品収納用パッケージを提供すること。【解決手段】 搭載部１ａを含む上面を有する平板部１と、平板部１の上面に搭載部１ａを囲んで積層された枠状部２と、枠状部２の上面に設けられた接続パッド３と、接続パッド３と搭載部１ａとの間で露出している平板部１および枠状部２の表面に、接続パッド３から離間して設けられた金属層10とを備える電子部品収納用パッケージである。金属層10によって、電子部品５を搭載部１ａに接合する接合材９が接続パッド３まで広がることが抑制される。【選択図】 図１

Description

本発明は、電子部品が搭載される搭載部と、搭載部の周囲に設けられた接続パッドとを有する電子部品収納用パッケージに関するものである。
半導体素子および容量素子等の電子部品が収容される電子部品収納用パッケージとして多用されているものは次のような構造である。
すなわち、セラミック焼結体等からなる絶縁基板の上面に、電子部品が収容される凹部が設けられ、この凹部内に、電子部品が電気的に接続される接続パッドが設けられている。絶縁基板は、電子部品の搭載部を含む上面を有する平板状の部分と、平板状の部分の上面に搭載部を囲んで積層された枠状の部分とを含んでいる。平板状の部分と枠状の部分により凹部が形成されている。
この枠状部の上面に接続パッドが設けられている。電子部品と接続パッドとの電気的な接続は、一般に、ボンディングワイヤを介して行なわれている。また、電子部品は、有機樹脂接着剤等の接合材を介して搭載部に接合されて固定されている。接続パッドは、絶縁基板の内部に設けられた配線導体を介して絶縁基板の下面等の外表面に電気的に導出されている。搭載部に搭載されて接続パッドと電気的に接続された電子部品は、配線導体を介して絶縁基板の外表面に電気的に導出される。
特開2005−318116号公報 特開2004−235280号公報
上記従来の技術においては、電子部品を搭載部に接合する接合材が、搭載部から枠状部の内側面を経て枠状部の上面まで広がる可能性があるという問題点があった。接合材が枠状部の上面まで広がると、この上面に設けられた接続パッドの一部または全部が接合材で覆われて、接続パッドに対するボンディングワイヤ等の接続が妨げられる可能性がある。
本発明の一つの態様の電子部品収納用パッケージは、搭載部を含む上面を有する平板部と、該平板部の前記上面に、前記搭載部を囲んで積層された枠状部と、該枠状部の上面に設けられた接続パッドと、前記接続パッドと前記搭載部との間で露出している前記平板部および前記枠状部の表面に、前記接続パッドから離間して設けられた金属層とを備えていることを特徴とする。
本発明の一つの態様の電子部品収納用パッケージによれば、接続パッドと搭載部との間で露出している平板部および枠状部の表面に金属層が設けられており、金属層の表面に対する有機樹脂接着剤等の接合材の濡れ性が小さい。そのため、搭載部と接続パッドとの間で、搭載部から外側に広がろうとする接合材の流れが金属層によって抑制される。したがって、電子部品を搭載部に接合する接合材が接続パッドまで広がることが効果的に抑制された電子部品収納用パッケージを提供することができる。
（ａ）は本発明の実施形態の電子部品収納用パッケージを示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。 （ａ）は図１に示す電子部品収納用パッケージの第１の変形例を示す平面図であり、（ｂ）は（ａ）のＢ−Ｂ線における断面図である。 図１に示す電子部品収納用パッケージの第２の変形例における要部を拡大して示す斜視図である。 図１に示す電子部品収納用パッケージの第３の変形例における要部を拡大して示す斜視図である。
本発明の実施形態の電子部品収納用パッケージを、添付の図面を参照して説明する。図１（ａ）は本発明の実施形態の電子部品収納用パッケージを示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線における断面図である。
電子部品の搭載部１ａを含む上面を有する平板部１と、平板部１の上面に積層されて搭載部１ａを囲む枠状部２と、枠状部２の上面に設けられた接続パッド３とにより電子部品収納用パッケージ20が基本的に構成されている。
図１に示す例においては、枠状部２の上面に、さらに他の枠状部（封止用枠状部）４が積層されている。搭載部１ａは、平板部１の上面のうち電子部品５が搭載されている部分である。平板部１の上面と、枠状部２および封止用枠状部４の内側面とによって、電子部品５が収容される凹部（符号なし）が形成されている。この凹部の底面の中央部が電子部品の搭載部であると見なすこともできる。
搭載部１ａに搭載された電子部品５が、ボンディングワイヤ６等の導電性接続材を介して接続パッド３に電気的に接続される。封止用枠状部４の上面に蓋体７が接合されれば、凹部と蓋体７とからなる容器（符号なし）内に電子部品５が気密封止されて電子装置が形成される。なお、図１（ａ）においては蓋体７を省略している。
電子部品５としては、例えば、ＩＣやＬＳＩ等の半導体集積回路素子、およびＬＥＤ（発光ダイオード）やＰＤ（フォトダイオード），ＣＣＤ（電荷結合素子）等の光半導体素子、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン（いわゆるＭＥＭＳ素子）等の種々の半導体素子が挙げられる。また、電子部品５は、圧電素子や容量素子、抵抗器等であってもよい。電子部品５は、例えば半導体素子の場合であれば、シリコン等の半導体基板（符号なし）に所定の電子回路（図示せず）と、電子回路と電気的に接続された複数の電極（符号なし）とが設けられて形成されている。
平板部１および枠状部２は、電子部品５を搭載し、気密封止するための絶縁基板（符号なし）を形成している。平板部１および枠状部２は、例えば酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体またはガラスセラミック焼結体等のセラミック焼結体によって形成されている。絶縁基板は、平板部１と枠状部２とが例えば下記のように一体的に同時焼成されて製作されたものでもよく、別々に製作された平板部１と枠状部２とが互いにガラス等の接合手段で接合されて製作されたものでもよい。 平板部１および枠状部２を含む絶縁基板は、例えば酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形した複数のセラミックグリーンシートを積層した後に焼成することによって製作されている。この場合、複数のセラミックグリーンシートの一部を、打ち抜き加工等の方法で枠状に成形して、枠状部２となる枠状のセラミックグリーンシート
を作製する。枠状のセラミックグリーンシートを平板状のセラミックグリーンシートの上面に積層すれば、上面に凹部を有する絶縁基板を製作することができる。
なお、封止用枠状部４についても、枠状部２と同様の材料を用い、同様の方法で形成することができる。この場合、例えば、枠状部２となる枠状のセラミックグリーンシートよりも開口寸法が大きい枠状のセラミックグリーンシートを作製して、これを、枠状部２となるセラミックグリーンシート上に積層した後に、一体焼成する。
上記セラミックグリーンシートおよび枠状のセラミックグリーンシートは、それぞれ、平板部１または枠状部２を形成する絶縁層（符号なし）になる。平板部１および枠状部２は、それぞれ、一つの絶縁層のみからなるものでもよく、複数の絶縁層が積層されてなるものでもよい。
枠状部２の上面に設けられた接続パッド３には、電子部品５の電極が電気的に接続される。接続パッド３は、電子部品５をマザーボード等の外部電気回路（図示せず）に電気的に接続させる導電路の一部である。接続パッド３と電子部品５との電気的な接続は、例えばボンディングワイヤ６等の導電性接続材を介して行なわれている。ボンディングワイヤ６の一端部が接続パッド３に接続され、他端部が電子部品５（具体的には電子部品本体の上面に設けられた電極等）に接続されて、接続パッド３と電子部品５との電気的な接続が行なわれる。
ボンディングワイヤ６は、例えば金、アルミニウムまたはこれらの金属材料を主成分とする合金材料からなる。ボンディングワイヤ６は、例えば直径が20〜30μｍ程度の金属線である。
接続パッド３は、例えば、タングステン、モリブデン、マンガン、銅、銀、パラジウム、金、白金、ニッケルまたはコバルト等の金属材料からなる。このような金属材料は、メタライズ層またはめっき層等の金属層として絶縁基板の表面に設けられている。
接続パッド３は、例えばタングステンのメタライズ層である場合には、タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを枠状部２となるセラミックグリーンシートの上面の所定位置にスクリーン印刷法等の方法で印刷して焼成する方法で、枠状部２の上面に被着されている。また、接続パッド３は、このメタライズ層の表面を被覆するニッケル、銅、コバルトまたは金等のめっき層を含んでいてもよい。
接続パッド３は、例えば、枠状部２の上面における接続パッド３が設けられた部分から、平板部１の下面等の、絶縁基板における外表面にかけて形成された接続導体８を介して、電子部品収納用パッケージ20の外表面に電気的に導出されている。接続導体８の電気的に導出された部分が外部電気回路と電気的に接続されれば、ボンディングワイヤ６、接続パッド３および接続導体８を介して、電子部品５が外部電気回路と電気的に接続される。なお、図１の例では、接続導体８のうち接続パッドに接続された端部と反対側の端部が、平板部１（絶縁基板）の下面に露出して外部接続用の導体となっている。
図１に示す例において、接続導体８は、枠状部２の上面から平板部１の下面の外周部にかけて設けられた貫通導体（符号なし）と、絶縁基板の下面において貫通導体の下端面に接続して設けられた配線導体（符号なし）とによって構成されている。この配線導体となっている部分が、はんだ、導電性接着剤またはリード端子等の導電性接続材（図示せず）によって外部電気回路に電気的に接続される。
接続導体８は、絶縁基板の外側面に形成された側面導体（いわゆるキャスタレーション
導体等）（図示せず）、または絶縁基板の内部に設けられた内部配線導体（図示せず）等を含んでいてもよい。接続導体８は、例えば接続パッド３と同様の金属材料を用い、同様の方法で形成することができる。
平板部１の上面の搭載部１ａに電子部品５が搭載され、電子部品５（電極）が接続パッド３とボンディングワイヤ６を介して電気的に接続されて、電子部品５が、絶縁基板と接続パッド３とを含む電子部品収納用パッケージ20に実装される。電子部品５は、例えば上記のように封止用枠状部４の上面に蓋体７が接合されることによって気密封止される。これにより、電子部品５が気密封止されてなる電子装置が形成される。
蓋体７は、例えば、鉄−ニッケル−コバルト合金等の鉄系合金や、銅等の金属材料または酸化アルミニウム質焼結体等のセラミック材料、ホウケイ酸系ガラス、シリカガラス等のガラス材料、アクリル樹脂等の樹脂材料等によって作製されている。蓋体７は、金−スズろう材やはんだ等のろう材、ガラスまたは樹脂接着剤等の接合手段によって、絶縁基板に接合されている。
金属材料からなる蓋体７がろう材を介して封止用枠状部４の上面に接合される場合には、封止用枠状部４の上面にメタライズ層等（図示せず）が、ろう付け用の下地層としてあらかじめ被着されていることが好ましい。
なお、封止用枠状部４は必ずしも必要ではなく、例えば、枠状部２の上面の外周部に蓋体（図示せず）が接合されていてもよい。この場合、例えばその蓋体を介して隣り合う接続パッド３同士が電気的に短絡することを防ぐために、ガラス等の電気絶縁材料によって蓋体を形成したり、蓋体の下面の外周部の全周にわたって凸部を設けて蓋体と接続パッド３との接触を防いだりすることが好ましい。
電子部品５は、例えば、エポキシ樹脂等の有機樹脂接着剤等の接合材９を介して搭載部１ａに接合される。有機樹脂接着剤は、例えば銀等の金属粒子、またはセラミック粒子等の粒子をフィラーとして含んでいてもよい。
例えば、あらかじめ、搭載部１ａまたは電子部品５の下面に接合材９として有機樹脂接着剤を層状に塗布しておき、画像認識装置等によって電子部品５を搭載部１ａに位置合わせして載せ、有機樹脂接着剤を硬化させれば、電子部品５を搭載部１ａに接着し、固定することができる。
また、実施形態の電子部品収納用パッケージ20は、接続パッド３と搭載部１ａとの間で露出している平板部１および枠状部の表面に金属層10を有している。この例において、金属層10は、平板部１の上面のうち搭載部１ａよりも外側において枠状部２の内側で露出している部分と、枠状部２の内側面の下部とに設けられている。この金属層10は、平面視において搭載部１ａを囲んでいる。言い換えれば、平板部１の上面のうち金属層10で囲まれた部分（中央部）が電子部品の搭載部１ａに相当している。
そのため、搭載部１ａに電子部品５が接合されるときに用いられる接合材９が接続パッド３まで広がる可能性が低減されている。すなわち、搭載部１ａと接続パッド３との間で、搭載部１ａから外側に広がろうとする接合材９の流れが金属層10によって抑制される。したがって、電子部品５を搭載部１ａに接合する接合材９が接続パッド３まで広がることが効果的に抑制された電子部品収納用パッケージを提供することができる。
金属層10の表面は、平板部１および枠状部２を形成している酸化アルミニウム質焼結体の表面に比べて接合材９の濡れ性が小さい。そのため、搭載部１ａと接続パッド３との間
で、搭載部１ａから外側に広がろうとする接合材９が金属層10まで達したときに、それ以上の外側への流れが、接合材９の濡れ性が小さい金属層10によって抑制される。したがって、電子部品５を搭載部１ａに接合する接合材９が接続パッド３まで広がることが効果的に抑制される。
金属層10は、例えば接続パッド３と同様の金属材料（タングステン等）を用い、同様の方法（タングステンの金属ペーストの印刷および焼成等）によって形成することができる。この場合、例えば、平板部１となるセラミックグリーンシートの上面、および枠状部２となる枠状のセラミックグリーングリーンシートの内側面に金属ペーストを印刷する。
この印刷に際しては、平板部１となるセラミックグリーンシートの上面のうち、搭載部１ａよりも外側であり、かつ枠状部２の内側面よりも平面視において内側となる枠状の部分に金属ペーストを印刷する。また、平板部１となるセラミックグリーンシートの上面のうち平面視で枠状部２と重なる位置まで金属ペーストを塗布してもよい。言い換えれば、金属層10の外周部分について、枠状部２と平板部１との間に挟まれている部分（図示せず）が含まれていてもよい。この場合には、金属ペーストの塗布（印刷）位置決めの精度が多少低くても構わないので、電子部品収納用パッケージ20としての生産性の点ではより有利である。
図１の例では、枠状部２が２層の絶縁層（セラミックグリーンシート）によって形成され、その下側の絶縁層の内側面のみに、その内側面の全周にわたる金属層10（金属ペースト）が被着されている。これにより、枠状部２の内側面の下部のみに、この内側面の全周にわたる金属層10が設けられている。
枠状部２の内側面の全周に金属層10が設けられているため、接合材９の外側への流れ（広がり）を抑制する効果がより高められている。また、枠状部２の内側面の下部のみに金属層10が設けられているため、金属層10と接続パッド３との間の電気絶縁性の確保の点で有利である。
このような形態の金属層10が設けられた枠状部２は、枠状部２となる２層のセラミックグリーンシート（枠状のもの）のうち下側の層となるセラミックグリーンシートのみについて、その開口の内側面の全面に金属層10となる金属ペーストを塗布し、焼成することによって形成することができる。なお、この場合には、一つの枠状のセラミックグリーンシートについて、その開口の内側面の全面に金属ペーストを塗布するだけであるため、塗布のための印刷時の位置合わせ等の手間が不要である。そのため、電子部品収納用パッケージ20としての生産性点の点でより有利である。なお、金属ペーストの塗布位置は、例えば、印刷による塗布の際に用いる印刷用の製版（版面）のパターンによって適宜設定することができる。
金属層10は、その表面部分の接合材９に対する濡れ性の小ささによって接合材９の流れを抑制するものであるため、その厚みは、例えば平板板部１および枠状部２に対する接合の強度が確保できる程度の範囲で、適宜設定されていて構わない。また、金属層10の厚みは、金属層10となる金属ペーストの塗布方法の都合（例えば印刷時の印刷性、保形性等）に応じて適宜設定されていても構わない。
例えば、平板部１および枠状部２が酸化アルミニウム質焼結体またはガラスセラミック焼結体からなり、金属層10がタングステン、モリブデン、銅または銀等のメタライズ層からなり、金属ペーストのスクリーン印刷により形成されている場合であれば、金属層10の厚みは約10〜30μｍ程度に設定されていればよい。
また、金属層10の幅（搭載部１ａと接続パッド３とを直線的に結ぶ経路上に存在する金属層10の長さ）は、溶融状態の接合材９の流れを効果的に抑制するために、約50μｍ程度以上であることが望ましい。なお、この場合の金属層10の幅は、平板部１の上面に設けられた部分と、枠状部２の内側面に設けられた部分との合計になる。
金属層10は、少なくともその最表面部が金からなることが好ましい。金属層10の最表面部が金からなる場合には、金属層10の表面が不活性になり、有機樹脂接着剤等からなる接合材９の金属層10に対する反応性が低下し、濡れ性がさらに低下する。そのため、より効果的に、接合材９の広がりが抑制され。したがって、接続パッド３に接合材９が付着する可能性がさらに低減される。
金属層10の最表面部を形成している金は、例えば金めっき層（図示せず）である。この場合、例えば、絶縁基板の表面に形成されたタングステンまたはモリブデン等のメタライズ層の表面に、ニッケルめっき層等の下地めっき層および金めっき層が順次被着されて、最表面部が金からなる金属層10が形成される。
上記金めっき層等のめっき層は、例えばシアン系の電解金めっき液等のめっき液中で金属層10にめっき用の電流を通電する、電解めっき法によって形成することができる。ニッケルめっき層等の、金めっき層以外の下地めっき層についても同様の電解めっき法等の方法で形成することができる。
上記のように、実施形態およびその変形例の電子部品収納用パッケージ20について、図１および図２の例（枠状部２の一つの内側面の幅方向いっぱいに金属層10が設けられている例）では金属層10の形成が容易であり、配線基板20の生産性の点でも有利である。また、枠状部２の内側面を越えて接続パッド３まで接合材９が広がることを抑制する上でも有利である。また、例えば図１の例のように搭載部１ａと接続パッド３との間で金属層10が途切れている部分がない場合には、接合材９の広がりの抑制に対してさらに有効である。
金属層10は、接続パッド３への接合材９の流れを抑制できる位置に設けられていればよく、例えば、図２に示すように枠状部２の内側面のみに設けられていてもよい。この場合、平板部１の上面において金属層10のためのスペースが不要であるため、絶縁基板および電子部品収納用パッケージとしての平面視における小型化に対してより有効である。なお、図２（ａ）は、図１に示す電子部品収納用パッケージの第１の変形例を示す平面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ線における断面図である。図２において図１と同様の部位には同様の符号を付している。
図２の例においては、枠状部２の四つの内側面のうち、その内側面よりも外側の上面に接続パッド３が設けられている二つの内側面のみに金属層10が設けられている。枠状部２の互いに対向し合う二つの内側面のみに金属層10が設けられているため、絶縁基板および電子部品収納用パッケージとしての小型化に対してより有効である。また、この場合にも、それぞれの金属層10が搭載部１ａと接続パッド３との間に設けられているため、接合材９が接続パッド３に広がることが抑制される。なお、金属層10が枠状部２の内側面のみに設けられている場合にも、金属層10が枠状部２の内側面の全周にわたって設けられていても構わない。金属層10が枠状部２の内側面の全周にわたって設けられていれば、搭載部１ａと接続パッド３との間で金属層10が途切れている部分がないため、接合材９の接続パッドへの広がりを抑制する効果が、より高い。
また、図２の例においても、枠状部２の内側面のうち下部のみに金属層10が設けられている。そのため、金属層10と接続パッド３との電気絶縁性を良好に確保しながら、電子部品収納用パッケージの小型化を図ることができる。この形態の金属層10は、前述した図１
の例における金属層10のうち枠状部２の内側面に設けられた部分と同様の方法で形成することができる。
図３は、図１に示す電子部品収納用パッケージの第２の変形例における要部を拡大して示す斜視図である。図３において図１と同様の部位には同様の符号を付している。図３の例においては、金属層10が、枠状部２の内側面の下部のみに設けられ、また、この内側面の全周ではなく、接続パッド３と先端部と搭載部１ａとの間の部分のみに設けられている。この場合には、金属層10が設けられた範囲がより小さいため、接続パッド３と金属層10との間の電気絶縁性、および経済性等の点でより有利である。特に、金属層10の最表面部が金からなる場合には、金の使用量が低減されるため経済性において優れている。
図３の例の金属層10は、枠状部２となる枠状のセラミックグリーンシートについて、その開口の内側面に、スクリーン印刷法等の印刷法で金属ペーストを塗布し、焼成することによって形成することができる。この場合も、図１の例の場合と同様に、金属ペーストを塗布するのは下側の絶縁層となるセラミックグリーンシートのみとする。
また、絶縁基板となるセラミックグリーンシートを枠状に加工する前に、枠状の部分の内周に沿って貫通孔を設けておいて、この貫通孔の内側面に金属層10となる金属ペーストを塗布し、その後、このセラミックグリーンシートを枠状に加工するようにしてもよい。上記の貫通孔は、例えば、平面視において、枠状の部分の内周に相当する直線状の部分と、この直線状の部分の両端を弦の両端として内側に延びる円弧状の部分とを有する。貫通孔の内側面の一部が枠状部２の内側面になり、この内側面に塗布された金属ペーストが金属層10になる。
図４は、図１に示す電子部品収納用パッケージの第３の変形例における要部を拡大して示す斜視図である。図４において図１と同様の部位には同様の符号を付している。図４の例においては、金属層10が、枠状部２の内側面の下端から上端にかけて設けられている。この場合には、枠状部２の内側面の上下方向の全部において接合材９の濡れ性が低減されるため、接続パッド３まで接合材９が広がる可能性がより低減されている。
また、図３と同様に、金属層10が、枠状部２の内側面の幅方向においては部分的に設けられているため、例えば枠状部２の内側面の全面に金属層10が設けられているような場合に比べて、経済性において有利である。
図４の例の金属層10も、図３の例の金属層10と同様の方法で形成することができる。ただし、図４の例の場合には、枠状部２を形成する複数の絶縁層となる全てのセラミックグリーンシートについて、それぞれの開口の内側面に金属ペーストが塗布される。
１・・・平板部
１ａ・・搭載部
２・・・枠状部
３・・・接続パッド
４・・・封止用枠状部
５・・・電子部品
６・・・ボンディングワイヤ
７・・・蓋体
８・・・接続導体
９・・・接合材
10・・・金属層
20・・・電子部品収納用パッケージ

Claims (5)

  1. 搭載部を含む上面を有する平板部と、
    該平板部の前記上面に、前記搭載部を囲んで積層された枠状部と、
    該枠状部の上面に設けられた接続パッドと、
    前記接続パッドと前記搭載部との間で露出している前記平板部および前記枠状部の表面に、前記接続パッドから離間して設けられた金属層とを備えていることを特徴とする電子部品収納用パッケージ。
  2. 前記金属層が、前記枠状部の内側面のみに設けられていることを特徴とする請求項１記載の電子部品収納用パッケージ。
  3. 前記金属層が、前記枠状部の前記内側面に、該内側面の幅方向に延びるように設けられていることを特徴とする請求項２記載の電子部品収納用パッケージ。
  4. 前記金属層が、前記内側面の下端から上端にかけて設けられていることを特徴とする請求項２記載の電子部品収納用パッケージ。
  5. 前記金属層は、少なくともその最表面部が金からなることを特徴とする請求項１〜請求項４のいずれかに記載の電子部品収納用パッケージ。
JP2013213829A 2013-10-11 2013-10-11 電子部品収納用パッケージ Pending JP2015076584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013213829A JP2015076584A (ja) 2013-10-11 2013-10-11 電子部品収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013213829A JP2015076584A (ja) 2013-10-11 2013-10-11 電子部品収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2015076584A true JP2015076584A (ja) 2015-04-20

Family

ID=53001189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013213829A Pending JP2015076584A (ja) 2013-10-11 2013-10-11 電子部品収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2015076584A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111727513A (zh) * 2018-02-26 2020-09-29 京瓷株式会社 电子部件搭载用封装件、电子装置以及电子模块

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273264A (ja) * 2002-03-19 2003-09-26 Kyocera Corp 電子部品収納用パッケージ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273264A (ja) * 2002-03-19 2003-09-26 Kyocera Corp 電子部品収納用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111727513A (zh) * 2018-02-26 2020-09-29 京瓷株式会社 电子部件搭载用封装件、电子装置以及电子模块

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP5790682B2 (ja) モジュールおよびその製造方法
JP6096812B2 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP7086536B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7072644B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7569885B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2010045201A (ja) 電子部品モジュール及びその製造方法
JP7005186B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP4439289B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2015076584A (ja) 電子部品収納用パッケージ
JP7088749B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
JP6978258B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2017084941A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP6943710B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
US20220270958A1 (en) Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate
JP2012248611A (ja) モジュール
JP2012134397A (ja) 光学デバイスモジュール
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP2004281471A (ja) 配線基板
JP2023126865A (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2020102584A (ja) 回路基板および電子部品
JP2020035825A (ja) 回路基板、電子部品および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170926