JP4675973B2 - 微小電子機械装置およびその製造方法ならびに配線基板 - Google Patents

微小電子機械装置およびその製造方法ならびに配線基板 Download PDF

Info

Publication number
JP4675973B2
JP4675973B2 JP2007551996A JP2007551996A JP4675973B2 JP 4675973 B2 JP4675973 B2 JP 4675973B2 JP 2007551996 A JP2007551996 A JP 2007551996A JP 2007551996 A JP2007551996 A JP 2007551996A JP 4675973 B2 JP4675973 B2 JP 4675973B2
Authority
JP
Japan
Prior art keywords
sealing material
main surface
semiconductor substrate
insulating substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007551996A
Other languages
English (en)
Other versions
JPWO2007074846A1 (ja
Inventor
格 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2007074846A1 publication Critical patent/JPWO2007074846A1/ja
Application granted granted Critical
Publication of JP4675973B2 publication Critical patent/JP4675973B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/031—Anodic bondings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、微小電子機械部品の微小電子機械機構を気密封止してなる微小電気機械装置およびその製造方法ならびに配線基板に関する。
近年、半導体集積回路素子などの微細配線を形成する加工技術を応用してシリコンウェハなどの半導体基板の主面に形成される微小電子機械機構（ＭＥＭＳ（Micro Electro Mechanical System））を含んでなる微小電子機械部品が注目され、実用化に向けて開発が進められている。微小電子機械機構としては種々のものが開発されており、例えば加速度計などのセンサが挙げられる。
そして、この微小電子機械機構を封止する技術としては、ウェハレベルでのパッケージ技術が盛んに研究開発されている。このパッケージ技術は、パッケージサイズを小さくできるという点で、ワイヤボンディングを用いた場合よりも有利である。
例えば、特許文献１には、微小電子機械機構が設けられた第１基板と、微小電子機械機構を封止するように貼り合わされた第２基板とを有し、第１基板に設けられた電極と第２基板に設けられた配線との接続、及び第１基板と第２基板との接合を、それぞれ半田を用いて行なう微小電子機械装置が記載されている。
しかし、上記電極と配線とを接続する接続材及び第１基板と第２基板とを接合する封止材を、ともに半田を用いると、接続材と封止材との間の距離であるピッチが狭くなると、半田を加熱溶融したときの広がりによって電気的ショートが発生する問題がある。
特開２００５−２５１８９８号公報
本発明は、このような事情のもとで考え出されたものであって、封止材及び導電性接続材の短絡を防止するとともに該微小電子機械機構の気密封止性に優れた、より小型の微小電子機械装置およびその製造方法ならびに配線基板を提供することを、目的とする。
本発明に係る第１の微小電子機械装置は、半導体基板、該半導体基板の一方主面に構成される微小電子機械機構、及び該微小電子機械機構に電気的に接続される電極を有する微小電子機械部品と、前記の半導体基板の一方主面に対向する第１主面を有する絶縁基板と、前記の絶縁基板の内部に設けられるとともに、一端が前記の第１主面に導出され前記の電極に電気的に接続される第１配線導体と、前記の半導体基板の一方主面と前記の第１主面との間で前記の微小電子機械機構を取り囲むように配置され、前記の微小電子機械機構を気密封止するガラスから成る封止材と、前記の封止材から離間した位置で、前記の電極と前記の第１配線導体の前記の一端とを電気的に接続する導電性接続材と、前記の絶縁基板の内部に設けられるとともに、一端が前記の第１主面に導出され前記の封止材に電気的に接続される少なくとも１つの第２配線導体と、前記の第２配線導体の前記の一端と前記の封止材との間に設けられた導体パターンと、を備え、前記の微小電子機械部品は、前記の半導体基板の内部に設けられ、前記の半導体基板の側面に導出される電極層を備える。
本発明の第２の微小電子機械装置は、上記第１の微小電子機械装置において、好ましくは、前記の封止材が、陽極接合により前記半導体基板に接合可能である。
本発明の第３の微小電子機械装置は、上記第１又は第２の微小電子機械装置において、好ましくは、前記の導電性接続材が、前記の封止材の外側で、前記の電極と前記の第１配線導体の前記の一端とを接続する。
本発明の第４の微小電子機械装置は、上記第１〜第３のいずれかに微小電子機械装置において、好ましくは、前記の絶縁基板が、前記の第１主面側に第１凹部を有し、前記の微小電子機械機構の少なくとも一部は、前記の第１凹部内に収容される。
本発明の第５の微小電子機械装置は、上記第１〜第４のいずれかの微小電子機械装置において、好ましくは、前記の絶縁基板が、前記の第１主面側に第２凹部を有し、前記の封止材の少なくとも一部は、前記の第２凹部内に収容される。
本発明の第６の微小電子機械装置は、上記第５の微小電子機械装置において、好ましくは、前記の第２凹部が、環状である。
本発明の第７の微小電子機械装置は、上記第１〜第６のいずれかの微小電子機械装置において、好ましくは、前記の第２配線導体は複数存在し、前記の絶縁基板の内部に設けられるとともに、複数の前記の第２配線導体を電気的に接続する第３配線導体を備える。
本発明の第８の微小電子機械装置は、上記第１〜第７のいずれかの微小電子機械装置において、好ましくは、平面視したとき、前記の封止材の形状と前記の導体パターンの形状は重なる。
本発明の第９の微小電子機械装置は、上記第１〜第８のいずれかの微小電子機械部品が、好ましくは、前記の半導体基板の内部に設けられ、一端が前記の電極層に接続され、他端が前記の半導体基板の該一方主面に対向する他方主面または側面に導出される第４配線導体を備える。
本発明に係る第１の微小電子機械装置の製造方法は、上記第１〜第９のいずれかの微小電子機械装置の製造方法であって、前記の絶縁基板における前記の導体パターン上に前記の封止材を形成する形成工程と、前記の半導体基板の前記の一方主面と前記の絶縁基板の前記の第１主面とを対向させるとともに、前記の電極層と前記の封止材、及び前記の電極と前記の導電性接続材をそれぞれ位置合わせする位置合わせ工程と、前記の半導体基板と前記の封止材とを陽極接合する接合工程と、前記の導電性接続材を加熱して前記の電極と前記の第１配線導体の前記の一端とを接続する接続工程と、を含み、前記の接合工程は、前記の封止材を加熱する工程と、前記の半導体基板及び前記の絶縁基板を介して前記の封止材を加圧する工程と、前記の半導体基板内の前記の電極層及び前記の絶縁基板内の前記の第２配線導体を介して前記の封止材に電圧を印加する工程とを含む。
本発明の第２の微小電子機械装置の製造方法は、上記第１の製造方法において、好ましくは、前記の接合工程と前記の接続工程とを同時に行う。
本発明の第３の微小電子機械装置の製造方法は、上記第１〜第９のいずれかの微小電子機械装置の製造方法であって、前記の微小電子機械部品を構成要素として含む微小電子機械部品領域を複数有する半導体母基板と、前記の絶縁基板を構成要素として含む絶縁基板領域を複数有し、前記の各絶縁基板に前記の封止材をそれぞれ形成してなる配線母基板との位置合わせを行う位置合わせ工程と、前記の半導体母基板における前記の各半導体基板と前記の各封止材とを陽極接合する接合工程と、前記の各導電性接続材を加熱して前記の電極と前記の第１配線導体の前記の一端とを接続する接続工程と、各封止材による前記の半導体母基板と前記の配線母基板との接合体を切断する工程と、を含み、前記の接合工程は、前記の封止材を加熱する工程と、前記の半導体基板及び前記の絶縁基板を介して前記の封止材を加圧する工程と、前記の半導体基板内の前記の電極層及び前記の絶縁基板内の前記の第２配線導体を介して前記の封止材に電圧を印加する工程とを含む。
本発明の第１の配線基板は、半導体基板、該半導体基板の一方主面に構成される微小電子機械機構、及び該微小電子機械機構に電気的に接続される電極を有する微小電子機械部品のための配線基板であって、前記半導体基板の一方主面に対向する第１主面を有する絶縁基板と、前記絶縁基板の内部に設けられるとともに、一端が前記第１主面に導出された第１配線導体と、前記絶縁基板の前記第１主面に設けられた環状の導体パターンと、前記導体パターン上に設けられた、前記微小電子機械機構を気密封止するガラスから成る封止材とを備え、前記絶縁基板は、前記第１主面側に凹部を有し、前記封止材の少なくとも一部は、前記凹部内に収容される。
本発明の微小電子機械装置によれば、半導体基板、該半導体基板の一方主面に構成される微小電子機械機構、及び該微小電子機械機構に電気的に接続される電極を有する微小電子機械部品と、半導体基板の一方主面に対向する第１主面を有する絶縁基板と、絶縁基板の内部に設けられるとともに、一端が第１主面に導出され電極に電気的に接続される第１配線導体と、半導体基板の一方主面と第１主面との間で微小電子機械機構を取り囲むように配置され、微小電子機械機構を気密封止するガラスから成る封止材と、封止材から離間した位置で、電極と第１配線導体の一端とを電気的に接続する導電性接続材とを備えることから、封止材と導電性接続材とのピッチを狭くすることができるため、小型の微小電子機械装置を実現することが可能になる。
本発明の微小電子機械装置の製造方法によれば、絶縁基板における導体パターン上に封止材を形成する形成工程と、半導体基板の一方主面と絶縁基板の第１主面とを対向させるとともに、電極層と封止材、及び電極と導電性接続材をそれぞれ位置合わせする位置合わせ工程と、半導体基板と封止材とを陽極接合する接合工程と、導電性接続材を加熱して電極と第１配線導体の一端とを接続する接続工程とを含むことから、半導体基板の一方主面と絶縁基板の上面とを接合する際に、封止材が溶融して広がるということがないことから、封止材と導電性接続材とのピッチが狭い、小型の微小電子機械装置を製造することができる。
本発明の微小電子機械装置の製造方法によれば、微小電子機械部品を構成要素として含む微小電子機械部品領域を複数有する半導体母基板と、絶縁基板を構成要素として含む絶縁基板領域を複数有し、各絶縁基板に封止材をそれぞれ形成してなる配線母基板との位置合わせを行う位置合わせ工程と、半導体母基板における各半導体基板と各封止材とを陽極接合する接合工程と、各導電性接続材を加熱して電極と第１配線導体の一端とを接続する接続工程と、各封止材による半導体母基板と配線母基板との接合体を切断する工程とを含むことから、複数の微小電子機械装置を複数同時に得ることができるため、微小電子機械装置の生産性を高めるうえで好適である。
以下図面を参考にして本発明の好適な実施例を詳細に説明する。
図１は、本発明の第１実施形態に係る微小電子機械装置Ｘを示す図であり、図１Ａは微小電子機械装置Ｘの断面図であり、図１Ｂは微小電子機械機構用配線基板２０に実装される微小電子機械部品１０の平面図であり、図１Ｃは微小電子機械機構用配線基板２０の平面図である。なお図１Ａは、図ＣのＩａ−Ｉａ線に沿った断面図である。微小電子機械装置Ｘは、微小電子機械部品１０と、微小電子機械機構用配線基板（以下、単に「配線基板」という。）２０と、封止材３０と、導電性接続材４０とを含んで構成される。
微小電子機械部品１０は、半導体基板１１と、微小電子機械機構１２と、電極１３とを備えている。半導体基板１１は、例えば四角板状であり、単結晶シリコン、多結晶シリコン、アモルファスシリコン、ガリウム砒素、アルミニウムガリウム砒素、窒化ガリウム、ガリウムアンチモン、インジウム砒素などにより構成される。微小電子機械機構１２は、半導体微細加工技術を基本としたいわゆるマイクロマシニング法により構成されるものであり、半導体基板１１の一方主面１１ａに形成されている。微小電子機械機構１２としては、例えば光スイッチ、ディスプレイデバイス、加速度センサ、圧力センサなどの各種センサ、電気スイッチ、インダクタ、キャパシタ、共振器、アンテナ、マイクロリレー、ハードディスク用磁器ヘッド、マイク、バイオセンサ、ＤＮＡチップ、マイクロリアクタ、プリントヘッドなどの機能を有するものが挙げられる。電極１３は、微小電子機械機構１２に所定の電力を供給する機能、あるいは、微小電子機械機構１２と図示しない外部電気回路との間において電気信号を送受信する機能などを担う部位であり、半導体基板１１の一方主面１１ａに形成され、半導体基板１１の内部若しくは一方主面１１ａに設けられた配線導体５１を介して微小電子機械機構１２と電気的に接続されている。また、半導体基板１１の内部には、半導体基板１１を平面視したときに、電極１３と重なる領域以外の領域、好ましくは後述の封止材３０で囲まれた内側の領域、電極１３および配線導体５１と重なる領域以外の領域に、電極層５０が設けられる。すなわち、電極層５０は、図１Ａおよび図１Ｂに示されるように、半導体基板１１を平面視したときに、封止材３０で囲まれた内側の領域、電極１３および配線導体５１を除く領域に全面にわたって設けられる。なお、この電極層５０は、半導体基板１１の側面に導出され、その導出部分を介して外部から電極層５０に電位が与えられる。
配線基板２０は、絶縁基板２１と、第１配線導体群２２と、第２配線導体群２３とを含んで構成され、微小電子機械部品１０の微小電子機械機構１２を封止する機能を担うとともに、微小電子機械部品１０と図示しない外部電気回路基板とを電気的に接続する機能を担う部材である。
絶縁基板２１には、微小電子機械部品１０の微小電子機械機構１２の少なくとも一部を収容するための第１凹部２１ａが形成されている。絶縁基板２１を構成する材料としては、酸化アルミニウム質焼結体（アルミナセラミックス）、窒化アルミニウム質焼結体（窒化アルミニウムセラミックス）、炭化珪素質焼結体（炭化珪素セラミックス）、窒化珪素質焼結体（窒化珪素セラミックス）、ガラスセラミック焼結体（ガラスセラミックス）、若しくはムライト質焼結体などのセラミックス、又はエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、若しくはポリエステル樹脂などの熱硬化型若しくは紫外線硬化型の樹脂などが挙げられる。これらの中でも、ムライト質焼結体およびガラスセラミック焼結体（例えば酸化アルミニウム−ホウ珪酸ガラス系ガラスセラミックス焼結体）は、半導体基板１１を構成する材料（例えばシリコン）との熱膨張係数の差が相対的に小さく、半導体基板１１との接合信頼性ひいては気密封止性の観点で好適である。また酸化アルミニウムフィラーにホウ珪酸ガラス系を含んだガラスを焼結してなるガラスセラミック焼結体は、第１配線導体群２２および第２配線導体群２３として電気抵抗が相対的に小さい材料（例えば銅若しくは銀）を採用することができるのに加え、比誘電率が低く電気信号の遅延を防止することができるため、高周波信号用として使用する観点から好適である。
第１配線導体群２２は、接続パッド２２ａと、接続端子２２ｂと、第１配線導体である複数の貫通導体２２ｃとを含んで構成され、微小電子機械部品１０と図示しない外部電気回路基板との間の電気的導通を得るための部材である。接続パッド２２ａは、絶縁基板２１の第１主面である上面２１ｂに形成されており、例えばはんだ等の導電性接続材４０を介して微小電子機械部品１０の電極１３に電気的接続される。接続パッド２２ａは、第１配線導体群２２における他の部位に比べて相対的に広面積に形成されている。このような構成によると、上記導電性接続材４０と電気的に接続するための領域をより大きく確保することができるため、電気的接続をより確実且つ容易に行うことができる。接続端子２２ｂは、絶縁基板２１の下面２１ｃに形成されており、はんだ等の導電性部材を介して図示しない外部電気回路基板の電極に電気的接続される。接続端子２２ｂは、第１配線導体群２２における他の部位に比べて相対的に広面積に形成されている。このような構成によると、上記導電性接続材４０と電気的に接続するための領域をより大きく確保することができるため、電気的接続をより確実且つ容易に行うことができる。複数の貫通導体２２ｃは、絶縁基板２１の上面２１ｂから下面２１ｃにかけて延びるように形成されており、その一端部において接続パッド２２ａと電気的に接続し、その他端部において接続端子２２ｂと電気的に接続している。また、第１配線導体群２２を構成する材料としては、タングステン、モリブデン、マンガン、銅、銀、パラジウム、白金、若しくは金などの金属材料が挙げられる。
第２配線導体群２３は、第２配線導体である複数の貫通導体２３ａと、導体パターン２３ｂと、導体層２３ｃとを含んで構成される。そして、この第２配線導体群２３は、封止材３０に対して電圧を印加する機能を担う部材である。複数の貫通導体２３ａは、絶縁基板２１の上面２１ｂから下面２１ｃにかけて延びるように形成されている。各貫通導体２３ａは、その一端部において導体パターン２３ｂと電気的に接続し、その一端部と他端部との間において導体層２３ｃと電気的に接続し、その他端部においてはんだボール２３ｄと電気的に接続している。ここで、はんだボール２３ｄは、外部電子回路基板と電気的接続を行うための接続端子として機能する。導体パターン２３ｂは、絶縁基板２１の上面２１ｂにおいて露出するように形成されており、電圧を印加する封止材３０に対して直接的に電圧を印加するための部位である。また、導体パターン２３ｂは、微小電子機械装置Ｘを平面視したとき、第１配線導体群２２の接続パッド２２ａより内方（微小電子機械機構が位置する方向側）に位置している。導体層２３ｃは、複数の貫通導体２３ａと電気的に接続され且つ絶縁基板２１の内部において複数の貫通導体２３ａと交差する方向に広がっている。ここで、導体層２３ｃは、各貫通導体２３ａ間における電位差を小さくするための機能を担う部位である。このような第２配線導体群２３の形態としては、メタライズ層状、めっき層状、蒸着層状、若しくは金属箔層状などが挙げられる。第２配線導体群２３を構成する材料としては、タングステン、モリブデン、マンガン、銅、銀、パラジウム、白金、若しくは金などの金属材料が挙げられる。
ここで、絶縁基板２１を構成する材料としてアルミナ質焼結体を採用し、且つ、第１配線導体群２２および第２配線導体群２３を構成する材料として銅を採用した場合における配線基板２０の作製方法の一例について説明する。まず、酸化アルミニウム（アルミナ）やシリカなどの原料粉末を有機溶剤やバインダなどとともにシート状に成形して複数のセラミックグリーンシートを作製する。次に、作製されたセラミックグリーンシートの一部を微小電子機械部品１０の微小電子機械機構１２の少なくとも一部が収容可能な所定寸法の長方形の板状に打ち抜く。また、作製されたセラミックグリーンシートの一部を貫通導体２２ｃ，２３ａが形成可能な所定寸法の形状に打抜く。次に、銅粉末およびガラス粉末を有機溶剤やバインダなどとともに混練して作製された金属ペーストを所定の印刷方法（例えば、スクリーン印刷法）により絶縁基板２１を構成するセラミックグリーンシートの表面あるいは貫通導体形成用打抜き部に対して印刷する。そして、この印刷とともに、打ち抜かれたセラミックグリーンシートを微小電子機械機構１２が収容可能で且つ適切な貫通導体２２ｃ，２３ａが形成可能な所定寸法まで積層し、且つ、打ち抜かれていないセラミックグリーンシートを所定寸法まで積層してなる積層体を形成する。次に、金属ペーストが印刷されている積層体を所定の焼成温度（例えば１３００〜１６００℃）で焼成する。以上のようにして、配線基板２０は作製される。なお、配線基板２０の作製方法としては、上述の方法に限られず、貫通導体形成用打抜き部が形成されていない焼成体を作製した後に所定の加工手段（例えば機械的な切削加工若しくはレーザ光を用いた切削加工）により貫通導体形成用打抜き部を形成するようにしてもよい。また、配線基板２０の作製方法としては、上述の同時焼成による方法に限られず、板状の絶縁体の上面の外周部に、ろう材、ガラス、若しくは樹脂等の枠状の絶縁体を接合する方法を採用してもよい。
封止材３０は、微小電子機械部品１０および配線基板２０と協働して微小電子機械機構１２を封止するための封止空間を構成する部材であり、その一端部において半導体基板１１に接続し、且つ、その他端部において導体パターン２３ｂに接続している。なお、封止材３０は、平面視したとき、導体パターン２３ｂと重なる。これによって、導体パターン２３ｂを介して封止材３０に均一に電圧を印加することができる。封止材３０を構成する材料としては、電圧を印加することにより接合材として機能するものが挙げられ、具体的にはガラスに対してイオン伝導率の高いアルカリ金属、希土類、若しくはハロゲン化合物などを添加してなるシリカ系ガラス、又はシリカ−ホウ素系ガラスなどが挙げられる。ここで、ガラスとは、シリカ若しくは酸化ビスマス（Ｂｉ）等の金属酸化物を内部に含む非結晶性の絶縁体構造である。
導電性接続材４０は、微小電子機械部品１０の電極１３と配線基板２０の接続パッド２２ａとの間の電気的導通を得るための部材であり、その一端部において微小電子機械部品１０の電極１３に電気的に接続し、且つ、その他端部において配線基板２０の接続パッド２２ａに接続している。本実施形態に係る微小電子機械部品１０のように、半導体基板１１と絶縁基板２１とをフリップチップ接合する際に用いられる導電性接続材４０としては、加熱溶融して用いるはんだ若しくはロウ材などが一般的である。具体的に、導電性接続材４０を構成する材料としては、錫−鉛系、錫−銀系、若しくは錫−銀−銅系などの非共晶型の半田材料、金−錫ろうなどの低融点ろう材、銀−ゲルマニウム系などの高融点ろう材、又は導電性有機樹脂などが挙げられる。
本実施形態に係る微小電子機械装置Ｘでは、封止材３０としてガラスが用いられ、その封止材３０に電圧を印加することにより、封止材３０を介して半導体基板１１の一方主面１１ａと絶縁基板２１の上面２１ｂとを接合する。よって、封止材３０としてはんだ若しくはろう材等を用いた場合と異なり、半導体基板１１の一方主面１１ａと絶縁基板２１の上面２１ｂとを接合する際に、封止材３０が溶融して広がることが抑制される。また、封止材３０として別個に枠状の部材を用いる場合でも、半導体基板と枠状の部材との接合には、接合材としてはんだ若しくはろう材を用いることが一般的であるため、その接合の際に接合材が溶融して広がることが考えられるが、本実施形態に係る微小電子機械装置Ｘでは、封止材３０に電圧を印加して半導体基板１１と接合させるため、接合材が溶融して広がることが抑制される。よって、封止材３０若しくは接合材が溶融して広がることによる導電性接続材４０と封止材３０との間の電気的短絡の発生を防止することができる。これにより、本実施形態に係る微小電子機械装置Ｘでは、封止材３０と導電性接続材４０とのピッチを狭くすることができるため、小型の微小電子機械装置を実現することが可能になる。
また、半導体基板１１がシリコンから成り、封止材３０としてガラスを用いる場合、アルカリ金属、希土類、若しくはハロゲン化合物を添加した、半導体基板１１と熱膨張係数が近いパイレックス（登録商標）ガラス等を用いることができるので、半導体基板１１と配線基板２０とを歪及び反りのない状態で接合することができる。
また、本実施形態に係る微小電子機械装置Ｘは、半導体基板１１の一方主面１１ａに構成される微小電子機械機構１２を有する微小電子機械部品１０と、封止材３０に電圧を印加する機能を担う第２配線導体群２３を有する配線基板２０と、微小電子機械部品１０および配線基板２０と協働して微小電子機械機構１２を封止するための封止空間を構成し、且つ、電圧を印加することにより接合材として機能する封止材３０とを備えている。そのため、微小電子機械装置Ｘでは、電圧を印加することにより接合材として機能する封止材３０に対して配線基板２０の第２配線導体群２３により電圧を印加することができるので、封止材３０として有機成分を実質的に含有していないもの（例えば陽極接合用封止材）を採用して陽極接合により封止を行うことができる。このように、例えば陽極接合用封止材による陽極接合によって封止を行うと、有機成分の揮発などに起因して生じる残渣を実質的になくすことができるため、樹脂及びはんだなどに含まれる有機成分の揮発が生じ得る封止材による接合によって封止を行う場合に比べて、特に導電性接続材４０が封止材３０の外側にある場合に、微小電子機械機構１２の特性の劣化を抑制することができる。
また、本実施形態に係る微小電子機械装置Ｘでは、半導体基板１１の内部において、電極１３に対向する領域以外の領域、好ましくは封止材３０で囲まれた内側の領域、電極１３および配線導体５１にそれぞれ対向する領域以外の領域に、電極層５０が設けられるので、平面視したときに、半導体基板１１のほぼ全面が電極層５０によって覆われることになり、封止材３０による陽極接合をより容易に行うことができる。
微小電子機械装置Ｘにおける配線基板２０は、封止材３０に電圧を印加するのに対して、リード線ではなく、複数の貫通導体２３ａおよび導体パターン２３ｂを含んでなる第２配線導体群２３を採用しているため、微小電子機械装置Ｘの小型化を図るうえで好適である。また、リード線を採用する場合は、封止材３０とリード線との位置関係（リード線からの距離など）に依存して接合状態（接合強度）のバラツキが大きくなる傾向にあるため、例えば温度サイクル試験を行うと、相対的に接合強度の弱い部位においてリーク源となるクラックなどが発生し易くなる。しかし、微小電子機械装置Ｘでは、上述のようにリード線を採用する場合に比べて小型化を図ることができるため、その分接合強度のバラツキが抑制され、ひいてはリーク源となるクラックなどの発生を抑制することができる。したがって、微小電子機械装置Ｘでは、微小電子機械機構１２が位置する封止空間の気密封止性を充分に確保することができる。
微小電子機械装置Ｘにおける配線基板２０の第２配線導体群２３は、複数の貫通導体２３ａと電気的に接続され且つ内部において複数の貫通導体２３ａと交差する方向に広がる第３配線導体である導体層２３ｃを更に含んでいる。そのため、微小電子機械装置Ｘは、各貫通導体２３ａ間における電位差を小さくすることができるので、導体パターン２３ｂにおける電位のバラツキを低減することができる。すなわち、微小電子機械装置Ｘでは、導体パターン２３ｂを介して封止材３０に対してより均等に電圧を印加することができるので、封止材３０による接合強度のバラツキが抑制され、ひいてはリーク源となるクラックなどの発生を抑制することができる。したがって、微小電子機械装置Ｘでは、微小電子機械機構１２が位置する封止空間の気密封止性を充分に確保することができる。
加えて、微小電子機械装置Ｘは、その内部において複数の貫通導体２３ａと交差する方向に広がる導体層２３ｃを有しているため、封止材３０に電圧を印加して微小電子機械機構２を封止した後は、第２配線導体群２３を接地することにより導体層２３ｃの上方に位置する微小電子機械機構１２の収容領域（封止空間）に外部から作用する電気的ノイズの影響を低減することができる。したがって、微小電子機械装置Ｘでは、微小電子機械機構１２の収容領域（封止空間）における電気的シールド機能を高めることができる。
微小電子機械装置Ｘにおける配線基板２０の複数の貫通導体２３ａは、各貫通導体２３ａにより導体パターン２３ｂに生じる等電位線が略同形態となるように配置されている。このような構成によると、各貫通導体２３ａ間における電位差を実質的になくすことができるので導体パターン２３ｂにおける電位のバラツキをより低減することができる。すなわち、微小電子機械装置Ｘでは、導体パターン２３ｂを介して封止材３０に対してより均等に電圧を印加することができるので、封止材３０による接合強度のバラツキが抑制され、ひいてはリーク源となるクラックなどの発生を抑制することができる。したがって、微小電子機械装置Ｘでは、微小電子機械機構１２が位置する封止空間の気密封止性を充分に確保することができる。
微小電子機械装置Ｘは、平面視したとき、接続パッド２２ａが導体パターン２３ｂの外方に位置している。すなわち、第１配線導体群２２の一端は、半導体基板１１の一方主面１１ａと第１主面２１ｂとの封止材３０による接合部位よりも外側で、電極１３に電気的に接続される。このような構成によると、はんだなどに含まれる有機成分の揮発が生じ得る接合材により、接続パッド２２ａと微小電子機械部品１０の電極１３とを電気的に接合しても、このはんだから生じる有機成分が、導体パターン２３ｂより平面視したときに内方（微小電子機械機構１２が位置している封止空間内）に拡散（飛散）するのを防ぐことができる。したがって、微小電子機械装置Ｘでは、微小電子機械機構１２の特性の劣化を抑制することができる。
また、導電性接続材４０が封止材３０の外側にある場合には、接続パッド２２ａと微小電子機械部品１０の電極１３との電気的接合状態を外観検査によって行うことができる。したがって、電気的接合状態をＸ線による接合検査などを行わなくて済むため、接合検査の作業性を高めることができる。
さらに、導電性接続材４０が封止材３０の外側にある場合には、導電性接続材４０が、微小電子機械機構１２が位置する封止空間に移動（侵入）するのを防ぐことができる。したがって、微小電子機械装置Ｘでは、導電性接続材４０が微小電子機械機構１２に作用することに起因する問題の発生を防ぐことができるので、その信頼性を高めることができる。
なお、上述の説明では、封止材３０としてガラスを使用し、封止材３０に電圧を印加して封止材３０と半導体基板１１とを陽極接合したが、ガラスからなる封止材３０を加熱用溶融して、再度固化することにより、半導体基板１１と絶縁基板２１とをフリット接合してもよい。この場合に、封止材３０は溶融して広がるが絶縁性材料であるため、導電性接続材４０と封止材３０との間の電気的短絡を防止することができる。よって、封止材３０と導電性接続材４０とのピッチを狭くすることができ、小型の微小電子機械装置を実現することが可能になる。また、半導体基板１１と絶縁基板２１とをフリット接合する場合には、封止材３０に電圧を印加する際に用いる電極層５０及び第２配線導体群２３は不要となり、微小電子機械装置Ｘをより簡単に製造することができる。なお、封止材３０による機械的な接合（封止）と導電性接続材４０による電気的な接続とを同時に行なう場合、フリット接合させる封止材３０としては低軟化ガラスを、導電性接続材４０としては高融点金属をそれぞれ用いるのがよい。具体的には、封止材３０として、ビスマスガラス、リン酸ガラス、バナジウムガラス、ホウ珪酸ガラスなどの低軟化ガラスを用いることが好ましく、導電性接続材４０として、ＳｎＰｂ系高融点半田、ＡｎＳｎ、Ａｕ等を用いることが好ましい。なお、同時に接合を行わない場合は、一般に、導電性接続材４０による接続を行なった後、封止材３０によるフリット接合を行う。
また、微小電子機械装置Ｘでは、絶縁基板２１が第１主面２１ｂ側に第１凹部を有し、微小電子機械機構１２の少なくとも一部が第１凹部２１ａ内に収容されるので、半導体基板１１の一方主面１１ａと絶縁基板２１の第１主面２１ｂとをより接近させることができ、これによって、微小電子機械部品１０と配線基板２０とをより接近させることができ、装置の低背化を図り、小形化を図ることができる。
以下に、微小電子機械装置Ｘの製造方法について説明する。なお、図２Ａ〜図２Ｄにおいて、図解を容易にするために、電極層５０の図示を省略する。
まず、図２Ａに示すように、微小電子機械部品１０を構成要素として複数含む微小電子機械部品領域Ａ10を有する半導体母基板Ｂ10を用意する。この各構成要素には、それぞれ微小電子機械機構１２および電極１３が形成されている。
次に、図２Ｂに示すように、絶縁基板２１を含む配線基板２０を構成要素として複数含む絶縁基板領域Ａ20を有する配線母基板Ｂ20を用意する。この各構成要素には、それぞれ接続パッド２２ａおよび導体パターン２３ｂが形成されている。また、接続パッド２２ａ上には、導電性接続材４０が形成されており、導体パターン２３ｂ上には、封止材３０が形成されている。接続パッド２２ａ上への導電性接続材４０の形成は、導電性接続材４０として錫−銀系などのはんだを採用する場合、はんだボールを接続パッド２２ａ上に位置決めし、加熱溶融させたうえで接合させることにより行われる。導体パターン２３ｂ上への封止材３０の形成は、スパッタ法などによりガラス層を形成し、導体パターン２３ｂと同形状に形成されたガラスマスクを導体パターン２３ｂに対して位置合わせした後、露光およびエッチング処理することにより行われる。このようにして、予め、封止材３０および導電性接続材４０を所定位置に形成しておくと、封止材３０による機械的な接合（封止）と導電性接続材４０による電気的な接続とを同時的に行うことができるため、微小電子機械装置Ｘの製造作業性を向上させることができる。
次に、図２Ｃに示すように、半導体母基板Ｂ1 0と配線母基板Ｂ20とを封止材３０を介して接合することにより接合体を形成する。具体的には、半導体母基板Ｂ10と配線母基板Ｂ20との位置合わせ、すなわち、各電極層５０と各封止材３０、及び各電極１３と各導電性接続材４０の位置合わせを行った後、半導体母基板Ｂ10の各電極１３と配線母基板Ｂ20の各接続パッド２２ａとを導電性接続材４０を介して接合するとともに、半導体母基板Ｂ10と配線母基板Ｂ20の各導体パターン２３ｂとを封止材３０を介して接合することにより接合体を形成する。半導体母基板Ｂ10の各電極１３と配線母基板Ｂ20の各接続パッド２２ａとの接合は、導電性接続材４０として錫−銀系はんだを採用し且つ導電性接続材４０と封止材３０との高さが略同一の場合、配線母基板Ｂ20の各接続パッド２２ａ上に形成された導電性接続材４０上に半導体母基板Ｂ10の各電極１３を載置した後、所定温度（例えば２５０〜３００℃）および所定圧力（例えば０．１ＭＰａ）で熱圧着することにより行われる。一方、半導体母基板Ｂ10と配線母基板Ｂ20の各導体パターン２３ｂとの接合は、封止材３０としてパイレックス（登録商標）ガラスを採用し且つ封止材３０と導電性接続材４０との高さが略同一の場合、配線母基板Ｂ20の各導体パターン２３ｂ上に形成された封止材３０上に半導体母基板Ｂ10を載置した後、所定温度（例えば２００〜４００℃）で加熱し、その後、加圧（例えば０．０１ＭＰａ）しつつ、所定電圧（例えば５０〜３００Ｖ）を印加することにより行われる。
なお、加圧しつつ所定電圧を印加する方法としては、配線母基板Ｂ20の下面全体に電気的導通を行うための導電板（カーボン樹脂などにより構成）配置し、この導電板により加圧しつつ、半導体母基板Ｂ10の電極層５０と導電板の間に電圧を印加する方法などが挙げられる。このような方法によると、導電板により配線母基板Ｂ20を介して封止材３０の全体をより均等に加圧することができるのに加え、導電板により複数の貫通導体２３ａおよび導体パターン２３ｂを介して封止材３０の全体に対してより均等に電圧を印加することができる。したがって、本方法を採用すると、封止材３０全体における接合強度のバラツキが抑制され、ひいてはリーク源となるクラックなどの発生を抑制することができるため、微小電子機械機構１２が位置する封止空間の気密封止性を充分に確保することができる。
また、導電性接続材４０としてはんだを採用する場合、このはんだとしては、はんだによる接合温度が封止材３０による接合温度よりも高くなる材料を選択するのが好ましい。このような材料選択を行うと、まず封止材３０により封止を行った後で、所定温度まで上げて導電性接続材４０による電気的接続を行うことができるため、導電性接続材４０としてのはんだに含まれる有機成分などが微小電子機械機構１２に付着してしまうのを効果的に防ぐことができる。
次に、図２Ｄに示すように、半導体母基板Ｂ10および配線母基板Ｂ20の接合体を微小電子機械装置Ｘとなる構成要素ごとに、公知の分割手段（例えばダイシング加工）によって分割する。以上のようにして、微小電子機械装置Ｘを得ることができる。
本実施形態に係る微小電子機械装置Ｘの製造方法は、複数の微小電子機械装置Ｘを同時集約的に得ることができるため、微小電子機械装置Ｘの生産性を高めるうえで好適である。また、導電性接続材４０を用いて接続パッド２２ａと微小電子機械部品１０の電極１３とを電気的に接合する場合に、封止材３０を加熱するための熱及び加圧するための圧力を利用することができるため、このような電気的接合と封止材３０による封止とを同時的に行うことができる。したがって、上述の製造方法は、微小電子機械装置Ｘの生産性を高めるうえで好適である。
図３は、本発明の第２実施形態に係る微小電子機械装置Ｘ１を示す断面図である。本実施形態において、上述の実施形態の構成に対応する部分には同一の参照符を付し、その説明を省略する。微小電子機械装置Ｘ１は、微小電子機械部品１０Ａと、配線基板２０と、封止材３０と、導電性接続材４０とを含む。微小電子機械部品１０Ａは、半導体基板１１の内部に設けられ、一端が半導体基板１１の内部に設けられた電極層５０に導出され、他端が半導体基板１１の一方主面１１ａに対向する他方主面１１ｂまたは側面（本実施形態では他方主面１１ｂ）に導出される第５配線導体６０を備える。このように構成することによって、微小電子機械部品１０Ａ側から第５配線導体６０を介して封止材３０に電圧を印加することができ、微小電子機械部品１０Ａと配線基板２０との封止材３０による陽極接合を行うことができる。
図４は、本発明の第３実施形態に係る微小電子機械装置Ｘ２を示す断面図である。本実施形態において、上述の実施形態の構成に対応する部分には同一の参照符を付し、その説明を省略する。微小電子機械装置Ｘ２は、微小電子機械部品１０と、配線基板２０Ａと、封止材３０と、導電性接続材４０とを含む。配線基板２０Ａを構成する絶縁基板２１Ａは、第１主面２１ｂ側に、第１凹部２１ａとともに、第２凹部７０と、第３凹部７２とを有する。第２凹部７０は、第１凹部２１ａの外側を環状に包囲して設けられる。封止材３０の少なくとも一部（本実施形態では全部）は、第２凹部７０内に収容される。図４に示された本実施形態では、第１凹部２１ａと第２凹部７０とは連続しており、第１凹部２１ａと第２凹部７０とで１つの凹部７１を構成する。すなわち、この１つの凹部７１には、該１つの凹部７１を規定する絶縁基板２１Ａの内周面に隣接して環状の封止材３０が収容される。また、第３凹部７２は、凹部７１の外側に設けられる。そして、導電性接続材４０の少なくとも一部（本実施形態では全部）が、第３凹部７２内に収容される。このように、封止材３０の少なくとも一部が第２凹部７０、すなわち１つの凹部７１に収容されるので、半導体基板１１の一方主面１１ａと絶縁基板２１Ａの第１主面２１ｂとをより接近させることができ、これによって、微小電子機械部品１０と配線基板２０Ａとをより接近させることができ、装置の低背化を図り、装置の小形化を図ることができる。
なお、絶縁基板２１Ａに第２凹部７０を設けず、第３凹部７２のみを設けた場合でも、第３凹部７２の深さによって導電性接続材４０の量を調整することができるため、導電性接続材４０をより多く用いると、微小電子機械部品１０の電極１３と配線基板２０の接続パッド２２ａとの間の接続強度を高くすることができる。
以上、本発明の具体的な実施形態を示したが、本発明はこれに限定されるものではなく、発明の思想から逸脱しない範囲内で種々の変更が可能である。
本実施形態において微小電子機械装置Ｘは、各々１つの微小電子機械機構１２が構成されているが、１つの微小電子機械装置内に複数の微小電子機械機構１２を構成するようにしてもよい。
本実施形態において配線基板２０の絶縁基板２１には、第１凹部２１ａが形成されているが、この第１凹部２１ａは必ずしも必要ではなく、例えば封止材３０の高さを適宜設定することにより、微小電子機械機構１２の駆動領域（封止空間）を確保するようにしてもよい。
また、本実施形態において微小電子機械装置Ｘを平面視したとき、封止材３０の形状と導体パターン２３ｂの形状は重なるが、必ずしもそうである必要はなく、封止材３０と導体パターン２３ｂの少なくとも一部が重なっていればよい。ただし、重なる面積が大きいほど、導体パターン２３ｂを介して封止材３０に効率よく電圧を印加することができる。
本実施形態において、配線基板２０と図示しない外部電子回路基板との電気的な接続を行う外部端子としては、はんだボール２３ｄには限られず、リード端子、若しくは導電性接着剤などを採用してもよい。
本実施形態において、微小電子機械機構１２に対する電磁的な遮蔽効果を高めるべく、配線基板２０における絶縁基板２１の内部に接地電位が供給される導体層を更に形成してもよい。
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。
本発明の第１実施形態に係る微小電子機械装置を示す図である。 本発明の第１実施形態に係る微小電子機械装置を示す図である。 本発明の第１実施形態に係る微小電子機械装置を示す図である。 図１Ａ〜図１Ｃに示す微小電子機械装置の製造方法の一連の工程を示す断面図である。 本発明の第２実施形態に係る微小電子機械装置を示す断面図である。 本発明の第３実施形態に係る微小電子機械装置を示す断面図である。

Claims (13)

  1. 半導体基板、該半導体基板の一方主面に構成される微小電子機械機構、及び該微小電子機械機構に電気的に接続される電極を有する微小電子機械部品と、
    前記半導体基板の一方主面に対向する第１主面を有する絶縁基板と、
    前記絶縁基板の内部に設けられるとともに、一端が前記第１主面に導出され前記電極に電気的に接続される第１配線導体と、
    前記半導体基板の一方主面と前記第１主面との間で前記微小電子機械機構を取り囲むように配置され、前記微小電子機械機構を気密封止するガラスから成る封止材と、
    前記封止材から離間した位置で、前記電極と前記第１配線導体の前記一端とを電気的に接続する導電性接続材と、
    前記絶縁基板の内部に設けられるとともに、一端が前記第１主面に導出され前記封止材に電気的に接続される少なくとも１つの第２配線導体と、
    前記第２配線導体の前記一端と前記封止材との間に設けられた導体パターンと、を備え、
    前記微小電子機械部品は、前記半導体基板の内部に設けられ、前記半導体基板の側面に導出される電極層を備える微小電子機械装置。
  2. 前記封止材は、陽極接合により前記半導体基板に接合可能であることを特徴とする請求項１に記載の微小電子機械装置。
  3. 前記導電性接続材は、前記封止材の外側で、前記電極と前記第１配線導体の前記一端とを接続することを特徴とする請求項１または２に記載の微小電子機械装置。
  4. 前記絶縁基板は、前記第１主面側に第１凹部を有し、
    前記微小電子機械機構の少なくとも一部は、前記第１凹部内に収容されることを特徴とする請求項１〜３のいずれか１つに記載の微小電子機械装置。
  5. 前記絶縁基板は、前記第１主面側に第２凹部を有し、
    前記封止材の少なくとも一部は、前記第２凹部内に収容されることを特徴とする請求項１〜４のいずれか１つに記載の微小電子機械装置。
  6. 前記第２凹部は、環状であることを特徴とする請求項５に記載の微小電子機械装置。
  7. 前記第２配線導体は複数存在し、
    前記絶縁基板の内部に設けられるとともに、複数の前記第２配線導体を電気的に接続する第３配線導体を備えることを特徴とする請求項１〜６のいずれか１つに記載の微小電子機械装置。
  8. 平面視したとき、前記封止材の形状と前記導体パターンの形状は重なることを特徴とする請求項１〜７のいずれか１つに記載の微小電子機械装置。
  9. 前記微小電子機械部品は、前記半導体基板の内部に設けられ、一端が前記電極層に接続され、他端が前記半導体基板の該一方主面に対向する他方主面または側面に導出される第４配線導体を備えることを特徴とする請求項１〜８のいずれか１つに記載の微小電子機械装置。
  10. 請求項１〜９のいずれか１つに記載の微小電子機械装置の製造方法であって、
    前記絶縁基板における前記導体パターン上に前記封止材を形成する形成工程と、
    前記半導体基板の前記一方主面と前記絶縁基板の前記第１主面とを対向させるとともに、前記電極層と前記封止材、及び前記電極と前記導電性接続材をそれぞれ位置合わせする位置合わせ工程と、
    前記半導体基板と前記封止材とを陽極接合する接合工程と、
    前記導電性接続材を加熱して前記電極と前記第１配線導体の前記一端とを接続する接続工程と、を含み、
    前記接合工程は、
    前記封止材を加熱する工程と、
    前記半導体基板及び前記絶縁基板を介して前記封止材を加圧する工程と、
    前記半導体基板内の前記電極層及び前記絶縁基板内の前記第２配線導体を介して前記封止材に電圧を印加する工程と、を含むことを特徴とする微小電子機械装置の製造方法。
  11. 前記接合工程と前記接続工程とを同時に行うことを特徴とする請求項１０に記載の微小電子機械装置の製造方法。
  12. 請求項１〜９のいずれか１つに記載の微小電子機械装置の製造方法であって、
    前記微小電子機械部品を構成要素として含む微小電子機械部品領域を複数有する半導体母基板と、前記絶縁基板を構成要素として含む絶縁基板領域を複数有し、前記各絶縁基板に前記封止材をそれぞれ形成してなる配線母基板との位置合わせを行う位置合わせ工程と、
    前記半導体母基板における前記各半導体基板と前記各封止材とを陽極接合する接合工程と、
    前記各導電性接続材を加熱して前記電極と前記第１配線導体の前記一端とを接続する接続工程と、
    前記各封止材による前記半導体母基板と前記配線母基板との接合体を切断する工程と、を含み、
    前記接合工程は、
    前記封止材を加熱する工程と、
    前記半導体基板及び前記絶縁基板を介して前記封止材を加圧する工程と、
    前記半導体基板内の前記電極層及び前記絶縁基板内の前記第２配線導体を介して前記封止材に電圧を印加する工程と、を含むことを特徴とする微小電子機械装置の製造方法。
  13. 半導体基板、該半導体基板の一方主面に構成される微小電子機械機構、及び該微小電子機械機構に電気的に接続される電極を有する微小電子機械部品のための配線基板であって、
    前記半導体基板の一方主面に対向する第１主面を有する絶縁基板と、
    前記絶縁基板の内部に設けられるとともに、一端が前記第１主面に導出された第１配線導体と、
    前記絶縁基板の前記第１主面に設けられた環状の導体パターンと、
    前記導体パターン上に設けられた、前記微小電子機械機構を気密封止するガラスから成る封止材と、を備え、
    前記絶縁基板は、前記第１主面側に凹部を有し、
    前記封止材の少なくとも一部は、前記凹部内に収容されることを特徴とする配線基板。
JP2007551996A 2005-12-26 2006-12-26 微小電子機械装置およびその製造方法ならびに配線基板 Expired - Fee Related JP4675973B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005371519 2005-12-26
JP2005371519 2005-12-26
PCT/JP2006/325979 WO2007074846A1 (ja) 2005-12-26 2006-12-26 微小電子機械装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007074846A1 JPWO2007074846A1 (ja) 2009-06-04
JP4675973B2 true JP4675973B2 (ja) 2011-04-27

Family

ID=38218067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551996A Expired - Fee Related JP4675973B2 (ja) 2005-12-26 2006-12-26 微小電子機械装置およびその製造方法ならびに配線基板

Country Status (6)

Country Link
US (1) US8008739B2 (ja)
EP (1) EP1978555B1 (ja)
JP (1) JP4675973B2 (ja)
KR (1) KR100995301B1 (ja)
CN (1) CN101346815B (ja)
WO (1) WO2007074846A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8204352B2 (en) * 2007-11-29 2012-06-19 Kyocera Corporation Optical apparatus, sealing substrate, and method of manufacturing optical apparatus
US8023269B2 (en) * 2008-08-15 2011-09-20 Siemens Energy, Inc. Wireless telemetry electronic circuit board for high temperature environments
US7981765B2 (en) * 2008-09-10 2011-07-19 Analog Devices, Inc. Substrate bonding with bonding material having rare earth metal
US8125042B2 (en) * 2008-11-13 2012-02-28 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP5468242B2 (ja) * 2008-11-21 2014-04-09 株式会社東芝 Ｍｅｍｓパッケージおよびｍｅｍｓパッケージの製造方法
US8304274B2 (en) * 2009-02-13 2012-11-06 Texas Instruments Incorporated Micro-electro-mechanical system having movable element integrated into substrate-based package
TW201103626A (en) * 2009-04-28 2011-02-01 Corning Inc Microreactors with connectors sealed thereon; their manufacture
US9090456B2 (en) 2009-11-16 2015-07-28 Qualcomm Mems Technologies, Inc. System and method of manufacturing an electromechanical device by printing raised conductive contours
TWI397157B (zh) * 2009-12-28 2013-05-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
FR2968647A1 (fr) * 2010-12-08 2012-06-15 Kfm Technology Circuit comportant un composant recouvert d'un capot, procede pour realiser un tel circuit et dispositif pour la mise en oeuvre dudit procede
US9278849B2 (en) * 2012-06-15 2016-03-08 The Boeing Company Micro-sensor package and associated method of assembling the same
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
US10008473B2 (en) 2014-06-02 2018-06-26 Qorvo Us, Inc. Power package lid
US10199313B2 (en) 2014-06-02 2019-02-05 Qorvo Us, Inc. Ring-frame power package
US9666498B2 (en) * 2014-06-02 2017-05-30 Qorvo Us, Inc. Ring-frame power package
JP6981884B2 (ja) * 2018-01-22 2021-12-17 京セラ株式会社 配線基板、パッケージおよび電子装置
JP2019133987A (ja) * 2018-01-29 2019-08-08 京セラ株式会社 電子部品収納用基板およびこれを用いたパッケージ
EP3738922A1 (en) * 2019-05-13 2020-11-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hermetic optical component package having organic portion and inorganic portion
JP7476708B2 (ja) 2020-07-30 2024-05-01 日本電気株式会社 気密封止パッケージ、赤外線検知器及び気密封止パッケージの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179085A (ja) * 1996-08-27 2003-06-27 Omron Corp 電子部品
JP2005072420A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810170B2 (ja) * 1987-03-06 1996-01-31 株式会社日立製作所 半導体絶対圧力センサの製造方法
US5668057A (en) * 1991-03-13 1997-09-16 Matsushita Electric Industrial Co., Ltd. Methods of manufacture for electronic components having high-frequency elements
WO1998009312A1 (fr) * 1996-08-27 1998-03-05 Omron Corporation Micro-relais et son procede de fabrication
FR2780200B1 (fr) * 1998-06-22 2003-09-05 Commissariat Energie Atomique Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee
JP2001057436A (ja) 1999-08-18 2001-02-27 Matsushita Electric Ind Co Ltd 気密封止パッケージおよびその製造方法
JP4268480B2 (ja) * 2003-08-27 2009-05-27 京セラ株式会社 電子部品封止用基板およびそれを用いた電子装置
JP2005093645A (ja) * 2003-09-17 2005-04-07 Sony Corp 電子デバイス装置及び電子デバイス装置の製造方法
JP4312631B2 (ja) 2004-03-03 2009-08-12 三菱電機株式会社 ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179085A (ja) * 1996-08-27 2003-06-27 Omron Corp 電子部品
JP2005072420A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置の製造方法

Also Published As

Publication number Publication date
WO2007074846A1 (ja) 2007-07-05
CN101346815B (zh) 2012-03-28
US8008739B2 (en) 2011-08-30
CN101346815A (zh) 2009-01-14
JPWO2007074846A1 (ja) 2009-06-04
EP1978555A4 (en) 2012-08-08
KR20080080413A (ko) 2008-09-03
KR100995301B1 (ko) 2010-11-19
EP1978555B1 (en) 2016-12-28
US20100176468A1 (en) 2010-07-15
EP1978555A1 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
JP4675973B2 (ja) 微小電子機械装置およびその製造方法ならびに配線基板
US7932594B2 (en) Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component
CN108461453B (zh) 电子元件安装用基板、电子装置以及电子模块
CN109155288B (zh) 电子元件安装用基板和电子装置
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP5013824B2 (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP6592102B2 (ja) 電子素子実装用基板および電子装置
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP2008135594A (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP5213663B2 (ja) 電子装置の実装構造
JP2006310751A (ja) 電子装置
JP5274434B2 (ja) 電子部品収納用パッケージ
JP4404647B2 (ja) 電子装置および電子部品封止用基板
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP2010010360A (ja) 電子装置および電子装置の製造方法
JP2006185968A (ja) 電子装置
JP2012015172A (ja) 電子部品封止用基板およびその製造方法
JP4566105B2 (ja) 電子部品およびその実装構造
JP2008263174A (ja) 配線基板
JP2009289952A (ja) 機能デバイス及び機能デバイスの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4675973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees