JP6981884B2 - 配線基板、パッケージおよび電子装置 - Google Patents
配線基板、パッケージおよび電子装置 Download PDFInfo
- Publication number
- JP6981884B2 JP6981884B2 JP2018008241A JP2018008241A JP6981884B2 JP 6981884 B2 JP6981884 B2 JP 6981884B2 JP 2018008241 A JP2018008241 A JP 2018008241A JP 2018008241 A JP2018008241 A JP 2018008241A JP 6981884 B2 JP6981884 B2 JP 6981884B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring board
- grounding
- wall portion
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
配線基板の前記凹部内に搭載され、前記配線導体と電気的に接続された電子部品とを備えている。
(a)は図6(a)のA部を拡大して示す平面図であり、図8(b)および図8(c)は他の例の要部を拡大して示す平面図である。図9は図5に示す配線基板を用いたパッケージおよび電子装置の一例を示す分解斜視図である。図10(a)は図9に示す電子装置の平面図であり、図10(b)は図10(a)のB−B線における断面図である。なお、図10(a)に示す電子装置では蓋体を省略している。
である。この場合の中央部は、これら3つの側面からの距離が同程度の領域である。平面視でこれらの側面に接する円の中心を含む領域で、この円と中心が同じで直径が2分の1の円で囲まれる領域である。図8に示す例では、この円の中心に接地貫通導体4が設けられている。そして、接地貫通導体4の直径の2.5倍の径のランド部3aおよびランド部3aに接続された線状部3bを有する接地パッド3が設けられている。図8(a)および図8(b)に示す例では、線状部3bがランド部3aにおける絶縁基板1の側面側のみに接続された形状であり、図8(c)に示す例では、ランド部3aにおける凹部1a側にも線状部3bが接続された形状となっている。図8に示す例では、線状部3bは、ランド部3aから2つの外側面の間の角に向かって伸びる形状であるが、1つの外側面に向かって垂直に伸びる形状、あるいは2つの外側面に向かって伸びる形状、例えば図7(a)に示す例のような形状のものを45度傾けたものとすることもできる。
。この場合には、母基板のうち基板領域の境界に沿って分割用の溝が設けられていてもよい。また、多数個取り基板の各基板領域に電子部品40を搭載した後に、これを分割して複数の電子装置100を得るようにしてもよい。
力学量)は、配線導体2を介して絶縁基板1の下面等の外表面に電気的に導出される。
1a・・・凹部
1b・・・第1面
1c・・・壁部
1d・・・第2面
2・・・配線導体
2a・・・接続パッド
2b・・・貫通導体
2c・・・内部配線層
2cg・・・接地導体
2d・・・端子電極
3・・・接地パッド
3a・・・ランド部
3b・・・線状部
4・・・接地貫通導体
10・・・配線基板
20・・・蓋体
30・・・導電性接着剤
60・・・パッケージ
40・・・電子部品
40a・・・電極
41・・・接続部材
100・・・電子装置
Claims (8)
- 凹部が設けられた第1面を有するセラミックからなる絶縁基板と、
該絶縁基板の内部に設けられた接地導体を含む配線導体と、
前記絶縁基板の前記第1面上に設けられた接地パッドと、
前記凹部を取り囲む壁部を貫通して前記接地パッドと前記接地導体とを接続する接地貫通導体とを備えており、
蓋体を前記第1面および前記接地パッドに導電性接着剤で接合する接合部を有しており、該接合部が枠状であり、
平面視において、前記接地パッドの内側端部は、前記接合部の内縁より内側に位置している配線基板。 - 前記接地パッドおよび前記接地貫通導体を複数備える請求項1に記載の配線基板。
- 平面視において、前記壁部は厚みの厚い部分を有しており、前記接地パッドおよび前記接地貫通導体は、前記壁部の厚みの厚い部分に設けられている請求項1または請求項2に記載の配線基板。
- 前記接地貫通導体は前記壁部における厚み方向の中央部に位置しており、前記接地パッドは前記接地貫通導体と接続され前記接地貫通導体を覆うランド部と、該ランド部における前記絶縁基板の側面側に接続された線状部とを備えている請求項3に記載の配線基板。
- 前記接地パッドにおける前記線状部の幅は前記ランド部の幅より小さい請求項4に記載の配線基板。
- 前記絶縁基板の平面視の形状および前記凹部の平面視の形状が矩形状で前記壁部の平面視形状が矩形枠状であり、前記接地パッドが設けられる、前記壁部の厚みの厚い部分は矩形の角部に位置している請求項1乃至請求項5のいずれかに記載の配線基板。
- 請求項1乃至請求項6のいずれかに記載の配線基板と、
導電部を有する前記蓋体と、
前記配線基板の前記第1面と前記蓋体とを接合するとともに、前記配線基板の前記接地パッドと前記蓋体の前記導電部とを電気的に接続する前記導電性接着剤とを備えているパッケージ。 - 請求項7に記載のパッケージと、該パッケージにおける前記配線基板の前記凹部内に搭載され、前記配線導体と電気的に接続された電子部品とを備えている電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018008241A JP6981884B2 (ja) | 2018-01-22 | 2018-01-22 | 配線基板、パッケージおよび電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018008241A JP6981884B2 (ja) | 2018-01-22 | 2018-01-22 | 配線基板、パッケージおよび電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019129189A JP2019129189A (ja) | 2019-08-01 |
JP6981884B2 true JP6981884B2 (ja) | 2021-12-17 |
Family
ID=67473194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018008241A Active JP6981884B2 (ja) | 2018-01-22 | 2018-01-22 | 配線基板、パッケージおよび電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6981884B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7438781B2 (ja) * | 2020-02-17 | 2024-02-27 | 日本特殊陶業株式会社 | 配線基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275739A (ja) * | 1993-03-23 | 1994-09-30 | Sony Corp | セラミック製アダプター及びセラミックパッケージ |
JP3437827B2 (ja) * | 2000-09-22 | 2003-08-18 | 京セラ株式会社 | 圧電発振器 |
US6587008B2 (en) * | 2000-09-22 | 2003-07-01 | Kyocera Corporation | Piezoelectric oscillator and a method for manufacturing the same |
JP2007095956A (ja) * | 2005-09-28 | 2007-04-12 | Kyocera Corp | 電子部品収納用パッケージ |
US8008739B2 (en) * | 2005-12-26 | 2011-08-30 | Kyocera Corporation | Microelectromechanical apparatus and method for producing the same |
JP2009267866A (ja) * | 2008-04-25 | 2009-11-12 | Kyocera Kinseki Corp | 圧電発振器 |
JP5409261B2 (ja) * | 2008-11-26 | 2014-02-05 | 京セラ株式会社 | 電子部品搭載用基板の製造方法 |
JP2010192670A (ja) * | 2009-02-18 | 2010-09-02 | Yamaha Corp | 半導体パッケージ及びその製造方法 |
JP6118170B2 (ja) * | 2013-05-10 | 2017-04-19 | 日本特殊陶業株式会社 | 多層セラミック基板およびその製造方法 |
-
2018
- 2018-01-22 JP JP2018008241A patent/JP6981884B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019129189A (ja) | 2019-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6496865B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP5763682B2 (ja) | Mems及びasicを備える小型化した電気的デバイス及びその製造方法 | |
JP4186843B2 (ja) | 立体的電子回路装置 | |
JP6732932B2 (ja) | 撮像素子実装用基体、撮像装置および撮像モジュール | |
US10573591B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
US10261282B2 (en) | Imaging element mounting substrate, imaging device and imaging module | |
JP6981884B2 (ja) | 配線基板、パッケージおよび電子装置 | |
JP2001356064A (ja) | 圧力検出装置用パッケージ | |
JP2007095956A (ja) | 電子部品収納用パッケージ | |
JP7023724B2 (ja) | パッケージおよび電子装置 | |
US20230269543A1 (en) | Package, microphone device, and electronic apparatus | |
US10681831B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP6813682B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP2018186488A (ja) | 配線基板およびrfidモジュール | |
JP2020053578A (ja) | 回路基板および電子部品 | |
WO2019146699A1 (ja) | 配線基板、電子装置及び電子モジュール | |
JP6555960B2 (ja) | 電子部品搭載用パッケージおよび電子装置 | |
JP6312256B2 (ja) | 電子部品収納用パッケージ | |
JP6809898B2 (ja) | センサ用配線基板およびセンサ装置 | |
JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
JP4164089B2 (ja) | 電子部品収納用パッケージ及びそれを用いた半導体装置 | |
JP6605971B2 (ja) | センサ用パッケージおよびセンサ装置 | |
JP2021115637A (ja) | Mems装置 | |
JP2015076584A (ja) | 電子部品収納用パッケージ | |
JP2007294636A (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210820 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6981884 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |