JP4186843B2 - 立体的電子回路装置 - Google Patents
立体的電子回路装置 Download PDFInfo
- Publication number
- JP4186843B2 JP4186843B2 JP2004058436A JP2004058436A JP4186843B2 JP 4186843 B2 JP4186843 B2 JP 4186843B2 JP 2004058436 A JP2004058436 A JP 2004058436A JP 2004058436 A JP2004058436 A JP 2004058436A JP 4186843 B2 JP4186843 B2 JP 4186843B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- relay
- board
- circuit
- shield conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
図1(a)は、本発明の第1の実施の形態に係る図1(b)のA−A’から見た立体的電子回路装置の断面図、図1(b)は図1(a)の中継基板10の斜視図である。なお、図1(a)の中継基板10は、内部を詳細に示すために誇張して示している。また、以下の各実施の形態においても同様である。
図5(a)は本発明の第2の実施の形態に係る図5(b)のA−A’から見た立体的電子回路装置の断面図、図5(b)は図5(a)の中継基板のモールド樹脂で樹脂封止する前の状態を示す斜視図である。図1と同じ構成要素については同じ符号をつけて、説明は省略する。図5において、第1の実施の形態とは、中継基板14の対向面60以外の外周部の一部に電子部品230を搭載する窪み部220を設ける点で構成が異なり、他の構成は同様である。
図7(a)は本発明の第3の実施の形態に係る図7(b)のA−A’から見た立体的電子回路装置の断面図、図7(b)は図7(a)の中継基板のモールド樹脂で樹脂封止する前の状態を示す斜視図である。図5と同じ構成要素については同じ符号をつけて、説明は省略する。図7において、第2の実施の形態とは、中継基板16の対向面60に形成する窪み部260が対向面60には到達する構造を有する点で構成が異なり、他の構成は同様である。
図9(a)は、本発明の第4の実施の形態に係る図9(b)のA−A’から見た立体的電子回路装置の断面図、図9(b)は図9(a)の中継基板10の斜視図である。図1と同じ構成要素については同じ符号をつけて、説明は省略する。
図11(a)は、本発明の第5の実施の形態に係る図11(b)のA−A’から見た立体的電子回路装置の断面図、図11(b)は図11(a)の中継基板10の斜視図である。図1と同じ構成要素については同じ符号をつけて、説明は省略する。
図12(a)は、本発明の第6の実施の形態に係る図12(b)のA−A’から見た立体的電子回路装置の断面図、図12(b)は図12(a)の中継枠310の斜視図である。図1と同じ構成要素については同じ符号をつけて、説明は省略する。なお、図12(a)の中継枠310は、内部を詳細に示すために誇張して示しており、以下の各実施の形態においても同様である。
20 第1の回路基板
30 第2の回路基板
40,190 接続部材
50,220,260,360 窪み部
60 第1の回路基板と第2の回路基板と対向する面(対向面)
70,230,270,320 電子部品
80,240,280,330 引き出し配線
90,255 ランド部
100,250 ビアホール
110 基板接続ランド
120 第3のシールド導体
130 第1のシールド導体
140 第2のシールド導体
150 (第1の回路基板または第2の回路基板の)電極
155 絶縁性基材
160 (第1の回路基板または第2の回路基板の)導電性ビア
170,180,350 他の電子部品
200 モールド樹脂
210 貫通孔
290,340 基板接続配線
300 接続端子
310 中継枠
Claims (16)
- 第1のシールド導体を備える第1の回路基板と、
第2のシールド導体を備える第2の回路基板と、
前記第1の回路基板と前記第2の回路基板との間に設けられた中継基板とを備え、
前記中継基板は、窪み部を有し、前記窪み部に電子部品が搭載され、前記電子部品からの引き出し配線が設けられ、前記第1の回路基板と前記第2の回路基板と対向する部分に前記引き出し配線と前記第1の回路基板と前記第2の回路基板とを接続するためのランド部とが設けられると共に、前記中継基板の外周部に第3のシールド導体が形成されており、
前記第1の回路基板と前記第2の回路基板が前記中継基板の前記ランド部を介して三次元的に接続されると共に、前記第1のシールド導体、前記第2のシールド導体および前記第3のシールド導体が接続されていることを特徴とする立体的電子回路装置。 - 前記第1の回路基板と前記第2の回路基板の少なくとも一方に他の電子部品が実装されていることを特徴とする請求項1に記載の立体的電子回路装置。
- 前記中継基板の前記窪み部が、前記第1の回路基板と前記第2の回路基板と対向する面の少なくとも一部に設けられ、前記電子部品が前記窪み部に搭載されていることを特徴とする請求項1または請求項2に記載の立体的電子回路装置。
- 前記中継基板の前記窪み部が、前記第1の回路基板と前記第2の回路基板と対向する面以外の面の少なくとも一部に設けられ、前記窪み部に前記電子部品が搭載されると共に、前記窪み部がモールド樹脂で樹脂封止されていることを特徴とする請求項1または請求項2に記載の立体的電子回路装置。
- 前記中継基板の前記窪み部が、前記第1の回路基板と前記第2の回路基板と対向する面の少なくとも一部および前記対向する面以外の面の少なくとも一部に設けられ、前記電子部品が前記窪み部に搭載されると共に、少なくとも前記対向する面以外の面に設けられた前記窪み部はモールド樹脂で樹脂封止されていることを特徴とする請求項1または請求項2に記載の立体的電子回路装置。
- 前記窪み部に複数の前記電子部品が搭載されていることを特徴とする請求項1から請求項5までのいずれかに記載の立体的電子回路装置。
- 前記中継基板に前記第1の回路基板と前記第2の回路基板と対向するように貫通したビアホールが設けられ、前記中継基板に前記ビアホールと前記第1の回路基板と前記第2の回路基板とを接続するための基板接続ランドが設けられていることを特徴とする請求項1から請求項6までのいずれかに記載の立体的電子回路装置。
- 前記第1の回路基板あるいは前記第2の回路基板に実装された前記他の電子部品と対向する前記窪み部の前記電子部品とが、互いに重ならない位置に搭載されていることを特徴とする請求項2から請求項7までのいずれかに記載の立体的電子回路装置。
- 前記中継基板が複数個連結されて、前記第1の回路基板と前記第2の回路基板とが三次元的に接続されていることを特徴とする請求項1から請求項8までのいずれかに記載の立体的電子回路装置。
- 第1のシールド導体を備える第1の回路基板と、
第2のシールド導体を備える第2の回路基板と、
前記第1の回路基板と前記第2の回路基板との間に設けられ、外周部に第3のシールド導体を備える中継枠とを有し、
前記中継枠は、内側側面に電子部品が搭載されると共に前記電子部品からの引き出し配線が設けられ、前記第1の回路基板と前記第2の回路基板と対向する部分に前記引き出し配線と前記第1の回路基板と前記第2の回路基板とを接続するためのランド部を備え、
前記第1の回路基板と前記第2の回路基板が前記中継枠の前記ランド部を介して三次元的に接続されると共に、前記第1のシールド導体、前記第2のシールド導体および前記第3のシールド導体が接続されていることを特徴とする立体的電子回路装置。 - 前記第1の回路基板と前記第2の回路基板の少なくとも一方に他の電子部品が実装されていることを特徴とする請求項10に記載の立体的電子回路装置。
- 前記中継枠の窪み部が前記第1の回路基板と前記第2の回路基板と対向する面以外の面の少なくとも一部に設けられ、前記窪み部に前記電子部品が搭載されると共に、前記窪み部がモールド樹脂で樹脂封止されていることを特徴とする請求項10または請求項11に記載の立体的電子回路装置。
- 前記中継枠が複数個連結されて、前記第1の回路基板と前記第2の回路基板とが三次元的に接続されていることを特徴とする請求項10から12までのいずれかに記載の立体的電子回路装置。
- 前記中継枠の内側側面に基板接続配線が設けられ、前記中継枠の前記第1の回路基板と前記第2の回路基板と対向する部分に前記基板接続配線と接続される基板接続ランドが設けられていることを特徴とする請求項10から請求項13までのいずれかに記載の立体的電子回路装置。
- 前記基板接続配線が、前記中継枠を貫通するビアホールを備えていることを特徴とする請求項14に記載の立体的電子回路装置。
- 前記第1の回路基板と前記第2の回路基板の少なくとも一方が、フレキシブル回路基板からなることを特徴とする請求項1から請求項15までのいずれかに記載の立体的電子回路装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004058436A JP4186843B2 (ja) | 2004-03-03 | 2004-03-03 | 立体的電子回路装置 |
US10/985,325 US7613010B2 (en) | 2004-02-02 | 2004-11-10 | Stereoscopic electronic circuit device, and relay board and relay frame used therein |
CNB2004101007061A CN100563405C (zh) | 2004-02-02 | 2004-12-10 | 立体电子电路装置及其中继基板和中继框 |
US12/562,444 US20100008056A1 (en) | 2004-02-02 | 2009-09-18 | Stereoscopic electronic circuit device, and relay board and relay frame used therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004058436A JP4186843B2 (ja) | 2004-03-03 | 2004-03-03 | 立体的電子回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005251889A JP2005251889A (ja) | 2005-09-15 |
JP4186843B2 true JP4186843B2 (ja) | 2008-11-26 |
Family
ID=35032104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004058436A Expired - Fee Related JP4186843B2 (ja) | 2004-02-02 | 2004-03-03 | 立体的電子回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4186843B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101737234B1 (ko) | 2015-12-01 | 2017-05-17 | 권덕식 | 무선 통신 장치의 전자파 차폐 장치 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4588033B2 (ja) * | 2004-11-12 | 2010-11-24 | パナソニック株式会社 | デジタルテレビジョン受信機用回路モジュール |
US20080102701A1 (en) * | 2004-11-24 | 2008-05-01 | Matsushita Electric Industrial Co., Ltd. | Connector with Shield, and Circuit Board Device |
WO2007116657A1 (ja) * | 2006-04-10 | 2007-10-18 | Panasonic Corporation | 中継基板とその製造方法およびそれを用いた立体回路装置 |
WO2007125849A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 基板接合部材ならびにそれを用いた三次元接続構造体 |
JP4839950B2 (ja) * | 2006-04-28 | 2011-12-21 | パナソニック株式会社 | 中継用基板およびそれを用いた立体的電子回路構造体 |
CN101467500B (zh) * | 2006-06-27 | 2012-08-08 | 松下电器产业株式会社 | 中继基板以及电路安装结构体 |
JP4879992B2 (ja) * | 2006-09-22 | 2012-02-22 | パナソニック株式会社 | 回路装置 |
WO2008059643A1 (fr) * | 2006-11-16 | 2008-05-22 | Panasonic Corporation | Appareil de circuit électronique tridimensionnel |
JP4876906B2 (ja) * | 2006-12-26 | 2012-02-15 | パナソニック株式会社 | 三次元基板間接続構造体およびそれを用いた立体回路装置 |
JP5056004B2 (ja) * | 2006-12-26 | 2012-10-24 | パナソニック株式会社 | 三次元基板間接続構造体およびそれを用いた立体回路装置 |
KR100898503B1 (ko) * | 2007-09-04 | 2009-05-20 | 주식회사 아이에스시테크놀러지 | 고주파 인터포저 |
JP5058766B2 (ja) | 2007-12-07 | 2012-10-24 | 山陽特殊製鋼株式会社 | 鉛フリー接合用材料を用いてはんだ付けしてなる電子機器 |
JP2009252893A (ja) * | 2008-04-03 | 2009-10-29 | Elpida Memory Inc | 半導体装置 |
JP5331527B2 (ja) * | 2009-03-18 | 2013-10-30 | オリンパス株式会社 | 立体配線構造物 |
JP2013138129A (ja) * | 2011-12-28 | 2013-07-11 | Panasonic Corp | 半導体装置およびその製造方法 |
JPWO2016047004A1 (ja) * | 2014-09-25 | 2017-08-31 | 日本電気株式会社 | 電気回路システム、アンテナシステムおよび回路シールドケース |
TWI621378B (zh) | 2015-07-29 | 2018-04-11 | 乾坤科技股份有限公司 | 具有電磁屏蔽結構的電子模組及其製造方法 |
JP6685874B2 (ja) | 2016-09-23 | 2020-04-22 | 株式会社ジャパンディスプレイ | 表示装置 |
JP6711419B2 (ja) * | 2016-12-28 | 2020-06-17 | 株式会社村田製作所 | インターポーザ基板、回路モジュール |
WO2018139048A1 (ja) * | 2017-01-27 | 2018-08-02 | 株式会社村田製作所 | インターポーザおよび電子機器 |
CN210692812U (zh) * | 2017-02-01 | 2020-06-05 | 株式会社村田制作所 | 内插器以及电子设备 |
KR102400748B1 (ko) | 2017-09-12 | 2022-05-24 | 삼성전자 주식회사 | 인터포저를 포함하는 전자 장치 |
WO2019194346A1 (ko) * | 2018-04-05 | 2019-10-10 | 엘지전자 주식회사 | Pcb 적층 구조체와 이를 포함하는 이동 단말기 |
JP6930793B2 (ja) * | 2019-10-28 | 2021-09-01 | Necスペーステクノロジー株式会社 | モジュール構造およびモジュールの製造方法 |
CN112930030B (zh) * | 2019-12-05 | 2022-09-23 | 荣耀终端有限公司 | 电路板组件及电子设备 |
KR20210136387A (ko) * | 2020-05-07 | 2021-11-17 | 삼성전자주식회사 | 인터포저를 포함하는 전자 장치 |
WO2022209319A1 (ja) * | 2021-04-02 | 2022-10-06 | 株式会社村田製作所 | 配線基板及びモジュール |
WO2024047809A1 (ja) * | 2022-08-31 | 2024-03-07 | 日立Astemo株式会社 | 電子制御装置 |
-
2004
- 2004-03-03 JP JP2004058436A patent/JP4186843B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101737234B1 (ko) | 2015-12-01 | 2017-05-17 | 권덕식 | 무선 통신 장치의 전자파 차폐 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP2005251889A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4186843B2 (ja) | 立体的電子回路装置 | |
US7613010B2 (en) | Stereoscopic electronic circuit device, and relay board and relay frame used therein | |
JP4858541B2 (ja) | 中継基板および電子回路実装構造体 | |
KR100627099B1 (ko) | 적층형 반도체 장치 | |
TWI466249B (zh) | 半導體封裝件及其製造方法 | |
JP4393400B2 (ja) | 立体的電子回路装置およびその中継基板 | |
US8942004B2 (en) | Printed circuit board having electronic components embedded therein | |
JP5018483B2 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
US7816783B2 (en) | Resin wiring substrate, and semiconductor device and laminated semiconductor device using the same | |
JP6408540B2 (ja) | 無線モジュール及び無線モジュールの製造方法 | |
JP6950757B2 (ja) | 高周波モジュール | |
WO2001071806A1 (fr) | Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable | |
TW201630084A (zh) | 半導體封裝結構及半導體製程 | |
JP4046088B2 (ja) | 立体的電子回路装置およびその中継基板と中継枠 | |
US20130083502A1 (en) | Package substrate | |
JP7354594B2 (ja) | 電子素子モジュール及びその製造方法 | |
JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
KR20200123572A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JP2018201248A (ja) | 無線モジュール | |
WO2020049989A1 (ja) | モジュールおよびモジュールの製造方法 | |
WO2019111873A1 (ja) | モジュール | |
JP4463139B2 (ja) | 立体的電子回路装置 | |
KR102345061B1 (ko) | 반도체 패키지 | |
JPH1092968A (ja) | 半導体ベアチップ実装基板 | |
JP2009231480A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20061213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |