TWI397157B - 具微機電元件之封裝結構及其製法 - Google Patents

具微機電元件之封裝結構及其製法 Download PDF

Info

Publication number
TWI397157B
TWI397157B TW098145250A TW98145250A TWI397157B TW I397157 B TWI397157 B TW I397157B TW 098145250 A TW098145250 A TW 098145250A TW 98145250 A TW98145250 A TW 98145250A TW I397157 B TWI397157 B TW I397157B
Authority
TW
Taiwan
Prior art keywords
package structure
microelectromechanical
microelectromechanical component
layer
encapsulation layer
Prior art date
Application number
TW098145250A
Other languages
English (en)
Other versions
TW201123367A (en
Inventor
詹長岳
黃建屏
柯俊吉
黃君安
黃致明
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW098145250A priority Critical patent/TWI397157B/zh
Priority to US12/769,041 priority patent/US8198689B2/en
Publication of TW201123367A publication Critical patent/TW201123367A/zh
Priority to US13/492,220 priority patent/US8564115B2/en
Application granted granted Critical
Publication of TWI397157B publication Critical patent/TWI397157B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

具微機電元件之封裝結構及其製法
本發明係有關於一種封裝結構及其製法，尤指一種具微機電元件之封裝結構及其製法。
微機電系統(Micro Electro Mechanical System,MEMS)是一種兼具電子與機械功能的微小裝置，在製造上則藉由各種微細加工技術來達成，可將微機電元件設置於晶片的表面上，且以保護罩或底膠進行封裝保護，而得到一微機電封裝結構。請參閱第1A至1D圖，係習知具微機電元件之封裝結構之各式態樣之剖視示意圖。
如第1A圖所示，係揭露於第6,809,412號美國專利者，其係先於基板10上設置晶片14，且該晶片14上具有微機電元件141，再將該晶片14以導線11電性連接該基板10，最後於該基板10上設置玻璃蓋體12，以封蓋該晶片14、微機電元件141及導線11。
如第1B圖所示，係揭露於第6,303,986號美國專利者，其係先於具有微機電元件141之晶片14上設置玻璃蓋體12，以封蓋該微機電元件141，再將該晶片14設於承載用之導線架10’上，接著以導線11電性連接該導線架10’與晶片14，最後以封裝材15包覆導線架10’、導線11、蓋體12與晶片14。
惟，上述習知之封裝結構均具有承載件(如第1A圖之基板10與第1B圖之導線架10’)，導致增加整體結構之厚度，而無法滿足微小化之需求。因此，遂發展出一種無承載件之封裝結構。
如第1C圖所示之無承載件之封裝結構，在第7,368,808號美國專利中，係先於具有電性連接墊140及微機電元件141之晶片14上設置具有導電通孔120之玻璃蓋體12，以封蓋該微機電元件141，且該導電通孔120兩側具有接觸墊122，內側之接觸墊122對應連接該電性連接墊140，而外側之接觸墊122上則形成有銲球16，俾該晶片14藉由該銲球16連接至其他電子元件。
如第1D圖所示之第6,846,725號美國專利之封裝結構，係先於具有電性連接墊140及微機電元件141之晶片14上設置具有導電通孔120之玻璃蓋體12，以封蓋該微機電元件141，且該電性連接墊140上具有銲錫凸塊142，而該導電通孔120兩側具有接觸墊122，令內側之接觸墊122對應連接該銲錫凸塊142，使該晶片14藉由外側之該接觸墊122連接至其他電子元件。
惟，上述習知之封裝結構雖無承載件而可滿足微小化之需求，但於設置該蓋體12前，需先於該蓋體12中製作導電通孔120，不僅玻璃鑽孔之成本高，且該導電通孔120兩側之接觸墊122容易發生對位不精準或結合不穩固，導致電性連接不良，進而影響該晶片14外接電子元件的品質。
因此，如何避免上述習知技術中之種種問題，實已成目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種具微機電元件之封裝結構，係包括：晶片，該晶片上具有複數電性連接墊與微機電元件；蓋體，係設於該晶片上並罩住該微機電元件；凸塊，係設於各該電性連接墊上；封裝層，係設於該晶片上，並包覆該凸塊與電性連接墊，其中，該封裝層具有包覆該蓋體之凸出部且該凸塊之部分表面外露於該封裝層表面；以及金屬導線層，係設於該封裝層上並連接該凸塊，該金屬導線層具有複數接觸墊。
於另一態樣中，該封裝層係具有與該蓋體頂面齊平之凸出部且該凸塊之部分表面外露於該封裝層表面。
前述之封裝結構中，該晶片之材質可為矽，該微機電元件可為陀螺儀、加速度計或射頻微機電元件，該蓋體之材質可為玻璃或矽，該凸塊之材質為金屬，該金屬可為金(Au)、銅(Cu)或如錫之銲料，該封裝層之材料可為熱固性樹脂。
於本發明之具微機電元件之封裝結構中，復可包括於各該接觸墊上設有銲球。
依上所述之封裝結構，該凸出部具有向外傾斜之側壁，較佳地，該側壁與該凸出部之夾角角度為45°至90°。此外，相對於蓋體而言該凸塊可位於蓋體外圍。
又於前述之具微機電元件之封裝結構中，該金屬導線層上可設有具有防銲層開孔的防銲層，令各該接觸墊外露於各該防銲層開孔，並於各該接觸墊上可設有該銲球，該銲球與接觸墊之間復可設有凸塊底下金屬層，該凸塊底下金屬層可為金、鎳、鎳/金、或金/鎳/金之層狀結構。
於本發明之封裝結構中，該凸出部復可具有外露該蓋體的封裝層開口，令該微機電元件外露於該封裝層開口，再者，該金屬導線層復可延伸至該封裝層開口中的蓋體上，且該等接觸墊係位於該蓋體上。
於凸出部與該蓋體頂面齊平之封裝結構中，該金屬導線層復可延伸至該蓋體上，且該等接觸墊係位於該蓋體上。
本發明復揭露一種具微機電元件之封裝結構之製法，係包括：提供一晶圓，該晶圓上具有複數電性連接墊與複數微機電元件；於該晶圓上設置複數蓋體，各該蓋體對應罩住各該微機電元件；於各該電性連接墊上形成凸塊；於該晶圓上形成封裝層以包覆該蓋體、凸塊與電性連接墊；切割該蓋體周緣之封裝層，以於相鄰該蓋體之間形成側壁及凹槽，並外露出該等凸塊之部分表面；於該封裝層上形成連接該等凸塊的金屬導線層，該金屬導線層具有複數接觸墊；以及沿著各該凹槽進行切單製程。
依上所述之封裝結構之製法，可利用倒角切法切割該蓋體周緣之封裝層，且該凹槽可為頂寬底窄者。
於本發明之封裝結構之製法中，復可包括於該切單製程前，在各該接觸墊上形成銲球。
依前述之具微機電元件之封裝結構之製法，該晶圓之材質可為矽，該微機電元件可為陀螺儀、加速度計或射頻微機電元件，該蓋體之材質可為玻璃或矽，該凸塊之材質可為金屬，該金屬可為金、銅或如錫之銲料，形成該凸塊之方式可為打線或植球，該封裝層之材料可為熱固性樹脂。
於上述之封裝結構之製法中，該側壁與該封裝層頂面之夾角角度可為45°至90°，該倒角切法可利用具有角度之割刀或雷射刻槽來進行。
又依前述之具微機電元件之封裝結構之製法，復可包括於該金屬導線層上形成具有防銲層開孔的防銲層，令各該接觸墊外露於各該防銲層開孔，並於各該接觸墊上可形成該銲球。另一方面，可復包括於形成銲球前，於該接觸墊上形成凸塊底下金屬層，使凸塊底下金屬層位於銲球與接觸墊之間，該凸塊底下金屬層可為金、鎳、鎳/金、或金/鎳/金之層狀結構。
又於本發明之具微機電元件之封裝結構之製法中，該微機電元件上方的封裝層復可具有外露該蓋體的封裝層開口，以令該微機電元件外露於該封裝層開口。再者，該金屬導線層復可延伸至該封裝層開口中的蓋體上，且該等接觸墊係位於該蓋體上。
依前所述之封裝結構之製法，該封裝層頂面可與該蓋體頂面齊平，該金屬導線層復可延伸至該蓋體上，且該等接觸墊係位於該蓋體上。
由上可知，本發明之具微機電元件之封裝結構係直接於晶片上完成封裝，而不需額外的承載件，因此可減少整體封裝結構的厚度；再者，本發明之封裝結構不需於蓋體上鑽孔，不僅製程簡單而易於實施，且因製程步驟減少而降低成本；另外，由於本發明係晶圓級封裝(wafer-level packaging)，故可減少許多不必要的步驟，進而大幅縮短整體製作時間。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
第一實施例
請參閱第2A至2H圖，係本發明之具微機電元件之封裝結構及其製法之第一實施例之剖視示意圖，其中，第2F圖係俯視圖，第2F’圖係第2F圖之剖視圖。
如第2A圖所示，提供一晶圓20，該晶圓20上具有複數電性連接墊201與複數微機電(MEMS)元件202；其中，該晶圓20之材質可為矽，該微機電元件202可為陀螺儀(gyroscope)、加速度計(accelerometer)或射頻微機電(RF MEMS)元件。
如第2B圖所示，於該晶圓20上設置複數蓋體21，各該蓋體21對應罩住各該微機電元件202；其中，該蓋體21之材質可為玻璃或矽。
如第2C圖所示，於各該電性連接墊201上形成凸塊(stud bump)22；其中，該凸塊22之材質為金屬且較佳為金、銅或如錫之銲料，又形成該凸塊22之方式可為打線或植球。
如第2D圖所示，於該晶圓20上形成封裝層23，且該封裝層23包覆該蓋體21、凸塊22與電性連接墊201；其中，該封裝層23之材料可為介電材之膠材，例如：環氧樹脂(Epoxy)或環氧樹脂成形塑料(Epoxy Molding Compound，簡稱EMC)等熱固性樹脂。另一方面，亦可以僅包覆該蓋體側面之方式形成封裝層，以令該封裝層頂面與該蓋體頂面齊平。
如第2E圖所示，利用倒角切法(bevel cut)以於該蓋體21周緣切割該封裝層23，以於相鄰該蓋體21之間形成側壁231為斜邊及頂寬底窄的凹槽230，並使該等凸塊22之部分表面外露於該封裝層23表面；其中，該側壁231與該封裝層23頂面之夾角角度θ較佳係45°至90°，該倒角切法(bevel cut)可利用具有角度之割刀或雷射刻槽(laser grooving)來進行。
如第2F及2F’圖所示，於該封裝層23上形成連接該等凸塊22的金屬導線層24，該金屬導線層24電性連接凸塊22，一端向微機電元件202方向延伸，並於端點形成接觸墊241。
如第2G圖所示，於切單製程前，在各該接觸墊241上形成銲球25；亦可先於該金屬導線層24上形成具有防銲層開孔(未圖示)的防銲層(未圖示)，令各該接觸墊241外露於各該防銲層開孔，再於各該接觸墊241上形成銲球25；再者，於形成該銲球25前，仍可先形成凸塊底下金屬層(under bump metallurgy，簡稱UBM)，再於該凸塊底下金屬層上形成該銲球25，且該凸塊底下金屬層可為金、鎳、鎳/金、或金/鎳/金之層狀結構。由於該凸塊底下金屬層之製作乃習知技術，故不再於本文中及圖式贅述。
如第2H圖所示，沿著各該凹槽230進行切單製程(singulation)，俾完成複數具微機電元件202之封裝結構2。
本發明復揭露一種具微機電元件之封裝結構，係包括：晶片20’，該晶片20’上具有複數電性連接墊201與微機電元件202；蓋體21，係設於該晶片20’上並罩住該微機電元件202；凸塊22，係設於各該電性連接墊201上；封裝層23，係設於該晶片20’上，並包覆該蓋體21、凸塊22與電性連接墊201，且該凸塊22之部分表面外露於該封裝層23表面，具體而言，該封裝層23具有包覆該蓋體21之凸出部233；以及金屬導線層24，係設於該封裝層23上並連接該凸塊22，詳言之，由封裝結構2外圍向內觀之，該金屬導線層24主要係自凸塊22端向微機電元件202延伸，並於該微機電元件202或蓋體21上方處形成有接觸墊241，於各該接觸墊241上設有銲球25。
於上述之具微機電元件之封裝結構中，該晶片20’之材質可為矽，該微機電元件202可為陀螺儀(gyroscope)、加速度計(accelerometer)或射頻微機電(RF MEMS)元件，該蓋體21之材質可為玻璃或矽，該凸塊22之材質可為金屬且較佳為金、銅或如錫之銲料，該封裝層23之材料可為介電材之膠材，例如：環氧樹脂(Epoxy)或環氧樹脂成形塑料(Epoxy Molding Compound，簡稱EMC)等熱固性樹脂。
於本實施例之具微機電元件之封裝結構中，該凸出部233之側壁231與該凸出部233頂面之夾角角度θ較佳係45°至90°，且該凸塊22可位於該蓋體21外圍。
又於前述之封裝結構中，於該金屬導線層24上設有具有防銲層開孔(未圖示)的防銲層(未圖示)，令各該接觸墊241外露於各該防銲層開孔，並於各該接觸墊241上形成該銲球25。
於所述之具微機電元件之封裝結構中，該銲球25與接觸墊241之間復可設有凸塊底下金屬層(未圖示)，且該凸塊底下金屬層可為金、鎳、鎳/金、或金/鎳/金之層狀結構。
第二實施例
如第3圖所示，係本發明之具微機電元件之封裝結構之第二實施例之剖視示意圖，其與第2H圖所示之封裝結構2相似，主要不同處在於本實施例之封裝結構3之微機電元件202上方的封裝層23凸出部233具有外露該蓋體21的封裝層開口232，令該微機電元件202外露於該封裝層開口232，該封裝結構3之製法大致相似於第一實施例，故在此不加以贅述。
第三實施例
如第4圖所示，係本發明之具微機電元件之封裝結構之第三實施例之剖視示意圖，其與第3圖所示之封裝結構3相似，主要不同處在於本實施例之封裝結構4之金屬導線層24復延伸至該封裝層開口232中的蓋體21上，且該等接觸墊241係位於該蓋體21上，該封裝結構4之製法大致相似於第一實施例，故在此不加以贅述。
第四實施例
如第5圖所示，係本發明之具微機電元件之封裝結構之第四實施例之剖視示意圖，其與第2H圖所示之封裝結構2相似，主要不同處在於本實施例之封裝結構5之封裝層23頂面與該蓋體21頂面齊平，亦即，該封裝層23之凸出部233與該蓋體21頂面齊平。該封裝結構5之製法大致相似於第一實施例，其中，可如第2D圖所示形成的封裝層23高於蓋體21之高度；或者，於形成封裝層23的步驟中，僅令封裝層23包覆該蓋體21側面而與該蓋體21頂面齊平。
第五實施例
如第6圖所示，係本發明之具微機電元件之封裝結構之第五實施例之剖視示意圖，其與第5圖所示之封裝結構5相似，主要不同處在於本實施例之封裝結構6之金屬導線層24復延伸至該蓋體21上，且該等接觸墊241係位於該蓋體21上，該封裝結構6之製法大致相似於第一實施例，故在此不加以贅述。
綜上所述，本發明之具微機電元件之封裝結構係直接於晶片上完成封裝，而不需額外的承載件，因此可減少整體封裝結構的厚度；再者，本發明之封裝結構不需於蓋體上鑽孔，不僅製程簡單而易於實施，且因製程步驟減少而降低成本；另外，由於本發明係晶圓級封裝，故可減少許多不必要的步驟，進而大幅縮短整體製作時間。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10．．．基板
10’．．．導線架
11．．．導線
12、21．．．蓋體
120．．．導電通孔
122、241．．．接觸墊
14．．．晶片
140、201．．．電性連接墊
141、202．．．微機電元件
142．．．銲錫凸塊
15．．．封裝材
16、25．．．銲球
2、3、4、5、6．．．封裝結構
20．．．晶圓
20’．．．晶片
22．．．凸塊
23．．．封裝層
230．．．凹槽
231．．．側壁
232．．．封裝層開口
233．．．凸出部
24．．．金屬導線層
θ．．．角度
第1A至1D圖係習知具微機電元件之封裝結構之各式態樣之剖視示意圖；
第2A至2H圖係本發明之具微機電元件之封裝結構及其製法之第一實施例之剖視示意圖，其中，第2F圖係俯視圖，第2F’圖係第2F圖之剖視圖；
第3圖係本發明之具微機電元件之封裝結構之第二實施例之剖視示意圖；
第4圖係本發明之具微機電元件之封裝結構之第三實施例之剖視示意圖；
第5圖係本發明之具微機電元件之封裝結構之第四實施例之剖視示意圖；以及
第6圖係本發明之具微機電元件之封裝結構之第五實施例之剖視示意圖。
20’．．．晶片
201．．．電性連接墊
202．．．微機電元件
21．．．蓋體
22．．．凸塊
23．．．封裝層
230．．．凹槽
231．．．側壁
233．．．凸出部
θ．．．角度
24．．．金屬導線層
241．．．接觸墊
2．．．封裝結構
25．．．銲球

Claims (38)

  1. 一種具微機電元件之封裝結構，係包括：晶片，該晶片上具有複數電性連接墊與微機電元件；蓋體，係設於該晶片上並罩住該微機電元件；凸塊，係設於各該電性連接墊上；封裝層，係設於該晶片上，並包覆該凸塊與電性連接墊，其中，該封裝層具有包覆該蓋體之凸出部，且該凸塊之部分表面外露於該封裝層表面；以及金屬導線層，係設於該封裝層上並連接該凸塊，該金屬導線層具有複數接觸墊。
  2. 一種具微機電元件之封裝結構，係包括：晶片，該晶片上具有複數電性連接墊與微機電元件；蓋體，係設於該晶片上並罩住該微機電元件；凸塊，係設於各該電性連接墊上；封裝層，係設於該晶片上，並包覆該凸塊與電性連接墊，其中，該封裝層具有與該蓋體頂面齊平之凸出部，且該凸塊之部分表面外露於該封裝層表面；以及金屬導線層，係設於該封裝層上並連接該凸塊，該金屬導線層具有複數接觸墊。
  3. 如申請專利範圍第1或2項之具微機電元件之封裝結構，其中，該晶片之材質為矽。
  4. 如申請專利範圍第1或2項之具微機電元件之封裝結構，其中，該微機電元件為陀螺儀、加速度計或射頻微機電元件。
  5. 如申請專利範圍第1或2項之具微機電元件之封裝結構，其中，該蓋體之材質為玻璃或矽。
  6. 如申請專利範圍第1或2項之具微機電元件之封裝結構，其中，該凸塊之材質為金屬。
  7. 如申請專利範圍第6項之具微機電元件之封裝結構，其中，該金屬為金、銅或錫。
  8. 如申請專利範圍第1或2項之具微機電元件之封裝結構，其中，該封裝層之材料為熱固性樹脂。
  9. 如申請專利範圍第1或2項之具微機電元件之封裝結構，復包括於各該接觸墊上設有銲球。
  10. 如申請專利範圍第1或2項之具微機電元件之封裝結構，其中，該凸出部具有向外傾斜之側壁。
  11. 如申請專利範圍第10項之具微機電元件之封裝結構，其中，該側壁與該凸出部頂面之夾角角度為45°至90°。
  12. 如申請專利範圍第10項之具微機電元件之封裝結構，其中，該凸塊位於該蓋體外圍。
  13. 如申請專利範圍第9項之具微機電元件之封裝結構，其中，該金屬導線層上設有具有防銲層開孔的防銲層，令各該接觸墊外露於各該防銲層開孔，並於各該接觸墊上設有該銲球。
  14. 如申請專利範圍第9項之具微機電元件之封裝結構，其中，該銲球與接觸墊之間復設有凸塊底下金屬層。
  15. 如申請專利範圍第14項之具微機電元件之封裝結構，其中，該凸塊底下金屬層為金、鎳、鎳/金、或金/鎳/金之層狀結構。
  16. 如申請專利範圍第2項之具微機電元件之封裝結構，其中，該金屬導線層復延伸至該蓋體上，且該等接觸墊係位於該蓋體上。
  17. 如申請專利範圍第1項之具微機電元件之封裝結構，其中，該凸出部復具有外露該蓋體的封裝層開口，令該微機電元件外露於該封裝層開口。
  18. 如申請專利範圍第17項之具微機電元件之封裝結構，其中，該金屬導線層復延伸至該封裝層開口中的蓋體上，且該等接觸墊係位於該蓋體上。
  19. 一種具微機電元件之封裝結構之製法，係包括：提供一晶圓，該晶圓上具有複數電性連接墊與複數微機電元件；於該晶圓上設置複數蓋體，各該蓋體對應罩住各該微機電元件；於各該電性連接墊上形成凸塊；於該晶圓上形成封裝層以包覆該蓋體、凸塊與電性連接墊；切割該蓋體周緣之封裝層，以於相鄰該蓋體之間形成側壁及凹槽，並外露出該等凸塊之部分表面；於該封裝層上形成連接該等凸塊的金屬導線層，該金屬導線層具有複數接觸墊；以及沿著各該凹槽進行切單製程。
  20. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，係利用倒角切法切割該蓋體周緣之封裝層。
  21. 如申請專利範圍第20項之具微機電元件之封裝結構之製法，其中，該倒角切法是利用具有角度之割刀或雷射刻槽來進行。
  22. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，其中，該凹槽係頂寬底窄者。
  23. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，其中，該晶圓之材質為矽。
  24. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，其中，該微機電元件為陀螺儀、加速度計或射頻微機電元件。
  25. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，其中，該蓋體之材質為玻璃或矽。
  26. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，其中，該凸塊之材質為金屬。
  27. 如申請專利範圍第26項之具微機電元件之封裝結構之製法，其中，該金屬為金、銅或錫。
  28. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，係藉由打線或植球形成該凸塊。
  29. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，其中，該封裝層之材料為熱固性樹脂。
  30. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，其中，該側壁與該封裝層頂面之夾角角度為45°至90°。
  31. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，復包括於該切單製程前，在各該接觸墊上形成銲球。
  32. 如申請專利範圍第31項之具微機電元件之封裝結構之製法，復包括於該金屬導線層上形成具有防銲層開孔的防銲層，令各該接觸墊外露於各該防銲層開孔，並於各該接觸墊上形成該銲球。
  33. 如申請專利範圍第31項之具微機電元件之封裝結構之製法，復包括於形成銲球前，於該接觸墊上形成凸塊底下金屬層。
  34. 如申請專利範圍第33項之具微機電元件之封裝結構之製法，其中，該凸塊底下金屬層為金、鎳、鎳/金、或金/鎳/金之層狀結構。
  35. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，其中，該微機電元件上方的封裝層復具有外露該蓋體的封裝層開口，以令該微機電元件外露於該封裝層開口。
  36. 如申請專利範圍第35項之具微機電元件之封裝結構之製法，其中，該金屬導線層復延伸至該封裝層開口中的蓋體上，且該等接觸墊係位於該蓋體上。
  37. 如申請專利範圍第19項之具微機電元件之封裝結構之製法，其中，該封裝層頂面與該蓋體頂面齊平。
  38. 如申請專利範圍第37項之具微機電元件之封裝結構之製法，其中，該金屬導線層復延伸至該蓋體上，且該等接觸墊係位於該蓋體上。
TW098145250A 2009-12-28 2009-12-28 具微機電元件之封裝結構及其製法 TWI397157B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098145250A TWI397157B (zh) 2009-12-28 2009-12-28 具微機電元件之封裝結構及其製法
US12/769,041 US8198689B2 (en) 2009-12-28 2010-04-28 Package structure having micro-electromechanical element and fabrication method thereof
US13/492,220 US8564115B2 (en) 2009-12-28 2012-06-08 Package structure having micro-electromechanical element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098145250A TWI397157B (zh) 2009-12-28 2009-12-28 具微機電元件之封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201123367A TW201123367A (en) 2011-07-01
TWI397157B true TWI397157B (zh) 2013-05-21

Family

ID=44186409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145250A TWI397157B (zh) 2009-12-28 2009-12-28 具微機電元件之封裝結構及其製法

Country Status (2)

Country Link
US (2) US8198689B2 (zh)
TW (1) TWI397157B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304274B2 (en) * 2009-02-13 2012-11-06 Texas Instruments Incorporated Micro-electro-mechanical system having movable element integrated into substrate-based package
FR3088018B1 (fr) * 2018-11-06 2023-01-13 Mbda France Procede de liaison par brassage permettant d'ameliorer la tenue en fatigue de joints brases

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
US6808954B2 (en) * 2001-09-07 2004-10-26 Intel Corporation Vacuum-cavity MEMS resonator
US7368808B2 (en) * 2003-06-30 2008-05-06 Intel Corporation MEMS packaging using a non-silicon substrate for encapsulation and interconnection
US7456497B2 (en) * 2002-12-27 2008-11-25 Shinko Electric Industries Co., Ltd. Electronic devices and its production methods

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US7943412B2 (en) * 2001-12-10 2011-05-17 International Business Machines Corporation Low temperature Bi-CMOS compatible process for MEMS RF resonators and filters
US6624003B1 (en) * 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
KR100584972B1 (ko) * 2004-06-11 2006-05-29 삼성전기주식회사 밀봉용 스페이서가 형성된 ｍｅｍｓ 패키지 및 그 제조 방법
WO2007057814A2 (en) * 2005-11-17 2007-05-24 Koninklijke Philips Electronics N.V. Electronic device comprising a mems element
JP4675973B2 (ja) * 2005-12-26 2011-04-27 京セラ株式会社 微小電子機械装置およびその製造方法ならびに配線基板
US7550778B2 (en) * 2006-05-17 2009-06-23 Innovative Micro Technology System and method for providing access to an encapsulated device
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
US20100087024A1 (en) * 2008-06-19 2010-04-08 Noureddine Hawat Device cavity organic package structures and methods of manufacturing same
WO2010006065A2 (en) * 2008-07-08 2010-01-14 Wispry, Inc. Thin-film lid mems devices and methods
JP5468242B2 (ja) * 2008-11-21 2014-04-09 株式会社東芝 Ｍｅｍｓパッケージおよびｍｅｍｓパッケージの製造方法
US8304274B2 (en) * 2009-02-13 2012-11-06 Texas Instruments Incorporated Micro-electro-mechanical system having movable element integrated into substrate-based package
US8350381B2 (en) * 2010-04-01 2013-01-08 Infineon Technologies Ag Device and method for manufacturing a device
GB2485830A (en) * 2010-11-26 2012-05-30 Cambridge Silicon Radio Ltd Stacked multi-chip package using encapsulated electroplated pillar conductors; also able to include MEMS elements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
US6808954B2 (en) * 2001-09-07 2004-10-26 Intel Corporation Vacuum-cavity MEMS resonator
US7456497B2 (en) * 2002-12-27 2008-11-25 Shinko Electric Industries Co., Ltd. Electronic devices and its production methods
US7368808B2 (en) * 2003-06-30 2008-05-06 Intel Corporation MEMS packaging using a non-silicon substrate for encapsulation and interconnection

Also Published As

Publication number Publication date
US20120241937A1 (en) 2012-09-27
US8564115B2 (en) 2013-10-22
US8198689B2 (en) 2012-06-12
US20110156180A1 (en) 2011-06-30
TW201123367A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
TWI395312B (zh) 具微機電元件之封裝結構及其製法
US9418940B2 (en) Structures and methods for stack type semiconductor packaging
JP4977388B2 (ja) 集積回路ダイをウエハレベルパッケージングする方法及び該方法を用いて得られる複合ウエハ並びにウエハレベルパッケージ
US8102039B2 (en) Semiconductor device and manufacturing method thereof
KR101473093B1 (ko) 반도체 디바이스 및 그 제조 방법
US8154115B1 (en) Package structure having MEMS element and fabrication method thereof
US20090127682A1 (en) Chip package structure and method of fabricating the same
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US9911685B2 (en) Land structure for semiconductor package and method therefor
US11682656B2 (en) Semiconductor device package and method for manufacturing the same
US11538801B2 (en) Semiconductor package
CN110676242A (zh) 半导体封装件及其制造方法
JP5358089B2 (ja) 半導体装置
TW201349414A (zh) 具微機電元件之封裝結構及其製法
EP3301712B1 (en) Semiconductor package assembley
TWI397157B (zh) 具微機電元件之封裝結構及其製法
US8653661B2 (en) Package having MEMS element and fabrication method thereof
KR20130116643A (ko) 범프를 갖는 기판, 반도체칩, 및 반도체 패키지와, 그 제조방법
CN102126697B (zh) 具有微机电元件的封装结构及其制造方法
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
TWI582903B (zh) 半導體封裝結構及其製作方法
TW202335198A (zh) 半導體封裝結構及其製造方法
TW202143419A (zh) 晶圓級晶片尺寸封裝結構及其製造方法
JP5188039B2 (ja) 半導体装置及び半導体構成体並びにそれらの製造方法
KR20170108649A (ko) 몰드 플래시를 억제한 반도체 패키지 및 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees