KR20170108649A - 몰드 플래시를 억제한 반도체 패키지 및 제조 방법 - Google Patents
몰드 플래시를 억제한 반도체 패키지 및 제조 방법 Download PDFInfo
- Publication number
- KR20170108649A KR20170108649A KR1020160032902A KR20160032902A KR20170108649A KR 20170108649 A KR20170108649 A KR 20170108649A KR 1020160032902 A KR1020160032902 A KR 1020160032902A KR 20160032902 A KR20160032902 A KR 20160032902A KR 20170108649 A KR20170108649 A KR 20170108649A
- Authority
- KR
- South Korea
- Prior art keywords
- vent hole
- package substrate
- die
- mold compound
- guard
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 147
- 150000001875 compounds Chemical class 0.000 claims abstract description 95
- 238000000465 moulding Methods 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 230000006835 compression Effects 0.000 claims description 24
- 238000007906 compression Methods 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 238000005452 bending Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 17
- 238000000748 compression moulding Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 11
- 238000005553 drilling Methods 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 3
- HUWSZNZAROKDRZ-RRLWZMAJSA-N (3r,4r)-3-azaniumyl-5-[[(2s,3r)-1-[(2s)-2,3-dicarboxypyrrolidin-1-yl]-3-methyl-1-oxopentan-2-yl]amino]-5-oxo-4-sulfanylpentane-1-sulfonate Chemical compound OS(=O)(=O)CC[C@@H](N)[C@@H](S)C(=O)N[C@@H]([C@H](C)CC)C(=O)N1CCC(C(O)=O)[C@H]1C(O)=O HUWSZNZAROKDRZ-RRLWZMAJSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- OMBVEVHRIQULKW-DNQXCXABSA-M (3r,5r)-7-[3-(4-fluorophenyl)-8-oxo-7-phenyl-1-propan-2-yl-5,6-dihydro-4h-pyrrolo[2,3-c]azepin-2-yl]-3,5-dihydroxyheptanoate Chemical compound O=C1C=2N(C(C)C)C(CC[C@@H](O)C[C@@H](O)CC([O-])=O)=C(C=3C=CC(F)=CC=3)C=2CCCN1C1=CC=CC=C1 OMBVEVHRIQULKW-DNQXCXABSA-M 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229940126540 compound 41 Drugs 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
제1표면에 반대되는 제2표면 상에 반도체 칩(chip)이 실장되고, 제2표면에 위치하는 입구로부터 제1표면에 위치하는 출구로 연장되는 벤트홀(vent hole) 및 벤트홀의 출구 주위에 제1표면으로부터 돌출되도록 세워진 벤트홀 가드(guard)를 포함하는 패키지 기판을 준비하고, 몰드 컴파운드(mold compound)가 반도체 칩을 덮고 반도체 칩과 패키지 기판 사이를 지나 벤트홀로 유입되도록 몰드 컴파운드 및 패키지 기판에 몰딩(molding) 압력을 인가하여 몰딩(molding)하는 반도체 패키지 제조 방법 및 이에 따른 패키지 구조를 제시한다. 벤트홀 가드는 벤딩(bending)되어 벤트홀의 출구를 막아 몰드 컴파운드가 출구로 유출되는 것을 막을 수 있다.
Description
본 출원은 반도체 패키지 기술에 관한 것으로, 몰드 플래시(mold flash)를 억제한 반도체 패키지 및 제조 방법에 관한 것이다.
반도체 칩(chip)을 플립 칩 패키지(flip chip package) 구조로 패키지하는 기술이 개발되고 있다. 플립 칩의 하부 갭(under gap)를 채우기 위해서, 다양한 기술적 시도들이 이루어지고 있다. 플립 칩과 패키지 기판 사이에 몰드 컴파운드(mold compound) 물질을 유입시켜 채울 경우, 플립 칩이 실장된 표면에 반대되는 패키지 기판의 이면에 몰드 플래시(mold flash) 현상이 유발될 수 있다. 몰드 플래시 현상은 플립 칩 패키지에 불량을 야기하는 요인이 될 수 있다.
본 출원은 몰드 플래시(mold flash)를 억제한 반도체 패키지 제조 방법을 제시하고자 한다.
본 출원은 몰드 플래시(mold flash)를 억제한 반도체 패키지 구조를 제시하고자 한다.
본 출원의 일 관점은, 제1표면에 반대되는 제2표면 상에 반도체 칩(chip)이 실장되고, 상기 제2표면에 위치하는 입구로부터 상기 제1표면에 위치하는 출구로 연장되는 벤트홀(vent hole) 및 상기 벤트홀의 출구 주위에 상기 제1표면으로부터 돌출되도록 세워진 벤트홀 가드(guard)를 포함하는 패키지 기판을 준비하는 단계; 및 몰드 컴파운드(mold compound)가 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이를 지나 상기 벤트홀로 유입되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 몰딩(molding) 압력을 인가하여 몰딩(molding)하는 단계;를 포함하고, 상기 몰딩 중에 상기 벤트홀 가드는 상기 몰딩 압력에 의해 벤딩(bending)되어 상기 벤트홀의 출구를 막아 상기 몰드 컴파운드가 상기 출구로 유출되는 것을 막는 반도체 패키지 제조 방법을 제시한다.
본 출원의 일 관점은, 제1표면에 반대되는 제2표면 상에 반도체 칩(chip)이 실장되고, 상기 제2표면에 위치하는 입구로부터 연장되는 제1벤트홀(vent hole), 상기 제1표면에 위치하는 출구로부터 상기 제1벤트홀에 이어지고 상기 제1표면에 대해 사선 방향으로 연장된 제2벤트홀, 및 상기 제2벤트홀의 출구 주위에 상기 제1표면으로부터 돌출되도록 세워진 벤트홀 가드(guard)를 포함하는 패키지 기판을 준비하는 단계; 및 몰드 컴파운드(mold compound)가 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이를 지나 상기 제1 및 제2벤트홀들로 유입되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 몰딩(molding) 압력을 인가하여 몰딩(molding)하는 단계;를 포함하고, 상기 몰딩 중에 상기 벤트홀 가드는 상기 몰딩 압력에 의해 벤딩(bending)되어 상기 제2벤트홀의 출구를 막아 상기 몰드 컴파운드가 상기 출구로 유출되는 것을 막는 반도체 패키지 제조 방법을 제시한다.
본 출원의 일 관점은, 제1표면에 반대되는 제2표면을 가지고, 상기 제1표면에 위치하는 출구로 연장되는 벤트홀(vent hole) 및 상기 제1표면 상에 세워지고 상기 벤트홀의 출구를 막도록 벤딩(bending)된 벤트홀 가드(guard)를 포함하는 패키지 기판; 상기 패키지 기판의 상기 제2표면 상에 실장된 반도체 칩; 및 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이 부분 및 상기 벤트홀 내로 유입되어 상기 벤트홀 가드에 맞닿은 몰드 컴파운드(mold compound);를 포함하는 반도체 패키지를 제시한다.
본 출원의 실시예들에 따르면, 몰드 플래시(mold flash)를 억제한 반도체 패키지 제조 방법을 제시하고자 할 수 있다.
또한, 몰드 플래시(mold flash)를 억제한 반도체 패키지 구조를 제시할 수 있다.
도 1은 플립 칩 패키지(flip chip package)를 보여주는 단면도이다.
도 2는 플립 칩 패키지에 발생된 몰드 플래시(mold flash) 현상을 보여주는 평면도이다.
도 3은 일 예에 의한 컴프레션 몰드 시스템(compression mold system)을 보여주는 단면도이다.
도 4 내지 도 9는 일 예에 의한 반도체 패키지 제조 방법을 보여주는 도면들이다.
도 10은 일 예에 의한 반도체 패키지 구조를 보여주는 단면도이다.
도 11 내지 13는 일 예에 의한 반도체 패키지 제조 방법을 보여주는 도면들이다.
도 14는 일 예에 의한 반도체 패키지 구조를 보여주는 단면도이다.
도 15 내지 도 20은 일 예에 의한 패키지 기판의 벤트홀 가드(vent hole guard)를 형성하는 방법을 보여주는 도면들이다.
도 2는 플립 칩 패키지에 발생된 몰드 플래시(mold flash) 현상을 보여주는 평면도이다.
도 3은 일 예에 의한 컴프레션 몰드 시스템(compression mold system)을 보여주는 단면도이다.
도 4 내지 도 9는 일 예에 의한 반도체 패키지 제조 방법을 보여주는 도면들이다.
도 10은 일 예에 의한 반도체 패키지 구조를 보여주는 단면도이다.
도 11 내지 13는 일 예에 의한 반도체 패키지 제조 방법을 보여주는 도면들이다.
도 14는 일 예에 의한 반도체 패키지 구조를 보여주는 단면도이다.
도 15 내지 도 20은 일 예에 의한 패키지 기판의 벤트홀 가드(vent hole guard)를 형성하는 방법을 보여주는 도면들이다.
본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다. 본 출원의 예의 기재에서 "제1" 및 "제2", "상부(top)"및 "하부(bottom or lower)"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다.
반도체 패키지는 반도체 다이 또는 칩과 같은 전자 소자들을 포함할 수 있으며, 반도체 다이 또는 칩은 전자 회로가 집적된 반도체 기판이 다이(die) 또는 칩 형태로 절단 가공된 형태를 포함할 수 있다. 반도체 칩은 DRAM이나 SRAM, FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나, 또는 반도체 기판에 논리 회로가 집적된 로직(logic) 다이나 에이직(ASIC) 칩을 의미할 수 있다. 패키지 기판은 반도체 칩을 외부의 다른 기기에 전기적을 접속시키기 위한 기판으로, 반도체 기판과 달리 유전 물질층의 기판 바디(body)에 회로 배선(circuit trace)들을 구비할 수 있다. 패키지 기판은 인쇄회로기판(PCB) 형태일 수 있다. 반도체 패키지는 휴대 단말기와 같은 정보통신 기기나, 바이오(bio)나 헬스케어(health care) 관련 전자 기기들, 인간에 착용 가능한(wearable) 전자 기기들에 적용될 수 있다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 플립 칩 패키지를 보여주는 단면도이고, 도 2는 몰드 플래시를 보여주는 평면도이다.
도 1 및 도 2에 보이듯이, 패키지 기판(10)의 제1표면(11) 상에 실장된 플립 칩(20)을 포함하여 플립 칩 패키지(90)가 이루어질 수 있다. 플립 칩(20)과 패키지 기판(10)은 범프(bump: 30)에 의해 전기적으로 접속될 수 있다. 플립 칩(20)을 덮는 몰드 컴파운드(40)를 몰딩(molding)할 때, 플립 칩(20)과 패키지 기판(10) 사이의 하부 갭을 메우도록 몰드 컴파운드의 흐름(41)을 유도할 수 있다. 패키지 기판(10)을 관통하는 벤트홀(vent hole: 19)로 몰드 컴파운드의 흐름(41)이 이끌리어, 몰드 컴파운드(40)가 플립 칩(20)과 패키지 기판(10) 사이의 하부 갭을 메울 수 있는 기술이 개발되고 있다.
벤트홀(19)에 유입된 몰드 컴파운드 흐름(41)의 일부는 패키지 기판(10)의 제2표면(13) 상으로 흘러 넘쳐, 제1표면(13) 상에 구비되고 있는 솔더볼 패드(solder ball pad: 15)를 오염시키는 몰드 플래시(45)를 유발할 수 있다. 정상적인 솔더볼 패드(15)에는 솔더볼(50)이 부착되지만, 몰드 플래시(45)에 의해 표면이 오염된 솔더볼 패드(15E)에는 솔더볼(51) 부착되지 못할 수 있다. 몰드 플래시(45)는 패드(15E)의 오염 문제 이외에도 파티클(particle) 유발, 솔더 레지스트(solder resist) 오염 등의 문제를 플립 칩 패키지(90)에 야기하는 원인으로 작용할 수 있다.
도 3은 일 예에 따른 반도체 패키지의 몰딩(mold)을 위한 컴프레션 몰드 시스템(compression mold system)을 보여주는 개략적인 단면도이다. 도 3에 보이듯이, 컴프레션 몰드 시스템(100)은 반도체 칩(300)을 덮는 몰드 컴파운드의 밀봉재(encapsulant)를 형성하는 컴프레션 몰딩 공정(compression molding process)에 사용되도록 구성될 수 있다. 컴프레션 몰드 시스템(100)은 서로 합쳐져 하나의 몰딩 다이 어셈블리(molding die assembly)를 이루는 제1다이(110)와 제2다이(150)를 포함할 수 있다. 상부 다이일 수 있는 제1다이(110)의 일 표면인 제5표면(111)이 하부 다이일 수 있는 제2다이(150)의 일 표면일 수 있는 제6표면(152)과 마주보도록 제1다이(110)와 제2다이(150)가 배치될 수 있다.
제1다이(110)의 제5표면(111)에 패키지 기판(200)이 장착되고, 패키지 기판(200)에 플립 칩 실장된 반도체 칩(300)은 제2다이(150)의 제6표면(152)을 향할 수 있다. 패키지 기판(200)에는 다수의 반도체 칩(300)들이 실장될 수 있다. 제1다이(110)는 진공(vacuum) 흡착으로 패키지 기판(200)을 홀딩(holding)할 수 있다. 제2다이(150)의 제6표면(152)에는 오목한 캐비티(cavity: 155)가 구비되고, 캐비티(155) 내에 몰드 컴파운드 물질(400M)이 구비될 수 있다. 캐비티(155) 내의 바닥 표면(151)은 제2다이(150)의 제6표면(152)으로부터 연장된 표면일 수 있으며, 캐비티(155) 내의 바닥 표면(151) 상에 몰드 컴파운드 물질(400M)이 위치하고, 제2다이의 제6표면(152) 상에는 몰드 컴파운드 물질(400M)이 위치하지 않도록 캐비티(155)가 설정될 수 있다. 제2다이(150)의 제6표면(152) 상에는 이형 필름(release film: 170)이 위치하고, 이형 필름(170)은 캐비티(155) 내의 바닥 표면(151) 상으로 연장되고, 캐비티(155) 내의 이형 필름(170) 부분 상에 몰드 컴파운드 물질(400M)이 위치할 수 있다.
몰드 컴파운드 물질(400M)을 녹인 후, 제1다이(110)가 제2다이(150) 쪽으로 제1이동(123)하거나 또는 제2다이(150)가 제1다이(110) 쪽으로 제2이동(121)하거나 또는 제1다이(110)와 제2다이(150)가 각각 제1이동(123) 및 제2이동하여, 몰드 컴파운드 물질(400M) 및 반도체 칩(300)에 컴프레션 압력을 인가하는 컴프레션 몰딩이 진행될 수 있다. 반도체 칩(300)이 녹은 몰드 컴파운드 물질(400M) 내에 함침되도록 컴프레션 몰딩될 수 있다. 이러한 컴프레션 몰딩에 의해서 반도체 칩(300)을 덮는 몰드 컴파운드의 층이 몰딩될 수 있다. 이러한 컴프레션 몰딩 과정은 이형 필름(170)을 이용하여 다이들(110, 150)의 클리닝(cleaning)없이 연속 몰딩 과정이 가능하다.
도 4 내지 도 9는 일 예에 따른 반도체 패키지 제조 방법을 보여준다.
도 4에 보이듯이, 몰딩 과정이 수행될 컴프레션 몰드 시스템(100)의 제1다이(110)의 제5표면(111)에 패키지 기판(200)를 장착한다. 패키지 기판(200)의 제1표면(201)이 제1다이(110)의 제5표면(111)에 대향되도록 패키지 기판(200)을 제1다이(110)가 진공 흡착을 이용하여 홀딩할 수 있다. 패키지 기판(200)의 제1표면(201)으로부터 돌출되도록 구비된 벤트홀 가드(guard; 251)가 제1다이(110)의 제5표면(111)에 끝단이 접촉하도록, 패키지 기판(200)이 제1다이(110)에 장착될 수 있다.
벤트홀 가드(251)는 패키지 기판(200)을 실질적으로 관통하도록 구비된 벤트홀(vent hole: 290)의 주위에 위치할 수 있다. 도 4의 벤트홀(290) 부근의 패키지 기판(200) 부분을 확대 제시한 도 5에 보이듯이, 패키지 기판(200)의 제1표면(201)에 벤트홀(290)의 출구(291)가 위치하고, 패키지 기판(200)의 제1표면(201)에 반대되는 측에 위치하는 제2표면(203)에 벤트홀(290)의 입구(293)가 위치할 수 있다. 벤트홀(290)은 출구(291)의 직경(R1)이 입구(293)의 직경(R2) 보다 작은 크기를 갖는 테이퍼 홀(tapered hole) 형상으로 형성될 수 있다. 벤트홀(290)의 출구(291)의 직경(R1)은 입구(293)의 직경(R2)에 비해 1/2 배 정도 작은 크기일 수 있다. 벤트홀(290)의 출구(291)의 직경(R1)은 대략 100㎛일 수 있고, 입구(293)의 직경(R2)은 대략 200㎛일 수 있다. 벤트홀(290)의 내측벽은 경사진 측벽을 가질 수 있다. 벤트홀(290)의 테이퍼 홀 형상은 벤트홀(290) 내에 유입되는 몰드 컴파운드 물질이 출구(291) 바깥으로 유출되는 것을 억제하는 작용에 도움을 줄 수 있다.
도 5에 보이듯이, 벤트홀 가드(251)는 패키지 기판(200)의 제1표면(201) 상으로 돌출되고, 또한, 패키지 기판(200)의 제1표면(201) 상에 위치하는 회로 배선 제1트레이스 패턴(trace pattern: 211)을 덮고 있는 제1유전층(261)의 표면 상으로 돌출되도록 연장될 수 있다. 벤트홀 가드(251)는 패키지 기판(200)의 제1유전층(261)의 표면 상으로 돌출된 높이는 대략 벤트홀(290)의 출구(291)의 직경(R1)의 절반 정도 크기를 가질 수 있다. 예컨대, 벤트홀 가드(251)는 제1유전층(261)의 표면 상으로 대략 50㎛ 정도 높이로 돌출되도록 연장될 수 있다.
벤트홀 가드(251)는 벤트홀(290)의 내측벽을 덮는 가드 연장부(250)로부터 이어지도록 연장될 수 있어, 벤트홀(290)의 내측벽의 경사각(292)와 실질적으로 동일한 경사각을 패키지 기판(200)의 제1표면(201)과 가질 수 있다. 벤트홀(290)의 내측벽을 덮는 가드 연장부(250)는 테이퍼 실린더(tapered cylinder) 형상을 가질 수 있어, 가드 연장부(250)로부터 연장되는 형상의 벤트홀 가드(251) 또한 테이퍼 실린더 형상이 연장된 형상을 가질 수 있다. 벤트홀 가드(251)는 패키지 기판(200)의 제1표면(201)에 대해 경사각(292)를 가지며 기울어진 형상으로 세워질 수 있다. 벤트홀 가드(251)는 벤트홀(290)의 출구(291) 중심쪽으로 기울어진 형상으로 세워질 수 있다
도 4를 도 5와 함께 참조하면, 패키지 기판(200)의 제1표면(201)에는 패키지 기판(200)을 외부 기기와 전기적으로 접속하기 위한 외측 접속 패드(210)가 구비될 수 있다. 외측 접속 패드(210)는 패키지 기판(200)의 제1표면(201)에 위치하는 회로 배선 제1트레이스 패턴(trace pattern: 211)의 일부로 구비될 수 있다. 솔더 볼(solder ball)과 같은 외측 커넥터(connector)가 외측 접속 패드(210)에 랜딩(landing)하여 접속하도록, 외측 접속 패드(210)의 표면 일부는 제1유전층(261)에 의해 열려 노출될 수 있다. 외측 접속 패드(210)는 구리(Cu)층과 같은 도전층을 포함할 수 있다.
패키지 기판(200)의 제2표면(203) 상에 반도체 칩(300)이 업다운(up down) 방식으로, 즉, 플립 칩 방식으로 실장될 수 있다. 패키지 기판(200)의 제2표면(203)에 마주보도록 위치하는 반도체 칩(300)의 제3표면(303)에 외부로의 접속을 위한 접속 칩 패드(330)들이 노출될 수 있다. 내측 접속 패드(230)가 패키지 기판(200)의 제2표면(203)에 위치하는 회로 배선 제2트레이스 패턴(trace pattern: 231)의 일부로 구비될 수 있다. 내측 접속 패드(230)들은 반도체 칩(300)의 칩 패드(330)들과 각각 대향되도록 위치할 수 있다. 내측 접속 패드(230)의 표면 일부는 제2유전층(263)에 의해 열려 노출될 수 있다. 제1유전층(261)이나 제2유전층(263)은 솔더 레지스트 물질(solder resist material)을 포함할 수 있다. 내측 접속 패드(230)와 칩 패드(330)를 연결하는 내측 커넥터(connector: 350)가 구비될 수 있다. 내측 커넥터(350)는 범프(bump) 형상을 가질 수 있다. 반도체 칩(300)의 제3표면(303)에 반대되는 제4표면(301)은 패키지 기판(200)의 제2표면(203)과 동일한 방향을 향할 수 있다.
도 6에 보이듯이, 컴프레션 몰드 시스템(100)의 제1다이(110)에 패키지 기판(200)을 장착한 후, 제1다이(110)에 제2다이(150)가 합쳐지도록 제1다이(110)를 제1방향으로 초기 제1이동(123A)시키고 제2다이(150)를 제2반향으로 초기 제2이동(121A)시킬 수 있다. 제2다이(150)의 캐비티(155) 내에 준비된 용융된 몰드 컴파운드(400) 내로 반도체 칩(300)이 함침되도록, 제1다이(110)가 이동하여 압축 압력이 반도체 칩(300)에 전달될 수 있다. 제1다이(110)의 초기 제1이동(123A) 및 제2다이(150)의 초기 제2이동(121A)에 의해서, 용융된 몰드 컴파운드(400)는 제2다이(150)의 캐비티(155)의 바닥 표면(151)으로부터 압축 압력을 전달받아, 반도체 칩(300)과 패키지 기판(200) 사이의 언더 갭(G0)으로 흘러 들어갈 수 있다. 패키지 기판(200)의 벤트홀(290)은 몰드 컴파운드(400) 흐름이 벤트홀(290)로 흘러 들러가도록 이끌어 줌으로써, 반도체 칩(300)과 패키지 기판(200) 사이의 언더 갭(G0)이 몰드 컴파운드(400)의 흐름에 의해 채워지도록 유도할 수 있다. 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 끝단(401A)은 벤트홀(290)의 출구(291)를 향할 수 있다.
제1다이(110)의 초기 제1이동(123A) 및 제2다이(150)의 초기 제2이동(121A)을 포함하는 컴프레션 몰딩의 초기 단계에서, 패키지 기판(200)은 제1다이(110)에 홀딩되고 있으며, 패키지 기판(200)으로부터 돌출되도록 경사지게 세워진 형상의 벤트홀 가드(251)에 의해 패키지 기판(200)과 제1다이(110)는 일정 간격의 갭(G1)을 가질 수도 있다. 컴프레션 몰딩의 초기 단계에서, 몰드 컴파운드(400)에 인가되는 몰딩 압력, 즉, 컴프레션 압력은 벤트홀(290)로 흘러드는 몰드 컴파운드(400)의 흐름을 제공하는 원동력으로 사용되고, 벤트홀(290)의 출구(291)에 위치하는 벤트홀 가드(251)는 출구(291)를 열어주는 상태를 유지할 수 있다.
도 7에 보이듯이, 컴프레션 몰딩 과정이 진행되어 제1다이(110)의 제1이동(123B)이 더 진행되고, 제2다이(150)의 제2이동(121B)이 더 진행되면서, 몰드 컴파운드(400)에 인가되는 몰딩(molding) 압력, 즉, 컴프레션 압력은 더 증가되고, 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 끝단(401B)은 벤트홀(290)의 출구(291)로 더 가까이 이동할 수 있다. 제1다이(110)의 제1이동(123B) 및 제2다이(150)의 제2이동(121B)을 포함하는 컴프레션 몰딩의 중간 단계에서, 제1다이(110)로부터 벤트홀 가드(251B)에 인가되는 컴프레션 압력이 증가하고, 이러한 압력에 의해서 벤트홀 가드(251B)가 벤딩(bending)되기 시작할 수 있다. 초기의 벤트홀 가드(도 6의 251)는 패키지 기판(200)에 대해서 경사지게 세워진 형상을 가지므로, 컴프레션 압력에 의해서 벤트홀 가드(251B)는 출구(291)를 점차 가려주도록 벤딩될 수 있다. 벤트홀 가드(251B)가 벤딩되며, 패키지 기판(200)과 제1다이(110) 사이의 갭(G2)은 점차 줄어들 수 있다. 벤트홀 가드(251B)는 구리와 같은 금속층을 포함하여 이루어져 덕타일(ductile)한 특성을 가져 휘어 벤딩될 수 있다.
도 8 및 도 9에 보이듯이, 컴프레션 몰딩 과정이 진행되어 제1다이(110)의 제1이동(123C)이 최종적으로 더 진행되고, 제2다이(150)의 제2이동(121C)이 최종적으로 더 진행되면서, 더 증가된 컴프레션 압력에 의해서 벤트홀 가드(251C)는 출구(291)를 실질적으로 가려 차단하도록 벤딩될 수 있다. 벤트홀 가드(251C)가 최종적으로 벤딩되며, 패키지 기판(200)과 제1다이(110) 사이의 갭(G3)은 줄어들 수 있다. 몰드 컴파운드(400)에 인가되는 컴프레션 압력은 더 증가되며, 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 컴프레션 압력은 더 증가되고, 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 끝단(401C)은 벤트홀(290)의 출구(291) 끝에 다다르게 되지만, 벤트홀(290)의 출구(291)는 벤딩된 벤트홀 가드(251C)에 의해 실질적으로 폐쇄되어 닫힌 상태이어서, 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 끝단(401C)은 벤트홀(290)의 출구(291)에서 벤딩된 벤트홀 가드(251C)에 의해 차단될 수 있다. 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)의 끝단 부분(401C)은 벤트홀(290)의 출구(291)에서 벤딩된 벤트홀 가드(251C)에 의해 막혀 출구(291) 바깥으로 흘러 넘치지 못한다. 이와 같이 벤딩된 벤트홀 가드(251C)에 의해 몰드 컴파운드(400)의 벤트홀(290)을 채우는 부분(401)이 벤트홀(290)의 출구(291) 바깥으로 흘러 넘치지 못하므로, 몰드 플래시(도 1의 45)가 발생되는 것을 방지할 수 있다. 벤딩된 벤트홀 가드(251C)들의 끝단 부분들은 서로 마주보도록 벤딩될 수 있고, 벤딩된 벤트홀 가드(251C)들의 끝단 부분들 사이에 틈(251D)이 발생할 수도 있다.
몰드 컴파운드(400)를 컴프레션 몰딩한 후, 제1다이(110) 및 제2다이(150)를 후퇴시켜 몰드 컴파운드(400)의 밀봉 구조가 반도체 칩(300)을 덮어 보호하는 반도체 패키지를 형성할 수 있다. 이후에, 개개의 개별 반도체 패키지로 분리하는 싱귤레이션(singulation) 과정을 수행하여 개별 반도체 패키지를 형성할 수 있다.
도 10은 일 예에 의한 반도체 패키지를 보여준다.
도 10에 보이듯이, 싱귤레이션 후 분리된 개별 패키지(1000)는 패키지 기판(200) 및 몰드 컴파운드(400)에 함침된 반도체 칩(300)을 포함할 수 있다. 싱귤레이션으로 개별 반도체 패키지(1000)로 분리하기 이전에, 외측 접속 패드(210)에 외측 커넥터(500)를 부착할 수 있다. 외측 커넥터(500)는 솔더 볼 형상을 가질 수 있다. 개별 반도체 패키지(1000)는 패키지 기판(200)의 일 표면일 수 있는 제2표면(203) 상에 플립 칩 본딩(bonding)된 반도체 칩(300)을 포함하여 구성될 수 있다. 반도체 칩(300)은 몰드 컴파운드(400)에 의해 덮혀 보호될 수 있다. 몰드 컴파운드(400)는 반도체 칩(300)과 패키지 기판(200) 사이의 갭 부분을 채우는 부분(403)을 가지도록 연장될 수 있고, 또한, 패키지 기판(200)을 관통하는 벤트홀(290)을 채우는 몰드 컴파운드 부분(401)을 가지도록 연장될 수 있다. 패키지 기판(200)의 일 표면에 반대되는 다른 표면인 제1표면(201)에 벤트홀(290)의 출구(291)를 벤딩된 벤트홀 가드(251C)가 차단하고 있어, 벤트홀(290)을 채우는 몰드 컴파운드 부분(401)의 끝단 부분(401C)은 벤트홀(290)의 출구(291) 바깥으로 흘러나가지 못하게 된다.
패키지 기판(200)을 실질적으로 관통하는 벤트홀(290)은 입구(293)의 직경이 출구(291)의 직경 보다 클 수 있으며, 벤트홀(290)은 경사진 측벽을 가지는 테이퍼 홀 형상을 가질 수 있다. 벤딩된 벤트홀 가드(251C)로부터 벤트홀(290)의 내측벽을 덮도록 가드 연장부(250)가 연장될 수 있다. 벤트홀 가드(251C)는 구리와 같은 금속층을 포함하여 이루어질 수 있다. 패키지 기판(200)의 제1표면(201) 상에는 제1트레이스 패턴(211)의 일부 일 수 있는 외측 접속 패드(210)들을 구비할 수 있고, 제1트레이스 패턴(211)들을 덮고 외측 접속 패드(210)를 열어 노출시키는 제1유전층(261)이 구비될 수 있다. 패키지 기판(200)의 제2표면(203) 상에는 제2트레이스 패턴(231)의 일부 일 수 있는 내측 접속 패드(230)들을 구비할 수 있고, 제2트레이스 패턴(231)들을 덮고 내측 접속 패드(230)를 열어 노출시키는 제2유전층(263)이 구비될 수 있다.
반도체 칩(300)은 패키지 기판(200)에 대향되는 일 표면일 수 있는 제3표면(303)에 접속 칩 패드(330)들을 구비할 수 있고, 제3표면(303)에 반대되는 제4표면(301)은 몰드 컴파운드(400)와 접촉하여 덮일 수 있다. 반도체 칩(300)의 접속 칩 패드(330)와 패키지 기판(200)의 내측 접속 패드(230)를 전기적으로 연결하는 내측 커넥터(350)가 구비될 수 있다. 내측 커넥터(350)와 이웃하는 다른 내측 커넥터(350) 사이를 몰드 컴파운드 부분(403)이 채워 몰드언더필(MUF: Molded UnderFill) 구조가 이루어질 수 있다. 몰드 컴파운드(400)의 측면(400S)는 패키지 기판(200)의 측면(200S)에 정렬되어 반도체 패키지(1000)의 평탄한 측면을 이룰 수 있다.
도 11 내지 도 13은 일 예에 따른 반도체 패키지 제조 방법을 보여준다.
도 11에 보이듯이, 컴프레션 몰드 시스템의 제1다이(2110)의 제5표면(2111)에 패키지 기판(2200)를 장착한다. 패키지 기판(2200)의 제1표면(2201)으로부터 벤트홀 가드(2251)가 돌출되도록 구비되어, 제1다이(2110)의 제5표면(2111)에 끝단이 접촉할 수 있다. 벤트홀 가드(2251)는, 도 12에 보이듯이, 패키지 기판(2200)의 제1표면(2201)으로부터 패키지 기판(2200)의 바디(body) 내로 사선 방향으로 연장되는 제2벤트홀(2295)의 출구(2295X) 주위에 위치할 수 있다. 도 12는 제2벤트홀(2295) 부근의 패키지 기판(2200) 부분을 확대하여 제시하고 있다. 패키지 기판(2200)의 일 표면일 수 있는 제1표면(2201)에 반대되는 다른 표면일 수 있는 제2표면(2203)에 입구(2290N)을 가지는 제1벤트홀(2290)이 제2표면(2203)으로부터 실질적으로 수직하게 패키지 기판(2200)의 바디 내로 연장되는 홀(hole)로 구비될 수 있다.
제1벤트홀(2290)은 패키지 기판(2200)을 부분적으로 리세스(recess)하여 바닥 부분(2200B)이 패키지 기판(2200)의 일부로 막힌 오목한 홀 형상을 가질 수 있다. 패키지 기판(2200)의 표면들(2201, 2203)에 대해서 실질적으로 수직한 제1벤트홀(2290)에, 패키지 기판(2200)의 표면들(2201, 2203)에 대해서 사선 방향으로 연장된 제2벤트홀(2295)이 만나 상통하게 될 수 있다. 제2벤트홀(2295)는 제1벤트홀(2290)에 일정 각도(2296)를 이루며 만나 상통할 수 있다. 제1벤트홀(2290) 및 제1벤트홀(2290)으로부터 브랜치(branch)된 제2벤트홀(2295)가 하나의 전체적인 벤트홀 구조를 이룰 수 있다. 다수의 제2벤트홀(2295)들이 제1벤트홀(2290)의 주위에 위치하여, 제1벤트홀(2290)과 연결될 수 있다.
제1벤트홀(2290)의 직경(R3)는 제2벤트홀(2295)의 직경(R4)에 비해 큰 수치를 가질 수 있다. 예컨대, 제1벤트홀(2290)의 직경(R3)은 대략 200㎛일 수 있는 반면, 제2벤트홀(2295)의 직경(R4)는 대략 50㎛일 수 있다. 제1벤트홀(2290)의 직경(R3)이 대략 200㎛이므로 입구(2290N)의 직경 또한 대략 200㎛로 커 몰드 컴파운드 부분(도 11의 2401)의 유입이 상대적으로 용이하도록 유도할 수 있고, 제2벤트홀(2295)의 직경(R4)이 대략 50㎛이므로 출구(2295X)의 직경 또한 대략 50㎛로 상대적으로 협소해 몰드 컴파운드 부분(도 11의 2402)의 유입이 상대적으로 제약되도록 유도하여, 출구(2295X) 바깥으로 몰드 컴파운드 부분(2402)의 끝단 부분(2402A)가 유출되는 것을 억제할 수 있다. 패키지 기판(2200)의 제2표면(2203)으로부터의 기계적 드릴링(drilling)으로 제1벤트홀(2290)을 형성한 후, 패키지 기판(2200)의 제1표면(2201)으로부터의 또 다른 기계적 드릴링으로 제2벤트홀(2295)을 형성하여 전체적인 벤트홀 구조를 형성할 수 있다.
도 12에 보이듯이, 벤트홀 가드(2251)는 패키지 기판(2200)의 제1표면(2201) 상으로 사선 방향으로 세워져 돌출되고, 또한, 패키지 기판(2200)의 제1표면(2201) 상에 위치하는 회로 배선 제1트레이스 패턴(2211)을 덮고 있는 제1유전층(2261)의 표면 상으로 돌출되도록 연장될 수 있다. 벤트홀 가드(2251)는 패키지 기판(2200)의 제1유전층(2261)의 표면 상으로 돌출된 부분의 길이는 대략 제2벤트홀(2290)의 출구(2295X)의 직경(R4) 정도의 크기를 가질 수 있다. 예컨대, 벤트홀 가드(2251)는 제1유전층(2261)의 표면 상으로 대략 50㎛ 정도 길이로 돌출되도록 연장될 수 있다.
벤트홀 가드(2251)는 제2벤트홀(2295)의 내측벽을 덮는 가드 제1연장부(2250B)로부터 이어지도록 연장될 수 있어, 제2벤트홀(2295)의 내측벽의 경사각(2296)와 실질적으로 동일한 경사각을 패키지 기판(2200)의 제1표면(2201)과 가질 수 있다. 제2벤트홀(2295)의 내측벽을 덮는 가드 제1연장부(2250B)는 제1벤트홀(2290) 내의 내측벽을 덮도록 연장되는 가드 제2연장부(2250A)에 이어질 수 있다.
도 11을 도 12와 함께 참조하면, 패키지 기판(2200)의 제1표면(2201)에는 패키지 기판(2200)을 외부 기기와 전기적으로 접속하기 위한 외측 접속 패드(2210)가 구비될 수 있다. 외측 접속 패드(2210)는 패키지 기판(2200)의 제1표면(2201)에 위치하는 회로 배선 제1트레이스 패턴(2211)의 일부로 구비될 수 있다. 외측 커넥터가 외측 접속 패드(2210)에 랜딩하도록, 외측 접속 패드(2210)의 표면 일부는 제1유전층(2261)에 의해 열려 노출될 수 있다. 외측 접속 패드(2210)는 구리(Cu)층과 같은 도전층을 포함할 수 있다.
패키지 기판(2200)의 제2표면(2203) 상에 반도체 칩(2300)이 플립 칩 실장될 수 있다. 패키지 기판(2200)의 제2표면(2203)에 마주보도록 위치하는 반도체 칩(2300)의 제3표면(2303)에 외부로의 접속을 위한 접속 칩 패드(2330)들이 노출될 수 있다. 내측 접속 패드(2230)가 패키지 기판(2200)의 제2표면(2203)에 위치하는 회로 배선 제2트레이스 패턴(2231)의 일부로 구비될 수 있다. 내측 접속 패드(2230)들의 표면 일부는 제2유전층(2263)에 의해 열려 노출될 수 있다. 제1유전층(2261)이나 제2유전층(2263)은 솔더 레지스트 물질을 포함할 수 있다. 내측 접속 패드(2230)와 칩 패드(2330)를 연결하는 내측 커넥터(2350)가 구비될 수 있다. 내측 커넥터(2350)는 범프 형상을 가질 수 있다. 반도체 칩(2300)의 제3표면(2303)에 반대되는 제4표면(2301)은 패키지 기판(2200)의 제2표면(2203)과 동일한 방향을 향할 수 있다.
도 11에 보이듯이, 컴프레션 몰드 시스템의 제1다이(2110)에 패키지 기판(2200)을 장착한 후, 제1다이(2110)에 제2다이(2150)가 합쳐지도록 제1다이(2110)를 제1방향으로 초기 제1이동(2123A)시키고 제2다이(2150)를 제2반향으로 초기 제2이동(2121A)시킬 수 있다. 제2다이(2150)의 캐비티(2155) 내에 준비된 용융된 몰드 컴파운드(2400) 내로 반도체 칩(2300)이 함침되도록, 제1다이(2110)가 이동하여 압축 압력이 반도체 칩(2300)에 전달될 수 있다. 제1다이(2110)의 초기 제1이동(2123A) 및 제2다이(2150)의 초기 제2이동(2121A)에 의해서, 용융된 몰드 컴파운드(2400)는 제2다이(2150)의 캐비티(2155)의 바닥 표면(2151)으로부터 압축 압력을 전달받아, 반도체 칩(2300)과 패키지 기판(2200) 사이의 언더 갭으로 흘러 들어갈 수 있다. 패키지 기판(2200)의 벤트홀 구조(2290, 2295)는 몰드 컴파운드(2400) 흐름이 벤트홀 구조(2290, 2295)로 흘러 들러가도록 이끌어 줌으로써, 반도체 칩(2300)과 패키지 기판(2200) 사이의 언더 갭이 몰드 컴파운드(2400)의 흐름에 의해 채워지도록 유도할 수 있다. 몰드 컴파운드(2400)는 제1벤트홀(2290) 내로 흘러들어 제1벤트홀(2290)을 채우는 몰드 컴파운드 부분(2401)을 이루고, 계속하여 제2벤트홀(2295) 내로 흘러들어 제2벤트홀(2295)를 채우는 몰드 컴파운드 부분(2402)이 이루어진다. 벤트홀 구조(2290, 2295)를 채우는 부분(2401, 2402)의 끝단(2402A)은 제2벤트홀(2295)의 출구(2295X)를 향할 수 있다.
제1다이(2110)의 초기 제1이동(2123A) 및 제2다이(2150)의 초기 제2이동(2121A)을 포함하는 컴프레션 몰딩의 초기 단계에서, 몰드 컴파운드(2400)에 인가되는 컴프레션 압력은 벤트홀 구조(2290, 2295)로 흘러드는 몰드 컴파운드(2400)의 흐름을 제공하는 원동력으로 사용되고, 제2벤트홀(2295)의 출구(2295X)에 위치하는 벤트홀 가드(2251)는 출구(2295X)를 열어주는 상태를 유지할 수 있다.
도 13에 보이듯이, 컴프레션 몰딩 과정이 진행되어 제1다이(2110)의 제1이동이 더 진행되고, 제2다이(2150)의 제2이동이 더 진행되면서, 몰드 컴파운드(2400)에 인가되는 컴프레션 압력은 더 증가되고, 몰드 컴파운드(2400)의 벤트홀 구조(2290, 2295)를 채우는 부분(2401, 2402)의 끝단(2401C)은 제2벤트홀(2295)의 출구(2295X)로 더 가까이 이동할 수 있다. 컴프레션 몰딩 과정이 더 진행되어 제1다이(2110) 및 제2다이(2150)의 이동이 최종적으로 진행되면, 더 증가된 컴프레션 압력에 의해서 벤트홀 가드(2251C)는 출구(2295X)를 실질적으로 가려 차단하도록 벤딩될 수 있다. 벤트홀 가드(2251C)가 최종적으로 벤딩되며, 몰드 컴파운드(2400)의 제2벤트홀(2295)를 채우는 부분(2402)의 끝단(2402C)은 제2벤트홀(2295)의 출구(2295X) 끝에 다다르게 되지만, 제2벤트홀(2295)의 출구(2295X)는 벤딩된 벤트홀 가드(2251C)에 의해 실질적으로 폐쇄되어 닫힌 상태이다. 이에 따라, 몰드 컴파운드(2400)의 제2벤트홀(2295)을 채우는 부분(2402)의 끝단(2402C)은 제2벤트홀(2295)의 출구(2295X)에서 벤딩된 벤트홀 가드(2251C)에 접촉되어 차단될 수 있다. 몰드 컴파운드(2400)의 제2벤트홀(2295)을 채우는 부분(2402)의 끝단 부분(2402C)은 제2벤트홀(2295)의 출구(2295X) 바깥으로 흘러 넘치지 못하고, 이에 따라 몰드 플래시(도 1의 45)가 발생되는 것을 방지할 수 있다.
몰드 컴파운드(2400)를 컴프레션 몰딩한 후, 제1다이(2110) 및 제2다이(2150)를 후퇴시켜 몰드 컴파운드(2400)가 반도체 칩(2300)을 덮어 보호하는 반도체 패키지를 형성할 수 있다. 이후에, 개개의 개별 반도체 패키지로 분리하는 싱귤레이션(singulation) 과정을 수행하여 개별 반도체 패키지를 형성할 수 있다.
도 14는 일 예에 의한 반도체 패키지를 보여준다.
도 14에 보이듯이, 싱귤레이션 후 분리된 개별 패키지(2000)는 패키지 기판(2200) 및 몰드 컴파운드(2400)에 함침된 반도체 칩(2300)을 포함할 수 있다. 싱귤레이션으로 개별 반도체 패키지(2000)로 분리하기 이전에, 외측 접속 패드(2210)에 외측 커넥터(2500)를 부착할 수 있다. 외측 커넥터(2500)는 솔더 볼 형상을 가질 수 있다. 개별 반도체 패키지(2000)는 패키지 기판(2200)의 일 표면일 수 있는 제2표면(2203) 상에 플립 칩 본딩된 반도체 칩(2300)을 포함하여 구성될 수 있다. 몰드 컴파운드(2400)는 반도체 칩(2300)과 패키지 기판(2200) 사이의 갭 부분을 채우는 부분(2403)을 가지도록 연장될 수 있고, 또한, 패키지 기판(2200)을 관통하는 제1벤트홀(2290)을 채우는 몰드 컴파운드 부분(2401) 및 제2벤트홀(2295)을 채우는 몰드 컴파운드 부분(2402)가지도록 연장될 수 있다. 패키지 기판(2200)의 일 표면에 반대되는 다른 표면인 제1표면(2201)에 제2벤트홀(2295)의 출구(2295X)를 차단하도록 벤딩된 벤트홀 가드(251C)가 차단하고 있어, 제2벤트홀(2295)을 채우는 몰드 컴파운드 부분(2402)의 끝단 부분(2402C)은 제2벤트홀(2295)의 출구(2295X) 바깥으로 흘러나가지 못하게 된다.
벤딩된 벤트홀 가드(2251C)로부터 제2벤트홀(2295)의 내측벽을 덮도록 가드 제1연장부(2250B)가 연장될 수 있고, 제1벤트홀(2290)의 내측벽을 덮도록 가드 제2연장부(2250A)가 더 연장될 수 있다. 벤트홀 가드(2251C)는 구리와 같은 금속층을 포함하여 이루어질 수 있다. 패키지 기판(2200)의 제1표면(2201) 상에는 제1트레이스 패턴(2211)의 일부 일 수 있는 외측 접속 패드(2210)들을 구비할 수 있고, 제1트레이스 패턴(2211)들을 덮고 외측 접속 패드(2210)를 열어 노출시키는 제1유전층(2261)이 구비될 수 있다. 패키지 기판(2200)의 제2표면(2203) 상에는 제2트레이스 패턴(2231)의 일부 일 수 있는 내측 접속 패드(2230)들을 구비할 수 있고, 제2트레이스 패턴(2231)들을 덮고 내측 접속 패드(2230)를 열어 노출시키는 제2유전층(2263)이 구비될 수 있다.
반도체 칩(2300)은 패키지 기판(2200)에 대향되는 일 표면일 수 있는 제3표면(2303)에 접속 칩 패드(2330)들을 구비할 수 있고, 제3표면(2303)에 반대되는 제4표면(2301)은 몰드 컴파운드(2400)와 접촉하여 덮일 수 있다. 반도체 칩(2300)의 접속 칩 패드(2330)와 패키지 기판(2200)의 내측 접속 패드(2230)를 전기적으로 연결하는 내측 커넥터(2350)가 구비될 수 있다. 내측 커넥터(2350)와 이웃하는 다른 내측 커넥터(2350) 사이를 몰드 컴파운드 부분(2403)이 채워 몰드언더필(MUF) 구조가 이루어질 수 있다. 몰드 컴파운드(2400)의 측면(2400S)은 패키지 기판(2200)의 측면(2200S)에 정렬되어 반도체 패키지(2000)의 평탄한 측면을 이룰 수 있다.
도 15 내지 도 20은 일 예에 의한 패키지 기판의 벤트홀 가드를 형성하는 방법을 보여준다.
도 15에 보이듯이, 유전 물질의 바디(body)를 포함하는 패키지 기판(3200)의 제1표면(3201) 및 이에 반대되는 제2표면(3203) 상에 각각 제1도전층(3212) 및 제2도전층(3232)를 형성할 수 있다. 제1도전층(3212) 및 제2도전층(3232)은 각각 구리층을 포함할 수 있다. 제1도전층(3212) 및 제2도전층(3232)이 양쪽 표면들(3201, 3203)에 구비된 패키지 기판(3200)은 씨씨엘(CCL: Copper Clad Laminate) 기판으로 구비될 수 있다.
도 16에 보이듯이, 패키지 기판(3200)의 어느 한 표면인 제1표면(3201) 상에 마스크층(mask layer: 3800)을 형성한다. 패키지 기판(3200)의 제1표면(3201) 상에 드라이 필름(dry film)을 라미네이션(lamination)하여 마스크층(3800)을 형성할 수 있다.
도 17에 보이듯이, 패키지 기판(3200)의 다른 한 표면인 제2표면(3203)으로부터 제1표면(3201)으로 연장되고, 마스크층(3800)을 관통하는 벤트홀(3290)을 형성한다. 이산화탄소(CO2)레이저 광을 이용하는 레이저 드릴링 공정을 이용하여 벤트홀(3290)을 형성할 수 있다. 레이저 드릴링을 이용할 경우 벤트홀(3290)은 출구(3291)의 직경(R1)이 입구(3293)의 직경(R2)에 비해 작은 테이퍼 홀(tapered hole) 형상으로 형성될 수 있다. 기계적 드릴링 공정을 적용할 경우 드릴 비트(drill bit)의 직경에 의존하여 출구와 입구의 직경이 실질적으로 동일하고 내측벽이 실질적으로 수직한 관통홀이 형성될 수 있으나, 레이저 드릴링 공정을 적용하므로 레이저 드릴링이 시작되는 입구(3293)의 직경(R2)이 가장 넓고 내부로 레이저 드릴링이 진행되며 레이저 파워(laser power)의 감소로 홀의 직경이 순차적으로 감소될 수 있다. 레이저 드릴링의 경우 벤트홀(3290)의 스팟 크기(spot size)가 30㎛까지 작게 구현할 수 있어, 벤트홀(3290)의 입구(3293)의 직경(R2) 및 출구(3291)의 직경(R1)을 상대적으로 작게 형성할 수 있다. 벤트홀(3290)이 형성되며 벤트홀(3290)의 경사진 내측벽(3299)가 노출되고, 또한, 벤트홀(3290)이 마스크층(3280)을 관통하도록 연장되어 마스크층(3280)의 측면(3809)이 벤트홀(3290)의 내측벽(3299)에 이어지는 측면으로 노출될 수 있다.
도 18에 보이듯이, 벤트홀(3290)의 내측벽(3299)을 덮고, 마스크층(3800)의 노출된 측면(3809)를 덮도록 연장되는 금속층(3250, 3251)을 형성하여,마스크층(3800)의 측면(3809)를 덮는 벤트홀 가드(3251)을 형성하고, 벤트홀 가드(3251)로부터 연장되어 벤트홀(3290)의 내측벽(3299)를 덮는 가드 연장부(3250)을 형성한다. 금속층(3250, 3251)은 구리 도금 과정으로 형성될 수 있다. 금속층(3250, 3251)은 마스크층(3800)의 표면 상으로 연장될 수 있으나, 후속 과정에서 마스크층(3800)이 제거되며 마스크층(3800) 상에 위치하는 금속층 부분을 함께 제거될 수 있다. 벤트홀 가드(3251)의 높이(H) 또는 패키지 기판(3200)으로부터 돌출된 길이는 마스크층(3800)의 두께(T)에 의존하여 설정될 수 있다. 벤트홀 가드(3251)는 제1도전층(3212) 상으로 돌출되어 세워진 형상을 가질 수 있다.
도 19에 보이듯이, 마스크층(3800)을 제거하여 벤트홀 연장부(3250)으로부터 연장되고, 패키지 기판(3200) 및 제1도전층(3212) 상으로 돌출되도록 세워진 형상의 벤트홀 가드(3251)를 형성할 수 있다.
도 20에 보이듯이, 제1도전층(3212) 및 제2도전층(3232)을 패터닝하여 제1트레이스 패턴의 일부일 수 있는 외측 접속 패드(3210) 및 제2트레이스 패턴의 일부일 수 있는 내측 접속 패드(3230)를 패터닝할 수 있다. 이와 같이 패키지 기판(3200)의 벤트홀(3290)의 출구(3291) 주위에 출구(3291)를 컴프레션 몰드 과정에서 폐쇄시킬 수 있는 벤트홀 가드(3251)를 구비한 패키지 기판(3200)를 형성할 수 있다. 벤트홀 가드(3251)를 구비한 패키지 기판(3200)은 몰드 플래시를 억제하는 플립 칩 패키지 형태의 반도체 패키지를 형성하는 데 적용될 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
110, 150: 컴플레션 몰드 다이,
200: 패키지 기판,
251: 벤트홀 가드, 290: 벤트홀,
300: 반도체 칩, 400: 몰드 컴파운드.
251: 벤트홀 가드, 290: 벤트홀,
300: 반도체 칩, 400: 몰드 컴파운드.
Claims (28)
- 제1표면에 반대되는 제2표면 상에 반도체 칩(chip)이 실장되고, 상기 제2표면에 위치하는 입구로부터 상기 제1표면에 위치하는 출구로 연장되는 벤트홀(vent hole) 및 상기 벤트홀의 출구 주위에 상기 제1표면으로부터 돌출되도록 세워진 벤트홀 가드(guard)를 포함하는 패키지 기판을 준비하는 단계; 및
몰드 컴파운드(mold compound)가 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이를 지나 상기 벤트홀로 유입되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 몰딩(molding) 압력을 인가하여 몰딩(molding)하는 단계;를 포함하고,
상기 몰딩 중에 상기 벤트홀 가드는 상기 몰딩 압력에 의해 벤딩(bending)되어 상기 벤트홀의 출구를 막아 상기 몰드 컴파운드가 상기 출구로 유출되는 것을 막는 반도체 패키지 제조 방법. - 제1항에 있어서,
상기 몰딩(molding)하는 단계는
제1다이 및 상기 제1다이에 마주보고 상기 몰드 컴파운드가 배치된 제2다이들 중의 상기 제1다이에
상기 벤트홀 가드가 상기 제1다이에 대향하도록 상기 패키지 기판을 장착하는 단계; 및
상기 몰드 컴파운드 내로 상기 반도체 칩이 함침되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 컴프레션 (compression) 압력을 인가하기 위해서 상기 제1다이 및 상기 제2다이를 이동시키는 단계;를 포함하는 반도체 패키지 제조 방법. - 제1항에 있어서,
상기 벤트홀 가드는
상기 몰딩(molding) 압력에 의해 벤딩되도록 덕타일(ductile)한 금속층을 포함하여 형성되는 반도체 패키지 제조 방법. - 제3항에 있어서,
상기 벤트홀 가드는
상기 구리층을 포함하여 형성되는 반도체 패키지 제조 방법. - 제1항에 있어서,
상기 벤트홀 가드는
상기 벤트홀의 출구 중심을 향하여 기울어지도록 세워진 형상을 가지는 반도체 패키지 제조 방법. - 제1항에 있어서,
상기 벤트홀 가드는
상기 벤트홀의 출구를 에워싸도록 세워진 테이퍼 실린더(tapered cylinder) 형상으로 형성되는 반도체 패키지 제조 방법. - 제1항에 있어서,
상기 벤트홀 가드는
상기 벤트홀의 내측벽을 덮도록 연장되는 반도체 패키지 제조 방법. - 제1항에 있어서,
상기 벤트홀은
상기 입구의 직경이 상기 출구의 직경 보다 크게 형성되는 반도체 패키지 제조 방법. - 제1항에 있어서,
상기 벤트홀은
상기 입구의 직경이 상기 출구의 직경 보다 큰 테이퍼 홀(tapered hole) 형상으로 형성되는 반도체 패키지 제조 방법. - 제1항에 있어서,
상기 반도체 칩은
상기 패키지 기판 상에 플립 칩 본딩(flip chip bonding)되는 반도체 패키지 제조 방법. - 제1표면에 반대되는 제2표면 상에 반도체 칩(chip)이 실장되고, 상기 제2표면에 위치하는 입구로부터 연장되는 제1벤트홀(vent hole), 상기 제1표면에 위치하는 출구로부터 상기 제1벤트홀에 이어지고 상기 제1표면에 대해 사선 방향으로 연장된 제2벤트홀, 및 상기 제2벤트홀의 출구 주위에 상기 제1표면으로부터 돌출되도록 세워진 벤트홀 가드(guard)를 포함하는 패키지 기판을 준비하는 단계; 및
몰드 컴파운드(mold compound)가 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이를 지나 상기 제1 및 제2벤트홀들로 유입되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 몰딩(molding) 압력을 인가하여 몰딩(molding)하는 단계;를 포함하고,
상기 몰딩 중에 상기 벤트홀 가드는 상기 몰딩 압력에 의해 벤딩(bending)되어 상기 제2벤트홀의 출구를 막아 상기 몰드 컴파운드가 상기 출구로 유출되는 것을 막는 반도체 패키지 제조 방법. - 제11항에 있어서,
상기 몰딩(molding)하는 단계는
제1다이 및 상기 제1다이에 마주보고 상기 몰드 컴파운드가 배치된 제2다이들 중의 상기 제1다이에
상기 벤트홀 가드가 상기 제1다이에 대향하도록 상기 패키지 기판을 장착하는 단계; 및
상기 몰드 컴파운드 내로 상기 반도체 칩이 함침되도록 상기 몰드 컴파운드 및 상기 패키지 기판에 컴프레션 (compression) 압력을 인가하기 위해서 상기 제1다이 및 상기 제2다이를 이동시키는 단계;를 포함하는 반도체 패키지 제조 방법. - 제11항에 있어서,
상기 벤트홀 가드는
상기 몰딩(molding) 압력에 의해 벤딩되도록 덕타일(ductile)한 금속층을 포함하여 형성되는 반도체 패키지 제조 방법. - 제11항에 있어서,
상기 벤트홀 가드는
상기 벤트홀의 출구 중심을 향하여 기울어지도록 세워진 형상을 가지는 반도체 패키지 제조 방법. - 제11항에 있어서,
상기 벤트홀 가드는
상기 제1 및 제2벤트홀의 내측벽을 덮도록 연장되는 반도체 패키지 제조 방법. - 제11항에 있어서,
상기 제1벤트홀은
상기 제2벤트홀의 직경 보다 큰 직경을 가지도록 형성되는 반도체 패키지 제조 방법. - 제11항에 있어서,
상기 제1벤트홀은
상기 패키지 기판의 제2표면에 대해 수직하게 부분 리세스(partially recessed)된 수직 홀 형상을 가지고,
상기 제2벤트홀을 상기 제1벤트홀에 사선 방향으로 연결되는 반도체 패키지 제조 방법. - 제17항에 있어서,
상기 제2벤트홀은
상기 제1벤트홀에 다수 개가 연결되도록 다수 개로 형성되는 반도체 패키지 제조 방법. - 제1표면에 반대되는 제2표면을 가지고, 상기 제1표면에 위치하는 출구로 연장되는 벤트홀(vent hole) 및 상기 제1표면 상에 세워지고 상기 벤트홀의 출구를 막도록 벤딩(bending)된 벤트홀 가드(guard)를 포함하는 패키지 기판;
상기 패키지 기판의 상기 제2표면 상에 실장된 반도체 칩; 및
상기 반도체 칩을 덮고 상기 반도체 칩과 상기 패키지 기판 사이 부분 및 상기 벤트홀 내로 유입되어 상기 벤트홀 가드에 맞닿은 몰드 컴파운드(mold compound);를 포함하는 반도체 패키지. - 제19항에 있어서,
상기 벤트홀 가드는
상기 벤트홀의 내측벽을 덮도록 연장되는 반도체 패키지. - 제19항에 있어서,
상기 벤트홀은
상기 입구의 직경이 상기 출구의 직경 보다 큰 반도체 패키지. - 제19항에 있어서,
상기 벤트홀은
상기 입구의 직경이 상기 출구의 직경 보다 큰 테이퍼 홀(tapered hole) 형상을 가지는 반도체 패키지. - 제19항에 있어서,
상기 벤트홀은
상기 입구로부터 연장되는 제1벤트홀(vent hole) 및 상기 출구로부터 상기 제1벤트홀에 이어지고 상기 제1표면에 대해 사선 방향으로 연장된 제2벤트홀을 포함하는 반도체 패키지. - 제23항에 있어서,
상기 벤트홀 가드는
상기 제1 및 제2벤트홀의 내측벽을 덮도록 연장된 반도체 패키지. - 제23항에 있어서,
상기 제1벤트홀은
상기 제2벤트홀의 직경 보다 큰 직경을 가지는 반도체 패키지. - 제23항에 있어서,
상기 제1벤트홀은
상기 패키지 기판의 제2표면에 대해 수직하게 부분 리세스(partially recessed)된 수직 홀 형상을 가지고,
상기 제2벤트홀을 상기 제1벤트홀에 사선 방향으로 연결된 반도체 패키지. - 제26항에 있어서,
상기 제2벤트홀은
상기 제1벤트홀에 다수 개가 연결된 반도체 패키지. - 제19항에 있어서,
상기 반도체 칩은
상기 패키지 기판 상에 플립 칩 본딩(flip chip bonding)된 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160032902A KR102520258B1 (ko) | 2016-03-18 | 2016-03-18 | 몰드 플래시를 억제한 반도체 패키지 및 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160032902A KR102520258B1 (ko) | 2016-03-18 | 2016-03-18 | 몰드 플래시를 억제한 반도체 패키지 및 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170108649A true KR20170108649A (ko) | 2017-09-27 |
| KR102520258B1 KR102520258B1 (ko) | 2023-04-11 |
Family
ID=60036579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160032902A KR102520258B1 (ko) | 2016-03-18 | 2016-03-18 | 몰드 플래시를 억제한 반도체 패키지 및 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102520258B1 (ko) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990025703A (ko) * | 1997-09-13 | 1999-04-06 | 윤종용 | 칩 스케일 패키지 및 그 제조방법 |
| JP2001332642A (ja) * | 2000-05-18 | 2001-11-30 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| US20020092162A1 (en) * | 2001-01-13 | 2002-07-18 | Siliconware Precision Industries Co., Ltd. | Method of fabricating a flip-chip ball-grid-array package without causing mold flash |
| KR20030018458A (ko) * | 2001-08-28 | 2003-03-06 | 주식회사 하이닉스반도체 | 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치 |
| US20040184226A1 (en) * | 2003-03-18 | 2004-09-23 | Hall Frank L. | Bare die semiconductor dice underfilled and encapsulated with a single dielectric material and method for manufacturing the same |
| US20080150119A1 (en) * | 2006-12-22 | 2008-06-26 | Stats Chippac Ltd. | Integrated circuit package system employing mold flash prevention technology |
| JP2009206389A (ja) * | 2008-02-29 | 2009-09-10 | Sanyo Electric Co Ltd | 素子搭載用基板、半導体モジュール、携帯機器、素子搭載用基板の製造方法および半導体モジュールの製造方法 |
| KR20140007992A (ko) * | 2012-07-09 | 2014-01-21 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
-
2016
- 2016-03-18 KR KR1020160032902A patent/KR102520258B1/ko active IP Right Grant
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990025703A (ko) * | 1997-09-13 | 1999-04-06 | 윤종용 | 칩 스케일 패키지 및 그 제조방법 |
| JP2001332642A (ja) * | 2000-05-18 | 2001-11-30 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| US20020092162A1 (en) * | 2001-01-13 | 2002-07-18 | Siliconware Precision Industries Co., Ltd. | Method of fabricating a flip-chip ball-grid-array package without causing mold flash |
| KR20030018458A (ko) * | 2001-08-28 | 2003-03-06 | 주식회사 하이닉스반도체 | 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치 |
| US20040184226A1 (en) * | 2003-03-18 | 2004-09-23 | Hall Frank L. | Bare die semiconductor dice underfilled and encapsulated with a single dielectric material and method for manufacturing the same |
| US20080150119A1 (en) * | 2006-12-22 | 2008-06-26 | Stats Chippac Ltd. | Integrated circuit package system employing mold flash prevention technology |
| JP2009206389A (ja) * | 2008-02-29 | 2009-09-10 | Sanyo Electric Co Ltd | 素子搭載用基板、半導体モジュール、携帯機器、素子搭載用基板の製造方法および半導体モジュールの製造方法 |
| KR20140007992A (ko) * | 2012-07-09 | 2014-01-21 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102520258B1 (ko) | 2023-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI425896B (zh) | 具有內埋式導電線路之電路板及其製造方法 | |
| TWI651828B (zh) | 晶片封裝結構及其製造方法 | |
| US9418940B2 (en) | Structures and methods for stack type semiconductor packaging | |
| JP4367892B2 (ja) | 超小型電子パッケージ製造のための材料適用プロセス | |
| JP6244147B2 (ja) | 半導体装置の製造方法 | |
| KR101548426B1 (ko) | 집적 회로의 패키징에서의 정렬 | |
| US20210242113A1 (en) | Land structure for semiconductor package and method therefor | |
| KR102061342B1 (ko) | 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법 | |
| JP2008277570A (ja) | 半導体装置及びその製造方法 | |
| CN105493269A (zh) | 超微间距PoP无芯封装 | |
| US7807510B2 (en) | Method of manufacturing chip integrated substrate | |
| US9293398B2 (en) | Land structure for semiconductor package and method therefor | |
| CN104659000A (zh) | 具有球焊盘的基板、半导体封装体以及制造方法 | |
| CN103972111B (zh) | 引线框架结构的形成方法 | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| US11276660B2 (en) | Semiconductor device package having a core substrate and an embedded component in the core substrate | |
| JPH11317472A (ja) | 半導体装置およびその製造方法 | |
| KR102520258B1 (ko) | 몰드 플래시를 억제한 반도체 패키지 및 제조 방법 | |
| TWI397157B (zh) | 具微機電元件之封裝結構及其製法 | |
| CN102126697B (zh) | 具有微机电元件的封装结构及其制造方法 | |
| US9373587B2 (en) | Stacked electronic device | |
| JP2013254984A (ja) | 半導体装置 | |
| KR100752648B1 (ko) | 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법 | |
| TWM407485U (en) | Device of stackable semiconductor package having whole surface molding | |
| JP2009141287A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |