KR100752648B1 - 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법 - Google Patents

솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법 Download PDF

Info

Publication number
KR100752648B1
KR100752648B1 KR1020060002379A KR20060002379A KR100752648B1 KR 100752648 B1 KR100752648 B1 KR 100752648B1 KR 1020060002379 A KR1020060002379 A KR 1020060002379A KR 20060002379 A KR20060002379 A KR 20060002379A KR 100752648 B1 KR100752648 B1 KR 100752648B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
holes
layer
adhesive member
Prior art date
Application number
KR1020060002379A
Other languages
English (en)
Other versions
KR20070074363A (ko
Inventor
김신
오세용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060002379A priority Critical patent/KR100752648B1/ko
Priority to US11/621,042 priority patent/US20070158843A1/en
Publication of KR20070074363A publication Critical patent/KR20070074363A/ko
Application granted granted Critical
Publication of KR100752648B1 publication Critical patent/KR100752648B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
    • F24F13/08—Air-flow control members, e.g. louvres, grilles, flaps or guide plates
    • F24F13/10—Air-flow control members, e.g. louvres, grilles, flaps or guide plates movable, e.g. dampers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
    • F24F13/24—Means for preventing or suppressing noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

솔더 조인트(solder joint) 신뢰성이 향상된 반도체 패키지 및 그 제조방법에 관해 개시한다. 본 발명은에 의한 반도체 패키지는, 표면에 복수개의 배선층이 형성되어 있으며, 상기 배선층들에 각기 연결되는 복수개의 관통홀(through hole)들이 형성된 인쇄회로기판을 구비한다. 상기 인쇄회로기판의 상부면에 접착부재가 부착되며, 반도체 칩이 상기 인쇄회로기판의 상기 배선층들과 전기적으로 연결되고 상기 접착부재의 상부면에 탑재된다. 상기 관통홀들 내부에 솔더 연결수단이 충전된다.
솔더 조인트, 반도체 패키지, 관통 홀(through hole), 도금층, 솔더 볼

Description

솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그 제조방법{Semiconductor package improving solder joint reliability and manufacturing method the same}
도 1은 종래 기술에 의한 인쇄회로기판을 사용하는 반도체 패키지를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 의한 인쇄회로기판을 사용하는 반도체 패키지를 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 의한 인쇄회로기판을 사용하는 반도체 패키지를 설명하기 위한 도 2의 "A"의 확대된 단면도이다.
도 4와 도 5는 본 발명의 일 실시예에 의한 인쇄회로기판을 설명하기 위한 단면도와 평면도이다.
도 6과 도 7은 도 4 및 도5의 인쇄회로기판의 상부면 및 하부면에 PSR이 형성된 것을 설명하기 위한 단면도와 평면도이다.
도 8과 도 9는 도 6 및 도 7의 인쇄회로기판의 상부면에 형성된 반도체 패키지의 접착부재를 설명하기 위한 단면도와 평면도이다.
도 10은 본 발명의 다른 실시예에 의한 적층형 반도체 패키지를 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 패키지 102: 반도체 칩
103: 본딩 와이어(wire) 104: 접착부재
105: 봉지수지(EMC) 106: 인쇄회로기판
107: 배선층 108 : 본딩패드
108a, 108b : 도금층 101a, 101b : PSR층
109: 관통 홀, 110: 솔더 접속수단,
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 솔더 조인트 신뢰성(solder joint reliability)의 열적, 기계적 충격 특성이 개선된 반도체 패키지 및 그 제조방법에 관한 것이다.
현재 반도체 패키지는 다른 기능을 갖는 반도체 칩들을 효율적으로 실장하고, 고 부가가치의 패키징(packaging)이 가능한 것에 중점을 두고 지속적으로 발전해 가고 있다.
제한된 면적 내에 보다 많은 개수의 외부연결단자가 들어가도록 설계하기 위하여 반도체 패키지의 외부연결단자는 그 형태가 리드에서 솔더볼로 바뀌어 가고 있다. 이에 따라 솔더볼을 외부연결단자로 갖는 볼 그리드 어레이(BGA; Ball Grid Array) 패키지의 사용이 점차 확대되고 있다.
도 1은 종래 기술에 의한 인쇄회로기판을 사용하는 반도체 패키지를 설명하 기 위한 단면도이다.
도 1을 참조하면, 반도체 패키지를 제조하기 위한 인쇄회로기판(50)에는 하부면에 부착되는 솔더 볼(60)과의 전기적 연결을 위한 배선층(56)이 형성되어 있다. 배선층(56)의 일단은 본딩 와이어(53)와 접촉하는 본딩패드(57)에 연결되며, 배선층(56)의 타단은 인쇄회로기판(50)에 형성된 미세한 홀을 통해 연장되어 인쇄회로기판(50)의 하부면에 형성된 솔더 볼(60)이 부착되는 솔더볼 패드(55)에 연결되어 있다. 본딩패드(57)의 표면상에는 본딩패드 도금층(57a)이 형성되어 있으며, 솔더 볼 패드(55)의 표면상에는 솔더 볼 패드 도금층(55a)이 형성되어 있다.
한편, 본딩패드(57), 솔더 볼 패드(55) 및 배선층(56)이 형성된 인쇄회로기판(50)의 상부면 및 하부면 상에는 각기 상부면 포토 솔더 레지스터(PSR; Photo Solder Resist)층(51b) 및 하부면 PSR층(51a)이 형성되어 있으며, 상기 상부면 PSR층(51b) 및 하부면 PSR층(51a)은 각기 본딩패드(57) 상의 본딩패드 도금층(57a) 및 솔더 볼 도금층(55a)을 노출시키며, 인접한 솔더 볼(60) 사이를 서로 절연시킨다.
한편, 상기 상부면 PSR층(57a) 상에는 접착부재(54)가 형성되고, 접착부재(54) 상에 반도체 칩(52)이 탑재되며, 반도체 칩(52)이 탑재된 인쇄회로기판(50)의 상부면을 밀봉하는 봉지수지(58)가 형성된다.
한편, 인쇄회로기판(50)의 하부면에 노출되며 형성된 솔더볼 패드(55)의 표면에는 전술한 바와 같이 솔더 볼 도금층(55a)이 예를 들어, 니켈(Ni) 도금층과 금(Au) 도금층 형태로 형성된다. 후속 공정에서 솔더 볼(60)이 솔더 볼 도금층(55a)상에 부착되면, 솔더 볼(60)과 솔더볼 패드(55)의 접착 경계면에서 니켈-주석(Ni- Sn) 혹은 니켈-구리-주석(Ni-Cu-Sn) 등의 부서지기 쉬운 계면 결합층(brittle inter metallic connection)이 형성된다. 상기 부서지기 쉬운 계면 결합층은 이 부분에서 쉽게 분리 및 파단이 발생할 수 있는 문제점을 갖게 된다.
특히 모바일(mobile) 제품과 같이 열적, 기계적 충격에 쉽게 노출되는 전자장치에 들어가는 솔더 볼을 사용하는 반도체 패키지에서 더욱 그 중요성이 강조되고 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 솔더볼과 솔더볼 패드의 계면 결합층에서 분리 및 파단이 발생하여 열적, 기계적 충격 특성이 저하되는 문제점을 개선한 반도체 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 솔더볼과 솔더볼 패드의 계면 결합층에서 분리 및 파단이 발생하여 열적, 기계적 충격 특성이 저하되는 문제점을 개선한 적층 반도체 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 솔더볼과 솔더볼 패드의 계면 결합층에서 분리 및 파단이 발생하여 열적, 기계적 충격특성이 저하되는 문제점을 개선한 반도체 패키지의 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명의 일 형태에 의한 반도체 패키지 는, 표면에 복수개의 배선층이 형성되어 있으며, 상기 배선층들에 각기 연결되는 복수개의 관통홀(through hole)들이 형성된 인쇄회로기판을 구비한다. 상기 인쇄회로기판의 상부면에 접착부재가 부착되며, 반도체 칩이 상기 인쇄회로기판의 상기 배선층들과 전기적으로 연결되고 상기 접착부재의 상부면에 탑재된다. 상기 관통홀들 내부에 솔더 연결수단이 충전된다.
한편, 상기 인쇄회로기판의 상부면 및 하부면 상에 PSR(Photo Solder Resist)층이 더 형성될 수 있으며, 상기 인쇄회로기판의 관통홀들 부분에서는 상기 PSR층이 제거된다.
또한, 인쇄회로기판에서 상기 배선층의 일단은 본딩패드에 연결되며, 상기 배선층의 타단은 상기 관통홀의 가장자리를 따라 도우넛 형상으로 형성될 수 있으며, 상기 관통홀의 내벽을 따라 연장될 수 있으며, 상기 관통홀 내벽을 따라 연장된 후 상기 인쇄회로기판의 반대면에서 상기 관통홀의 가장자리를 따라 도우넛 형상으로 형성될 수 있다.
상기 관통홀의 내벽 및 상기 인쇄회로기판의 반대면쪽에 형성된 배선층의 노출된 부분상에 도금층이 더 형성될 수 있다. 한편, 상기 솔더 연결수단은 솔더 볼 또는 솔더 범퍼일 수 있으며, 상기 접착부재는 필름형(film type) 수지로 형성하는 것이 바람직하다. 상기 반도체 칩 및 상기 인쇄회로기판의 일부를 밀봉하는 봉지수지를 더 구비할 수 있다.
한편, 상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 적층 반도체 패키지는, 최하단부에 위치하는 제1 반도체 패키지 및 상기 제1 반도체 패키지 위 로 적층된 제2 반도체 패키지를 포함한다.
상기 제1 반도체 패키지는, 배선층들과 연결되며 중앙부에 형성된 복수개의 중앙 관통홀들과, 가장자리부에 형성된 복수개의 에지 관통홀들이 형성된 제1 인쇄회로기판; 상기 중앙 관통홀들을 덮으며, 상기 제1 인쇄회로기판의 상부면에 부착된 제1 접착부재; 상기 제1 인쇄회로기판의 상기 배선층들과 전기적으로 연결되고 상기 제1 접착부재의 상부면에 탑재된 제1 반도체 칩; 상기 중앙 및 에지 관통홀들 내에 충전된 제1 솔더 연결수단; 및 상기 반도체 칩 및 상기 인쇄회로기판의 일부를 밀봉하는 제1 봉지수지를 포함하며,
상기 제2 반도체 패키지는, 배선층들과 연결되며, 상기 제1 반도체 패키지의 상기 에지 관통홀들에 대응하여 가장자리부에 형성된 복수개의 에지 관통홀들이 형성된 제2 인쇄회로기판; 상기 제2 인쇄회로기판의 상부면에 부착된 제2 접착부재; 상기 제2 인쇄회로기판의 상기 배선층들과 전기적으로 연결되고 상기 제2 접착부재의 상부면에 탑재된 제2 반도체 칩; 상기 제2 인쇄회로기판의 상기 에지 관통홀들 내에 충전되며, 상기 제1 인쇄회로기판의의 에지 관통홀들 내에 충전된 상기 제1 솔더 연결수단과 전기적으로 연결된 제2 솔더 연결수단; 및 상기 제2 반도체 칩 및 상기 제2 인쇄회로기판의 일부를 밀봉하는 제2 봉지수지를 포함한다.
또한 상기 또다른 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 패키지 제조방법은, 일단이 본딩패드들과 연결되는 복수개의 배선층들이 형성되어 있으며, 상기 배선층들과 연결되는 복수개의 관통홀들이 형성된 인쇄회로기판을 준비하는 단계를 포함한다. 이어서, 상기 인쇄회로기판의 상부면에 PSR(Photo Solder Resist)층을 형성한 후, 상기 PSR층의 상부에 접착부재를 부착하고, 상기 접착부재의 상부 면에 반도체 칩을 탑재하며, 상기 반도체 칩과 상기 본딩 패드들 사이를 와이어 본딩한다. 계속하여 상기 관통홀들 내에 솔더 연결수단을 충전한다.
상기 PSR층을 형성하는 단계에서는 상기 관통홀들이 형성된 부분을 개방시키도록 형성할 수 있으며, 상기 PSR층을 형성하는 단계에서는 상기 인쇄회로기판의 하부면상에도 PSR층을 형성할 수 있다.
또한, 상기 와이어 본딩하는 단계 이전에, 상기 본딩패드 및 상기 관통홀 내벽과 상기 인쇄회로기판의 반대면에 노출된 상기 배선층 상에 도금층을 형성하는 단계를 더 포함할 수 있으며, 상기 솔더 연결수단을 충전하는 단계 이후에 상기 반도체 칩 및 상기 인쇄회로기판의 일부를 밀봉하는 단계를 더 구비할 수 있다.
본 발명에 따르면, 인쇄회로기판의 관통 홀의 크기 조정, 표면 도금층 및 인쇄회로기판에 부착된 접착부재를 통해, 솔더볼을 외부연결단자로 사용하는 다양한 형태의 BGA 패키지에 대한 열적, 기계적 충격 특성을 현저하게 개선할 수 있다. 특히 모바일 폰(mibile phone)과 같은 전자장치의 마더 보드에 부착된 반도체 패키지의 열적, 기계적 충격 특성을 현저하게 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 2은 본 발명의 일 실시예에 의해 완성된 반도체 패키지를 설명하기 위한 단면도이며, 도 3은 도 2의 "A"부분의 확대된 단면도이다. 도 4와 도 5는 도 2의 인쇄회로기판을 설명하기 위한 단면도와 평면도이며, 도 6과 도 7은 도 4 및 도5의 인쇄회로기판의 상부면 및 하부면에 PSR층이 형성된 것을 설명하기 위한 단면도와 평면도이며, 도 8과 도 9는 도 6 및 도 7의 인쇄회로기판의 상부면에 형성된 반도체 패키지의 접착부재를 설명하기 위한 단면도와 평면도이다.
도 2를 참조하면, 본 발명에 의한 반도체 패키지(100)는 인쇄회로기판(106)위에 탑재된 반도체 칩(102)이 본딩 와이어(103)를 통해 상기 인쇄회로기판(106)의 배선층(107)과 전기적으로 연결된 후, 배선층(107)과 접촉하는 솔더 접속수단(110)에 의해 외부 회로와 전기적으로 연결된다. 상기 인쇄회로기판(106)의 일부와 상기 반도체 칩(102) 및 본딩 와이어(103)는 봉지수지(EMC: Epoxy Mold Compound, 105)에 의해 밀봉(encapsulating)된다.
도 2, 도 4 및 도 5를 참조하면, 상기 인쇄회로기판(106)에는 상부면과 하부면을 관통하는 복수의 관통 홀(109)들이 형성되어 있다. 또한 인쇄회로기판(106)의 상부면에는 복수개의 배선층(107)이 형성되며, 각 배선층(107)의 일단은 본딩패드(108)에 각기 독립적으로 연결되어 있다. 배선층(107)의 타단은 각 관통홀(109)들에 연결되어 있으며, 관통홀(109)의 가장자리를 둘러싸는 도우넛 형상으로 형성되면서 각 관통 홀(109)의 내벽을 통해 연장된 후, 반대면인 인쇄회로기판(106)의 하부면에서도 배선층(107)이 도우넛 형상으로 관통홀(109)의 가장자리를 따라 형성된다. 도 5에서는 관통 홀(109)의 일부만을 도시한 것으로서 보다 다양한 배치로 보 다 많은 관통홀(109)들이 설계된 바에 따라 형성될 수 있으며, 각 본딩패드(108)에 대하여 하나의 관통홀(109)이 연결되거나 필요에 따라 예비적으로 더미 관통 홀들이 더 형성될 수 있다. 한편, 상기 인쇄회로기판(106)은 폴리이미드 재질의 플렉시블 기판(flexible substrate) 혹은 FR4 수지, FT 수지(resin) 재질의 고형의 기판(rigid substrate)을 선택적으로 사용할 수 있다.
도 2, 도 3, 도 6 및 도 7을 참조하면, 배선층(107)이 형성된 인쇄회로기판(106)의 상부면 및 하부면에 각기 절연물질인 상부 PSR층(101b) 및 하부 PSR층(101a)이 형성된다. 상기 상부 PSR층(101b) 및 하부 PSR층(101a)은 관통홀(109)들이 개방되도록 관통홀(109) 부분을 노출시킨다. 또한, 본딩패드(108) 상의 상부 PSR층(101b)의 일부도 제거되어 본딩패드(108) 노출시키며, 인쇄회로기판(106) 하부면으로 연장된 도우넛 형상의 배선층(107)의 일부도 노출시킨다. 이것은 도 3에서 잘 나타나듯이, 후속공정에 의해 형성되는 솔더 접속수단(110)과의 접촉면적을 넓혀 솔더 조인트의 신뢰성을 향상시킨다는 점에서 바람직하다. 한편, 상부 PSR층(101b) 및 하부 PSR층(101a)에 의해 덮히지 않고 노출된 본딩패드(108)의 노출면, 및 관통홀(109)의 내벽과 인쇄회로기판(106)의 하부면으로 연장된 도우넛 형상의 배선층(107)의 노출면 상에는 각기 본딩패드 도금층(108b)과 배선층 도금층(108a)이 형성된다.
상기 본딩패드 도금층(108b) 및 배선층 도금층(108a)은 Cu, Ni, Au, Ag, Pt, Pd 및 이들의 합금으로 이루어진 그룹에서 선택되는 금속을 도금하여 형성하는 것이 바람직하다. 예를 들면 상기 도금층(108a, 108b)은 약 0.5 um 이상 두께의 Ni와 그 상부에 약 0.3 um 이상 두께의 Au이 적층되어 형성된다. 또한 상기 도금층(108a, 108b)의 Au는 상기 솔더 접속수단(110)과 접착되는 경계면에서 웨팅(wetting) 정도를 개선하고, 상기 도금층(108a, 108b)의 Au 두께가 증가함에 따라 솔더 접속수단(110)과 결합하는 힘이 더욱 증가되는 장점이 있다. 그리고 상기 도금층(108a, 108b)의 Au는 인쇄회로기판(106)에 가해지는 열에 대해서도 안정하다. 또한 산소와 쉽게 반응하는 상기 도금층(108a, 108b)의 표면은 산화방지를 위해 OSP와 같은 물질을 추가로 도포할 수도 있다.
도 2, 도 8 및 도 9를 참조하면, 상부 PSR층(101b)이 형성된 인쇄회로기판(106)의 일부 상에 접착부재(104)를 부착한다. 상기 접착부재(104)는 상기 관통 홀(109)들의 상부면을 덮으며 폐쇄시키도록 부착된다. 상기 접착부재(104)는 양면에 접착제(미도시)가 도포된 폴리이미드(polyimide)계 수지가 사용된다. 상기 접착제는 열경화성(thermo-setting) 수지 또는 열가소성(thermo-plastic) 수지 중의 어느 하나를 사용할 수 있다.
계속하여 도 2를 다시 참조하면, 상기 접착부재(104) 상에 반도체 칩(102)이 탑재되고, 반도체 칩(102)의 상부면 가장자리를 따라 배치된 패드들과 인쇄회로기판(106)의 본딩패드(108)는 본딩 와이어(103)를 통하여 전기적으로 연결되며, EMC 봉지수지(105)에 의해 밀봉되어 있다. 또한 후속되는 리플로우(reflow) 공정에 의해 솔더 볼 또는 솔더 범프와 같은 솔더 접속수단(110)이 관통홀(109) 내부에 충전된다. 솔더 접속수단(110)은 Sn을 주재료로 하여 구성되고, 무연(solder free) 및 Pb, Ni, Ag, Cu, Bi 또는 그 합금을 포함할 수 있다. 상기 솔더 접속수단(110)은 상기 관통홀(109)의 도금층(108a)을 통해 전기적으로 연결되고 절연물질인 하부면 PSR층(101a)에 의해 서로 전기적으로 격리(isolation)된다.
도 3을 참조하면, 상기 관통 홀(109)의 내부에 충전된 상기 솔더 접속수단(110)은 상기 인쇄회로기판(106)의 도금층(108a)과의 접합면적이 증가하기 때문에 솔더 조인트부에 집중되는 열응력이 분산되어 열적, 기계적 충격 특성이 개선된다. 반도체 패키지에 충격이 가해질 때에 가장 민감하게 파괴되는 부분이 솔더 접속수단(110)과 도금층(108a)의 경계면인 계면 결합층인데, 이러한 계면 결합층은 솔더 접속수단(110)에 비하여 상대적으로 딱딱하고 쉽게 부서지기 쉬운 재질이다. 상기 솔더 접속수단(110)은 경도(hardness)가 약하기 때문에 딱딱한 재질의 계면 결합층과 비교할 때 비교적 충격을 흡수할 수 능력이 크다.
도 2 내지 도 9를 참조하여 본 발명의 일 실시예에 의한 반도체 패키지의 제조방법에 대하여 설명한다.
먼저 도 4 및 도 5를 참조하면, 인쇄회로기판(106)을 준비한다. 상기 인쇄회로기판(106)은 반도체 칩(102)과 전기적으로 연결되는 복수개의 본딩패드(108), 배선층(107) 및 관통홀(109)을 갖는다. 상기 관통홀(109)은 드릴링 및 레이저 작업등으로 형성되며, 상기 배선층(107)은 본딩패드(108)와 관통홀(109)을 연결해준다. 관통홀(109)의 내벽 및 가장자리를 따라 배선층(107)이 도우넛 형상으로 형성된다. 상기 관통 홀(109)은 상기 솔더 접속수단(110)이 형성되는 위치에 형성된다. 상기 솔더 접속수단(110)이 상기 관통 홀(109)에 충전되어 솔더 조인트 신뢰성을 더욱 높일 수 있다. 이렇게 상기 관통 홀(109)의 크기 및 깊이는 본 발명의 목적을 달 성하는데 있어서 중대한(critical) 의미를 갖는다.
도 6 및 도 7을 참조하면, 배선층(107)이 형성된 인쇄회로기판(106)의 상부면 및 하부면에 각기 상부면 PSR층(101b) 및 하부면 PSR층(101a)을 형성한다. 관통홀(109) 부분은 개방된다. 이어서 상부면 PSR층(101b) 및 하부면 PSR층(101a)으로부터 노출된 본딩패드(108) 및 배선층(107)의 노출면 상에 전기도금(electro plating) 또는 무전해 도금(electroless plating)등을 통해 도금층(108a, 108b)을 형성한다.
도 8 및 도 9를 참조하면, 상기 복수의 관통홀(109)들을 덮도록 상부면 PSR층(101b)의 상부에 접착부재(104)를 부착한다. 상기 접착부재(104)는 액상 또는 시트 형태의 것을 사용할 수 있으며, 본 실시예에서는 폴리이미드(polyimide)계 수지가 사용된다. 상기 접착부재(104)는 후속 공정에 의해 상기 솔더 접속수단(110)이 상기 관통 홀(109)에 충전될 때에 충전 방지막(stopping layer) 역할을 수행한다.
이어서 도 2에서 보여지는 바와 같이, 통상의 방법에 따라 반도체 칩(102)을 접착부재(104) 상에 탑재하며, 와이어 본딩 공정을 수행한다. 이어서 봉지수지(105)로 밀봉 공정을 수행하며, 관통홀(109) 내에 솔더 접속수단(110)을 충전하여 반도체 패키지를 제조한다.
통상적으로 반도체 패키지는 전자장치의 마더 보드(mother board)에 탑재되어 동작된다. 따라서, 본 발명의 개념은 반도체 패키지가 탑재되는 인쇄회로기판으로까지 확장 적용할 수 있다. 즉, 모바일용 전자장치에 사용되는 마더 보드에 복수의 관통 홀을 형성하고, 이들의 상부에 접착부재를 부착시킬 수 있다.
도 10은 본 발명의 다른 실시예에 의한 적층형 반도체 패키지를 설명하기 위한 단면도이다.
도 10을 참조하면, 하측에 위치하는 제1 반도체 패키지(200)와 상측에 위치하는 제2 반도체 패키지(300)가 적층 형태로 결합되어 있다. 제2 반도체 패키지(300) 상으로 또다른 반도체 패키지가 더 적층될 수도 있다.
제1 반도체 패키지(200)는 전술한 도 2의 반도체 패키지(100)와 유사하며, 단지 제1 인쇄회로기판(206)의 외측 가장자리를 따라 추가적으로 제1 관통홀들이 더 형성된다. 이들 추가적인 관통홀들은 제2 반도체 패키지(300)에 형성된 제2 솔더 접속수단(310)이 형성되는 위치에 대응하여 형성된다. 추가적인 관통홀들도 역시 관통홀의 내벽 및 가장자리를 따라 도우넛 형상의 배선층(207)이 더 형성되며, 이들 배선층(207)상의 노출면에는 도금층(208a)이 형성된다. 제1 인쇄회로기판(206)의 상부면 및 하부면에는 상부면 PSR층(201b)과 하부면 PSR층(201a)이 형성되고, 상부면 PSR층(201b) 상에는 제1 접착부재(204)가 형성되고, 제1 접착부재(204) 상에는 제1 반도체 칩(202)이 탑재되며, 제1 반도체 칩(202)과 제1 본딩패드(208)가 제1 본딩 와이어(203)에 의해 전기적으로 연결되며, 제1 봉지수지(205)에 의해 밀봉된다.
제2 반도체 패키지(300)는 제1 반도체 패키지(200)와 달리 중앙부분에는 적층을 용이하게 하기 위해 제2 관통홀 및 제2 솔더 접속수단(310)이 배치되지 않고, 가장자리를 따라 상기 제1 반도체 패키지(200)의 추가 관통홀들이 배치된 곳에 대응하는 위치에 형성된다. 제2 관통홀의 내벽 및 가장자리를 따라 도우넛 형상의 배 선층(207)이 형성되며, 도금층(208a)이 노출면 상에 형성된다. 제2 인쇄회로기판(306)의 상부면 및 하부면에는 상부면 PSR층(301b)과 하부면 PSR층(301a)이 형성되고, 상부면 PSR층(301b) 상에는 제2 접착부재(304)가 형성되고, 제2 접착부재(304) 상에는 제2 반도체 칩(302)이 탑재되며, 제2 반도체 칩(302)과 제2 본딩패드(308)가 제2 본딩 와이어(303)에 의해 전기적으로 연결되며, 제2 봉지수지(305)에 의해 밀봉된다.
본 실시예에서는 제2 반도체 패키지의 하부면 PSR층(301a)과 제1 반도체 패키지(200)의 봉지수지(205)가 접촉하는 형태로 구성되어 있으나, 단일의 인쇄회로기판 상에 복수개의 반도체 칩을 적층하는 경우에도 응용될 수 있으며, 본 발명은 솔더 접속수단을 외부연결단자로 사용하는 다양한 형태의 BGA 패키지에 응용될 수 있다.
따라서, 상술한 본 발명에 따르면, 인쇄회로기판의 관통 홀(through hole) 내부 면에 도금층이 형성되고, 관통 홀 내부에 충전된 솔더 접속수단을 통해, 이를 외부연결단자로 사용하는 다양한 형태의 반도체 패키지에 대한 열적, 기계적 충격 특성을 현저하게 개선할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

Claims (20)

  1. 복수개의 관통홀들이 형성된 인쇄회로기판;
    상기 인쇄회로기판의 상부면 가장자리에 형성된 복수개의 본딩패드들;
    일단이 상기 각 본딩패드들에 연결되며, 타단이 상기 각 관통홀의 가장자리를 따라 도우넛 형상으로 둘러싸며, 상기 관통홀의 내벽을 따라 연장된 후 상기 인쇄회로기판의 하부면에서 상기 관통홀의 가장자리를 따라 도우넛 형상으로 둘러싸는 형태로 형성된 복수개의 배선층들;
    상기 본딩패드들 및 상기 관통홀들을 노출시키면서 상기 인쇄회로기판의 상부면에 형성된 상부 PSR(Photo Solder Resist)층;
    상기 관통홀들 및 상기 인쇄회로기판의 하부면 상으로 연장된 상기 배선층들의 일부를 노출시키면서 상기 인쇄회로기판의 하부면에 형성된 하부 PSR층;
    상기 상부 PSR층 및 상기 하부 PSR층에 의해 덮히지 않고 노출된 상기 각 관통홀들의 내벽 및 상기 인쇄회로기판의 하부면 상에서 노출된 상기 배선층들 상에 형성된 도금층들;
    상기 관통홀들의 상부면을 폐쇄하면서 상기 인쇄회로기판 상부면의 상기 상부 PSR층 상에 부착된 접착부재;
    상기 접착부재의 상부면에 탑재된 반도체 칩; 및
    상기 접착부재의 하부면과 접촉하면서 상기 각 관통홀들 내부에 충전된 복수개의 솔더 연결수단들;을 포함하는 반도체 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 솔더 연결수단은 솔더 볼 또는 솔더 범퍼인 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서,
    상기 접착부재는 필름형(film type) 수지인 것을 특징으로 하는 반도체 패키지.
  10. 삭제
  11. 제1항에 있어서,
    상기 반도체 칩 및 상기 인쇄회로기판의 일부를 밀봉하는 봉지수지를 더 구비하는 것을 특징으로 하는 반도체 패키지.
  12. 제1항에 있어서,
    상기 인쇄회로기판은 플렉시블 기판(flexible substrate)인 것을 특징으로 하는 반도체 패키지.
  13. 제1항에 있어서, 상기 제1 인쇄회로기판의 외측 가장자리를 따라 추가 관통홀들이 더 형성되며,
    적층 패키지를 형성하기 위해 상기 추가 관통홀들 내에서는 상부면이 노출되도록 충전된 추가 솔더 연결수단이 더 형성되어 있는 것을 특징으로 하는 반도체 패키지.
  14. 삭제
  15. 복수개의 관통홀들이 형성된 인쇄회로기판을 준비하는 단계;
    상기 인쇄회로기판의 상부면 가장자리를 따라 복수개의 본딩패드들을 형성하는 단계;
    일단이 상기 각 본딩패드들에 연결되며, 타단이 상기 각 관통홀의 가장자리를 따라 도우넛 형상으로 둘러싸며, 상기 관통홀의 내벽을 따라 연장된 후 상기 인쇄회로기판의 하부면에서 상기 관통홀의 가장자리를 따라 도우넛 형상으로 둘러싸는 형태로 복수개의 배선층들을 형성하는 단계;
    상기 본딩패드들 및 상기 관통홀들을 노출시키면서 상기 인쇄회로기판의 상부면에 상부 PSR(Photo Solder Resist)층을 형성하는 단계;
    상기 관통홀들 및 상기 인쇄회로기판의 하부면 상으로 연장된 상기 배선층들의 일부를 노출시키면서 상기 인쇄회로기판의 하부면에 하부 PSR층을 형성하는 단계;
    상기 상부 PSR층 및 상기 하부 PSR층에 의해 덮히지 않고 노출된 상기 각 관통홀들의 내벽 및 상기 인쇄회로기판의 하부면 상에서 노출된 상기 배선층들 상에 도금층들을 형성하는 단계;
    상기 관통홀들의 상부면을 폐쇄하면서 상기 인쇄회로기판 상부면의 상기 상부 PSR층 상에 접착부재를 부착하는 단계;
    상기 접착부재의 상부면에 반도체 칩을 탑재하는 단계;
    상기 반도체 칩과 상기 본딩패드들 사이를 와이어 본딩하는 단계; 및
    상기 접착부재의 하부면과 접촉하면서 상기 각 관통홀들 내부에 복수개의 솔더 연결수단들을 충전하는 단계;을 포함하는 반도체 패키지 제조방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제15항에 있어서,
    상기 솔더 연결수단을 충전하는 단계 이후에 상기 반도체 칩 및 상기 인쇄회로기판의 일부를 밀봉하는 단계를 더 구비하는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020060002379A 2006-01-09 2006-01-09 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법 KR100752648B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060002379A KR100752648B1 (ko) 2006-01-09 2006-01-09 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
US11/621,042 US20070158843A1 (en) 2006-01-09 2007-01-08 Semiconductor package having improved solder joint reliability and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002379A KR100752648B1 (ko) 2006-01-09 2006-01-09 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법

Publications (2)

Publication Number Publication Date
KR20070074363A KR20070074363A (ko) 2007-07-12
KR100752648B1 true KR100752648B1 (ko) 2007-08-29

Family

ID=38232048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002379A KR100752648B1 (ko) 2006-01-09 2006-01-09 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법

Country Status (2)

Country Link
US (1) US20070158843A1 (ko)
KR (1) KR100752648B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143709B2 (en) * 2008-10-15 2012-03-27 Samsung Electronics Co., Ltd Semiconductor package having solder ball which has double connection structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479321B2 (en) 2001-03-23 2002-11-12 Industrial Technology Research Institute One-step semiconductor stack packaging method
JP2004031561A (ja) * 2002-06-25 2004-01-29 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479321B2 (en) 2001-03-23 2002-11-12 Industrial Technology Research Institute One-step semiconductor stack packaging method
JP2004031561A (ja) * 2002-06-25 2004-01-29 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20070158843A1 (en) 2007-07-12
KR20070074363A (ko) 2007-07-12

Similar Documents

Publication Publication Date Title
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
JP5068990B2 (ja) 電子部品内蔵基板
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US6876074B2 (en) Stack package using flexible double wiring substrate
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
JP4901458B2 (ja) 電子部品内蔵基板
JP4830120B2 (ja) 電子パッケージ及びその製造方法
KR20040026530A (ko) 반도체 패키지 및 그를 이용한 적층 패키지
JP2851609B2 (ja) 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ
US20050266701A1 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
KR20220026658A (ko) 반도체 패키지
KR100744138B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그의 제조방법
EP3301712B1 (en) Semiconductor package assembley
JP4051570B2 (ja) 半導体装置の製造方法
US6812567B2 (en) Semiconductor package and package stack made thereof
KR100752648B1 (ko) 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
KR20010063236A (ko) 적층 패키지와 그 제조 방법
KR20070010312A (ko) 복수 개의 홀이 형성된 기판을 갖는 플립 칩 패키지
JP3781998B2 (ja) 積層型半導体装置の製造方法
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
KR100610916B1 (ko) 반도체패키지
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
KR100401019B1 (ko) 반도체패키지 및 그 제조방법
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee