JP2851609B2 - 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ - Google Patents

半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ

Info

Publication number
JP2851609B2
JP2851609B2 JP9214758A JP21475897A JP2851609B2 JP 2851609 B2 JP2851609 B2 JP 2851609B2 JP 9214758 A JP9214758 A JP 9214758A JP 21475897 A JP21475897 A JP 21475897A JP 2851609 B2 JP2851609 B2 JP 2851609B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
metal pattern
bonding pad
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9214758A
Other languages
English (en)
Other versions
JPH10199924A (ja
Inventor
文 彩 鄭
榮 大 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei Denshi Co Ltd
Original Assignee
Sansei Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei Denshi Co Ltd filed Critical Sansei Denshi Co Ltd
Publication of JPH10199924A publication Critical patent/JPH10199924A/ja
Application granted granted Critical
Publication of JP2851609B2 publication Critical patent/JP2851609B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップパッ
ケージに関し、より詳細には、基板を有する半導体チッ
プパッケージとその製造方法及びそれを用いた積層パッ
ケージに関する。
【０００２】
【従来の技術】電子機器の小型化及び多機能化に応じ
て、半導体チップパッケージは、高密度化、高速化、小
型化及び薄形化が急速に進行されている。このため、ボ
ールグリッドアレーパッケージ(Ball Grid Array Packa
ge; 以下、ＢＧＡパッケージという) が開発された。Ｂ
ＧＡパッケージは、リードフレームを利用することな
く、基板を利用する表面実装型パッケージであって、チ
ップのサイズを縮小し、入出力ピン数を増加させるに有
利である。
【０００３】図１０は、従来のＢＧＡパッケージの断面
図であって、Hitachi 社のＰＢＧＡ(Plastic Ball Grid
Array) パッケージを示す。パッケージ２０は、半導体
チップ２１を集積回路が設けられる活性面を上向きにし
て、回路パターン２３を有する基板２２の上部に取り付
ける構造である。半導体チップ２１は、金線２４により
基板２２上面の回路パターン２３と電気的に連結され、
回路パターン２３は、外部との電気的な連結のため、基
板２２の下部に形成されるバンプ２５に連結される。半
導体チップ及び金線を含む電気的連結部は、成形樹脂２
６により封止することにより、外部環境から保護する。
ＢＧＡパッケージ２０では、外部接続端子として機能す
るバンプ２５が、基板２２の下面全体に形成されること
ができるので、入出力ピン数が増加した半導体チップの
パッケージングに有利である。現在、ＢＧＡパッケージ
の外部接続端子のピッチは、一般的に１．２７ｍｍ又は
１．５０ｍｍであるが、１．０ｍｍ以下のピッチを有す
るマイクロＢＧＡパッケージ又はチップサイズパッケー
ジが開発されていることが現状である。
【０００４】しかしながら、かかる構造を有するＢＧＡ
パッケージは、多ピン化及び小型化に効果的であるが、
外部接続端子として使用されるソルダボールやソルダバ
ンプ等の接合において、不完全融着やソルダボールの変
形が生ずることができる。また、リペア(repair)が困難
であり、パッケージの実装時において接合状態を視覚に
より検査しにくい。さらに、外部接続端子の形成コスト
及び基板の製作コストが、通常のパッケージより高い。
特に、上述した構造を有するＢＧＡパッケージは、２０
０ピン以上のピン数を有するパッケージ製品において有
利な構造である。が、メモリ及び一部マイクロ素子の場
合、必要なピン数が１００ピン以下の製品については、
適当でない。
【０００５】
【発明が解決しようとする課題】本発明の目的は、小型
化及び軽量化した電子機器に効果的に使用されることが
でき、半導体チップの信号処理速度を増加させることが
できる半導体チップパッケージを提供することにある。
【０００６】また、本発明の他の目的は、別途の外部接
続手段を取り付ける工程を必要としない半導体チップパ
ッケージの製造方法を提供することにある。
【０００７】また、本発明のさらに他の目的は、前記半
導体チップパッケージを用いた積層パッケージを提供す
ることにある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明による第１の半導体チップパッケージは、基
板の上面及び下面に形成された導電性材料よりなる金属
パターンと、基板の下面に形成されるキャビティ及びキ
ャビティに連結される開口部を有する基板と、開口部に
チップのボンディングパッドが位置するように、接着手
段により基板の下面に取り付けられ、ボンディングパッ
ドが金属パターンに電気的に連結された半導体チップ
と、基板の側面に形成され、金属パターンと電気的に連
結されるメッキ層と、ボンディングパッドと金属パター
ンの電気的連結部を封止する封止手段とからなる。
【０００９】ここにおいて、前記半導体チップは、ボン
ディングパッドがチップの活性面の中央部に位置するセ
ンタボンディングパッド型半導体チップであることが望
ましい。また、開口部は基板の中央部に形成されてお
り、かつ、半導体チップが基板のキャビティ内に位置す
ることが望ましい。
【００１０】また、前記メッキ層は、基板の上面、下面
及び側面に連続して形成されていてもよい。また、基板
の上面に形成された金属パターンは、メッキ層により、
基板の下面に形成された金属パターンと電気的に連結さ
れるようにする。
【００１１】ボンディングパッドと金属パターンとの電
気的連結は、ワイヤボンディングにより達成されること
が望ましい。前記接着手段は非導電性接着剤であること
が望ましい。また、前記半導体チップパッケージにおい
ては、半導体チップの下面が外部に露出していることが
望ましい。
【００１２】さらに、エポキシ成形樹脂からなる封止手
段によって開口部及びキャビティが封止されることによ
り、前記電気的連結部の封止が達成されているようにす
ることが望ましい。
【００１３】前記目的を達成するため、本発明による第
２の半導体チップパッケージは、開口部が形成された第
１基板と第２基板とを、第１基板の上面と第２基板の下
面とが相対するように、かつ第１基板と第２基板に形成
された各々の開口部が連結するように結合してなる基板
と、第１基板と第２基板との間に形成された導電性材料
よりなる金属パターンと、第１基板に形成された開口部
にチップのボンディングパッドが位置するように、接着
手段により第１基板の下面に取り付けられ、ボンディン
グパッドが金属パターンに電気的に連結された半導体チ
ップと、基板の側面に形成され、金属パターンと電気的
に連結されるメッキ層と、ボンディングパッドと金属パ
ターンの電気的連結部を封止する封止手段とからなる。
【００１４】ここにおいて、前記金属パターンは、第２
基板に形成された開口部から成るキャビティに露出する
部分を有し、かつ、金属パターンの露出部が、半導体チ
ップのボンディングパッドと電気的に連結されるように
することが望ましい。
【００１５】また、半導体チップの側面及び下面が外部
に露出されているようにすることが望ましい。前記金属
パターンの露出部を包含する半導体チップパッケージの
電気的連結部が、エポキシ成形樹脂よりなる封止手段に
よって封止されていることが望ましい。また、基板の上
面、下面及び側面に前記メッキ層が連続して形成されて
いることが望ましい。
【００１６】前記目的を達成するため、本発明による第
３の半導体チップパッケージは、第１基板と開口部が形
成された第２基板とを、第１基板の上面と第２基板の下
面とが相対するように結合してなる基板と、第１基板と
第２基板との間に形成された導電性材料よりなる金属パ
ターンと、接着手段により、前記開口部に取り囲まれた
第１基板の上面に取り付けられ、ボンディングパッドが
金属パターンに電気的に連結された半導体チップと、基
板の側面に形成され、金属パターンと電気的に連結され
るメッキ層と、ボンディングパッドと金属パターンの電
気的連結部を封止する封止手段とからなる。
【００１７】第３の半導体チップパッケージにおいて
は、前記半導体チップが、エッジボンディングパッド型
半導体チップであることが望ましい。なお、第１の半導
体チップパッケージにおいても、エッジボンディングパ
ッド型半導体チップを用いることができる。
【００１８】さらに、前記第３の半導体チップパッケー
ジにおいては、第２基板に形成された開口部と第１基板
の上面とから構成されるキャビティを、エポキシ成形樹
脂よりなる封止手段によって封止することにより、前記
の電気的連結部の封止を達成することが望ましい。
【００１９】前記目的を達成するため、本発明による半
導体チップパッケージの第１の製造方法は、（Ａ）上面
及び下面に導電性金属パターンが設けられている基板を
準備する段階と、（Ｂ）所定幅を有するキャビティと、
前記キャビティと連結する開口部と、前記基板を貫通す
る貫通孔とを前記基板に形成し、前記貫通孔の内壁をメ
ッキすることにより、前記金属パターンと電気的に連結
されるメッキ層を形成する段階と、（Ｃ）前記メッキ層
と前記金属パターンと間の電気的導通状態を維持するよ
うにして、前記貫通孔に沿って前記基板を切断する段階
と、（Ｄ）半導体チップのボンディングパッドが前記基
板の前記開口部に位置するように、半導体チップを前記
基板の下面に取り付ける段階と、（Ｅ）前記金属パター
ンと前記ボンディングパッドを導電性金属線で連結する
段階と、（Ｆ）半導体チップの電気的連結部をエポキシ
成形樹脂で封止する段階とを含む。
【００２０】ここにおいて、前記段階（Ｆ）は、トラン
スファモルディング法又はポッティング法により行われ
ることが望ましい。また、前記段階（Ｃ）は、機械的パ
ンチングにより行われることが望ましい。
【００２１】前記目的を達成するため、本発明による半
導体チップパッケージの第２の製造方法は、（Ａ）上面
に金属パターンが設けられた第１基板を準備する段階
と、（Ｂ）キャビティを有する第２基板を、前記金属パ
ターンの一部が外部に露出するように、第１基板の上面
に結合させる段階と、（Ｃ）第１基板と第２基板を貫通
する貫通孔を形成し、前記金属パターンと電気的に連結
されるように、前記貫通孔の内壁と第１基板の下面及び
第２基板の上面にメッキ層を形成する段階と、（Ｄ）第
１基板に所定幅を有する開口部を形成する段階と、
（Ｅ）メッキ層と金属パターンとの間の電気的導通状態
を維持するようにして、前記貫通孔に沿って第１基板及
び第２基板を切断する段階と、（Ｆ）半導体チップのボ
ンディングパッドが第１基板の開口部に位置するよう
に、半導体チップを第１基板の下面に取り付ける段階
と、（Ｇ）金属パターンとボンディングパッドを導電性
金属線で連結する段階と、（Ｈ）半導体チップの電気的
連結部をエポキシ成形樹脂で封止する段階とを含む。
【００２２】ここにおいて、前記段階（Ｂ）において、
第１基板と第２基板とを結合した後にキャビティを形成
するようにしてもよい。
【００２３】さらに、前記目的を達成するため、本発明
による積層パッケージは、複数の個別半導体チップパッ
ケージが垂直に積層される積層パッケージにおいて、前
記個別半導体チップパッケージの各々が、導電性材料よ
りなる金属パターンと、所定幅を有するキャビティ及び
キャビティに連結される開口部を有する基板と、前記開
口部にチップのボンディングパッドが位置するように、
接着手段により前記基板に取り付けられ、導電性金属線
により前記金属パターンに前記ボンディングパッドが電
気的に連結される半導体チップと、前記金属パターンと
電気的に連結され、前記基板の外壁に形成されて外部実
装手段として使用されるメッキ層と、半導体チップの電
気的連結部を封止する封止手段とを含み、かつ、上部の
個別半導体チップパッケージと下部の半導体チップパッ
ケージとの間の電気的連結が、個別半導体チップパッケ
ージの前記メッキ層を導電性接合手段により接合するこ
とにより行われ、なおかつ、最下部の個別半導体チップ
パッケージが外部実装手段に電気的に連結されてなる。
【００２４】
【発明の実施の形態】以下、添付の図面を参照として本
発明による半導体チップパッケージとその製造方法及び
積層パッケージについて詳しく説明する。
【００２５】図１は、本発明の一実施例による半導体チ
ップパッケージを示す切欠斜視図である。
【００２６】図１を参照すると、一般的なＢＧＡパッケ
ージにおいて、外部接続端子としてソルダボールやソル
ダバンプが使用されるが、本発明のパッケージでは、金
属パターン３２を利用する。基板３１の上面に設けられ
る金属パターン３２ａは、ワイヤボンディングにより半
導体チップ４０に連結され、基板３１の下面に設けられ
る金属パターン３２ｂは、外部接続端子としての役割を
する。基板３１の上面及び下面の金属パターン３２ａ、
３２ｂは、メッキ層３７により電気的に連結される。こ
の際、メッキ層３７は、基板３１側面の溝の内壁に形成
される。
【００２７】図２は、図１の半導体チップパッケージの
断面図である。
【００２８】通常半導体チップは、集積回路が設けられ
る活性面に位置するボンディングパッドの配列形態によ
ってセンタボンディングパッド型とエッジボンディング
パッド型とで区分される。エッジボンディングパッド型
は、ボンディングパッドが半導体チップの活性面の端部
に配設されており、センタボンディングパッド型は、ボ
ンディングパッドが活性面の中央部に一列や複数列で配
設される。本発明は、いずれの形態にも適用することが
できる。図１及び図２に示した本発明によるパッケージ
３０では、パッケージのサイズを減少するに有利なセン
タボンディングパッド型半導体チップ４０を使用する。
【００２９】半導体チップ４０が取り付けられる基板３
１は、その上面及び下面に金属パターン３２ａ、３２ｂ
が設けられている。上面の金属パターン３２ａは、ワイ
ヤボンディングが安定的に行われるように内側末端部３
３の幅を広く調整することができる。また、基板３１の
端部部分、特に基板３１の下面に設けられる金属パター
ン３２ｂの幅を調整することができるので、パターン設
計が自由である。基板３１の上面に設けられる金属パタ
ーン３２ａは、感光性ソルダレジストの保護層３９によ
り保護される。
【００３０】以下、金属パターン３２ａの内側末端部に
おいて、ワイヤボンディングのため、幅が調整される部
分を接続パッド３３と称する。
【００３１】基板３１の側面には、導電性金属よりなる
メッキ層３７が形成されている。メッキ層３７は、金属
パターン３２ａ、３２ｂに各々接合されることで、金属
パターン３２ａ、３２ｂをお互いに電気的に連結する。
【００３２】また、基板３１は、基板の下部に形成さ
れ、所定の幅と深さを有するキャビティ３４と、キャビ
ティ３４と連結し、基板３１の中央部を貫通する開口部
３５とを有する。半導体チップ４０は、ボンディングパ
ッド４１が開口部３５に位置すると同時に、半導体チッ
プ４０自体がキャビティ３４に位置するようにして、非
導電性接着剤３８により基板３１に取り付けられる。こ
こで、キャビティ３４の深さは、半導体チップ４０の厚
さより大きく形成され、これによりパッケージ３０の厚
さが低減される。
【００３３】ボンディングパッド４１は、金線のような
導電性金属線４３により金属パターン３２ａの接続パッ
ド３３にワイヤボンディングされる。金属パターン３２
ａは、基板３１の側面に形成されるメッキ層３７により
金属パターン３２ｂに連結される。半導体チップ４０
は、金属パターン３２ｂにより外部と電気的に連結され
る。半導体チップ４０のボンディングパッド４１から金
属パターン３２ａまでの高さは、ワイヤループが安定的
な状態を維持するに密接な関連があるため、基板３１の
設計段階において基板の厚さ及びキャビティの深さを適
当に調整する必要がある。
【００３４】半導体チップ４０と基板３１との電気的連
結部は、外部環境から保護するため、エポキシ成形樹脂
４４で封止する。この際、トランスファモルディング法
(transfer molding method) やポッティング法(potting
method)を使用することができる。また、半導体チップ
４０の下面が外部に露出されるので、放熱効果を達成す
ることができる。
【００３５】本実施例の半導体チップパッケージは、外
部実装手段に実装する際、視覚による検査が可能であ
り、半導体チップから基板下面の金属パターンまでの電
気的連結経路が短いので、インダクタンスの値が減少
し、半導体チップの電気的信号の伝達速度を高めること
ができる。また、外部実装手段にパッケージを実装する
際、基板の側面に形成される溝によりソルダペーストと
の接合面積が増加し、接合性及び実装性が高まる。
【００３６】特に半導体チップが基板のキャビティに位
置し、基板に設けられる金属パターンが外部接続端子と
して使用されるので、半導体チップパッケージのサイズ
と厚さを減少するに有利である。また、このような構造
は、半導体チップのサイズより若干大きいパッケージ又
はパッケージ対半導体チップの面積が８０％以上のパッ
ケージと定義されるチップスケールパッケージ又はチッ
プサイズパッケージの実現を可能にする。ＢＧＡパッケ
ージとフリップチップ技術の中間段階とみなされるチッ
プサイズパッケージの実現は、フリップチップ技術のテ
スト、ハンドリング及び薄形化の問題を解決することが
できる。
【００３７】本実施例の半導体チップパッケージは、基
板に設けられる金属パターンを外部接続端子として利用
しているので、基板に別途の外部接続端子を取り付ける
工程を必要としない。
【００３８】以下、本発明による半導体チップパッケー
ジの製造方法について説明する。
【００３９】図３Ａ乃至図３Ｆは、本発明の一実施例に
よる半導体チップパッケージの製造工程を示す図であ
る。
【００４０】図３Ａに示すように、一定の幅と厚さを有
する基板３１の上下面に、導電性層３２ａ、３２ｂを形
成した後、この導電性層をエッチングすることにより、
図３Ｂに示すように、所定の回路を構成する金属パター
ン３２ａ、３２ｂを形成する。導電性層３２ａ、３２ｂ
は、銅層の上部に金をメッキした構造である。また、基
板３１上面に設けられる金属パターン３２ａを保護する
ため、例えば、ソルダレジストを塗布して保護層３９を
形成する。金属パターン３２は、ワイヤボンディングが
安定的に行われるようにするために面積を増加させた接
続パッド３３を有する。
【００４１】金属パターン３２が設けられた基板の準備
が完了されると、図３Ｃに示すように、基板３１の下部
にキャビティ３４を形成し、基板３１を貫通する開口部
３５を形成する。キャビティ３４及び開口部３５のサイ
ズは、実装される半導体チップ４０により決定される。
また、基板３１の両端部を掘削することにより、基板３
１を貫通する貫通孔３６を形成する。貫通孔３６の内壁
を導電性材料でメッキすることにより、金属パターン３
２ａ、３２ｂを電気的に連結する。貫通孔３６は、上面
及び下面の金属パターン３２ａ、３２ｂが同一の垂直線
上に位置するように設計されると、掘削により金属パタ
ーン３２ａ、３２ｂを貫通するように形成される。貫通
孔３６の内壁にメッキ層３７を形成することにより、上
面及び下面の金属パターン３２ａ、３２ｂが電気的に連
結される。設計段階において上面及び下面の金属パター
ンの位置が考慮されない場合、貫通孔３６の内壁にメッ
キされた部分が、金属パターン３２と連結されるように
別途にメッキするとよい。ここで、キャビティ３４及び
開口部３５を形成する作業とメッキ層３７を形成する作
業は、いずれの作業を先に進行してもよい。
【００４２】次に、図３Ｄに示すように、メッキ層３７
が金属パターン３２ａ、３２ｂを電気的に連結する状態
が維持されるようにして、貫通孔３６に沿って基板３１
を切断する。機械的な圧力を加えるパンチング作業によ
り、貫通孔に沿ってメッキ層３７が垂直に切断される。
【００４３】次に、図３Ｅに示すように、チップ４０の
ボンディングパッド４１が開口部３５に位置するよう
に、接着剤３８で基板３１に半導体チップ４０を取り付
ける。半導体チップ４０の活性面が接着剤３８と接着さ
れるので、集積回路の保護のため、絶縁性接着剤を使用
することが好ましい。基板３１に取り付けられる半導体
チップ４０は、基板３１の内部に位置する。すなわち、
半導体チップ４０の下面が、基板３１の下面より高い位
置にある。
【００４４】基板への半導体チップの取付が完了される
と、図３Ｆに示すように、金属パターン３２ａとボンデ
ィングパッド４１を電気的に連結する。電気的連結は、
様々な形態で行うことができるが、本実施例では、導電
性金属線４３を用いたワイヤボンディングによりボンデ
ィングパッド４１と金属パターン３２ａを連結する。特
に、ワイヤボンディングのため、金属パターン３２ａの
一端に形成される接続パッド３３が、ボンディングパッ
ド４１と電気的に連結されることにより、安定な接合が
可能になる。
【００４５】ワイヤボンディングが完了されると、半導
体チップ４０と基板３１との電気的連結部を封止するこ
とにより、図２のような半導体チップパッケージ３０が
得られる。トランスファモルディングやポッティング法
を用いて、開口部３５をエポキシ成形樹脂４４で封止す
ることにより、外部環境から保護する。
【００４６】本実施例による半導体チップパッケージの
製造方法では、基本的に基板を使用し、メッキ層を外部
接続端子として利用しているので、基板に別途の外部接
続端子を取り付ける工程を必要としない。また、既存の
工程設備を利用するので、別途の追加的な工程設備を必
要としない。
【００４７】本実施例では、１つの半導体チップを実装
するための単位基板を使用したが、１つの基板から複数
の個別化された単位基板が製造できるように設計した基
板を使用してもよい。
【００４８】本発明による半導体チップパッケージは、
上記形態に限定されるものではなく、いろいろの形態で
変形することができる。
【００４９】図４は、本発明の他の実施例による半導体
チップパッケージを示す断面図である。半導体チップパ
ッケージ５０は、金属パターン５３の保護を強化したも
のであって、第１基板５１ａ及び第２基板５１ｂを結合
して使用している。半導体チップ４０は、第１基板５１
ａの下面に取り付けられている。
【００５０】第１基板５１ａと第２基板５１ｂの間に
は、金属パターン５２が形成されており、この金属パタ
ーン５２は、第１基板５１ａと第２基板５１ｂの外壁面
に形成されるメッキ層５７に連結されている。第１基板
５１ａ及び第２基板５１ｂには、各々開口部５５及びキ
ャビティ５４が形成されている。第１基板５１ａの下部
には、接着剤５８によりセンタボンディングパッド型半
導体チップ４０が取り付けられている。ボンディングパ
ッド４１は、導電性金属線４３により金属パターンの内
側末端部、すなわちキャビティ５４に露出される金属パ
ターン５３とワイヤボンディングされる。また、第１基
板５１ａの開口部５５及び第２基板のキャビティ５４
が、エポキシ成形樹脂４４により封止される。半導体チ
ップ４０は、その下面が外部に露出されるので、放熱効
果を得ることができる。実装時には、図面上の半導体チ
ップの下面が上側に位置するように実装される。
【００５１】本実施例の半導体チップパッケージは、次
のような段階により製造される。
【００５２】図５Ａ乃至図５Ｆは、本発明の他の実施例
による半導体チップパッケージの製造工程を示す図であ
る。
【００５３】まず、図５Ａに示すように、一定の幅と厚
さを有する第１基板５１ａを用意し、第１基板５１ａの
上面に金属パターン５２を形成する。金属パターン５２
の内側末端部は、接続パッド５３となる。
【００５４】次に、図５Ｂに示すように、第１基板５１
ａの上面に第２基板５１ｂを取り付ける。この際、第２
基板５１ｂには、キャビティ５４が形成されており、キ
ャビティ５４は、第１基板５１ａの金属パターン５２の
一部が露出されることができる程度のサイズを有する。
従って、第１基板５１ａの金属パターン５２の一部がキ
ャビティ５４に露出される。第１基板５１ａと第２基板
５１ｂが結合されると、図５Ｃに示すように、基板の両
端部を掘削することにより、貫通孔５６を形成する。貫
通孔５６の内壁と、第１基板５１ａの下面及び第２基板
５１ｂの上面を銅や金のような導電性金属でメッキする
ことにより、メッキ層５７を形成する。このメッキ層５
７は、金属パターン５２と電気的に連結される。
【００５５】メッキ層５７の形成が完了されると、図５
Ｄに示すように、第１基板５１ａに開口部５５を形成す
る。この開口部５５は、実装する半導体チップのサイズ
により決定される。
【００５６】次に、図５Ｅに示すように、貫通孔５６に
沿ってパンチングにより第１基板５１ａ及び第２基板５
１ｂを垂直切断する。切断後でも、メッキ層５７は、貫
通孔５６の内壁と、第１基板５１ａの下面及び第２基板
５１ｂの上面に存在する。
【００５７】次に、図５Ｆに示すように、半導体チップ
４０を第１基板５１ａに実装する。半導体チップ４０の
活性面、即ちボンディングパッド４１が形成されている
面を、接着剤５８により第１基板５１ａの下面に取り付
ける。半導体チップ４０が実装されると、図４に示した
ように、ボンディングパッド４１と第１基板５１ａの金
属パターン５２をワイヤボンディングし、エポキシ成形
樹脂４４で封止する。半導体チップ４０は、金属パター
ン５２を介してメッキ層５７と電気的に連結される。
【００５８】図６は、本発明のさらに他の実施例による
半導体チップパッケージを示す断面図である。
【００５９】半導体チップパッケージ７０では、エッジ
ボンディングパッド型半導体チップ４５が、接着剤４８
により第１基板７１ａの上面に実装される。また、第１
基板７１ａと第２基板７１ｂとの間に形成される金属パ
ターン７２は、導電性金属線４７によりチップ４５のボ
ンディングパッド４６に電気的に連結される。この金属
パターン７２は、外部接続端子としての役割をするメッ
キ層７７に連結される。また、半導体チップ４５及び電
気的連結部をエポキシ成形樹脂４９で封止する。
【００６０】上述したような本発明による半導体チップ
パッケージは、積層パッケージを実現するに容易であ
る。
【００６１】以下、本発明による積層パッケージの実施
例について説明する。
【００６２】図７は、本発明の一実施例による積層パッ
ケージを示す断面図である。
【００６３】図７を参照すると、積層パッケージ９０
は、個別半導体チップパッケージ３０ａ、３０ｂのメッ
キ層３７ａ、３７ｂが、ソルダ９１に垂直接合されてい
る構造を有する。下部の半導体チップパッケージ３０ｂ
における硬化されたエポキシ成形樹脂４４は、上部の半
導体チップパッケージ３０ａに形成されたキャビティ３
４内に位置することができるので、積層パッケージの垂
直高さは増加しない。また、本実施例の積層パッケージ
９０は、電気的経路が短い個別半導体チップパッケージ
３０ａ、３０ｂが積層されているので、他の積層パッケ
ージに比べて電気的特性が良いといった利点を有する。
また、接合性や実装性に優れる。特に、小型の個別パッ
ケージを積層したので、他の積層パッケージに比べてサ
イズを減少することができる。本実施例の積層パッケー
ジ９０は、個別半導体チップパッケージ３０ａ、３０ｂ
を形成した後、個別半導体チップパッケージのメッキ層
３７ａ、３７ｂにソルダ９１を塗布しリフローして、メ
ッキ層間を接着することにより容易に完成することがで
きる。
【００６４】本発明による積層パッケージは、図８に示
すように、金属パターン５２の保護を強化した構造の個
別半導体チップパッケージ５０ａ、５０ｂを積層した積
層パッケージ９５も可能であり、図９に示すように、エ
ッジボンディングパッド型半導体チップ４５を適用した
個別半導体チップパッケージ７０ａ、７０ｂを積層した
積層パッケージ９７も可能である。
【００６５】
【発明の効果】以上説明したように、本発明による半導
体チップパッケージ及び積層パッケージによると、チッ
プスケールパッケージを実現することができるので、電
子機器の小型化及び軽量化に効果的に対応することがで
きる。また、電気的経路が短いので、半導体チップの信
号処理速度が速くなる。さらに、基板の側面の溝にメッ
キ層が形成されるので、実装性及び接合性を向上させる
ことができる。
【００６６】また、本発明による半導体チップパッケー
ジの製造方法によると、ソルダボールやソルダバンプの
ような外部接続端子を取り付ける工程を必要としない。
また、既存の製造装置を用いて製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体チップパッケー
ジを示す切欠斜視図である。
【図２】図１の半導体チップパッケージの断面図であ
る。
【図３】図２に示した半導体チップパッケージの製造工
程を示す図である。
【図４】本発明の他の実施例による半導体チップパッケ
ージを示す断面図である。
【図５】図４に示した半導体チップパッケージの製造工
程を示す図である。
【図６】本発明のさらに他の実施例による半導体チップ
パッケージを示す断面図である。
【図７】本発明の一実施例による積層パッケージを示す
断面図である。
【図８】本発明の他の実施例による積層パッケージを示
す断面図である。
【図９】本発明の他の実施例による積層パッケージを示
す断面図である。
【図１０】従来のボールグリッドアレーパッケージの断
面図である。
【符号の説明】
３０ 半導体チップパッケージ ３１ 基板 ３２ａ，３２ｂ 金属パターン ３３ 接続パッド ３４ キャビティ ３５ 開口部 ３６ 貫通孔 ３７ メッキ層 ３８ 接着剤 ３９ 保護層 ４０ 半導体チップ ４１ ボンディングパッド ４３ 導電性金属線 ４４ エポキシ成形樹脂
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−109690（ＪＰ，Ａ) 特開 昭62−290157（ＪＰ，Ａ) 特開 平７−22536（ＪＰ，Ａ) 特開 平５−95015（ＪＰ，Ａ) 実開 昭57−195832（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 301 H01L 23/12

Claims (23)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板の上面及び下面に形成された導電性
    材料よりなる金属パターンと、基板の下面に形成される
    キャビティ及び前記キャビティに連結される開口部を有
    する基板と、前記開口部にチップのボンディングパッド
    が位置するように、接着手段により前記基板の下面に取
    り付けられ、前記ボンディングパッドが前記金属パター
    ンに電気的に連結された半導体チップと、前記基板の側
    面に形成され、前記金属パターンと電気的に連結される
    メッキ層と、前記ボンディングパッドと前記金属パター
    ンの電気的連結部を封止する封止手段とからなる半導体
    チップパッケージ。
  2. 【請求項２】 前記半導体チップが、前記ボンディング
    パッドがチップの活性面の中央部に位置するセンタボン
    ディングパッド型半導体チップである、請求項１に記載
    の半導体チップパッケージ。
  3. 【請求項３】 前記開口部が前記基板の中央部に形成さ
    れており、かつ、前記半導体チップが前記基板の前記キ
    ャビティ内に位置する、請求項１又は２に記載の半導体
    チップパッケージ。
  4. 【請求項４】 前記メッキ層が、前記基板の上面、下面
    及び側面に連続して形成されている、請求項１に記載の
    半導体チップパッケージ。
  5. 【請求項５】 前記基板の上面に形成された金属パター
    ンが、前記メッキ層により、前記基板の下面に形成され
    た金属パターンと電気的に連結されている、請求項１又
    は３に記載の半導体チップパッケージ。
  6. 【請求項６】 前記ボンディングパッドと前記金属パタ
    ーンとの電気的連結がワイヤボンディングにより達成さ
    れる、請求項１に記載の半導体チップパッケージ。
  7. 【請求項７】 前記接着手段が非導電性接着剤である、
    請求項１に記載の半導体チップパッケージ。
  8. 【請求項８】 前記半導体チップの下面が外部に露出し
    ている、請求項１に記載の半導体チップパッケージ。
  9. 【請求項９】 エポキシ成形樹脂からなる前記封止手段
    によって前記開口部及び前記キャビティが封止されるこ
    とにより、前記電気的連結部の封止が達成されている、
    請求項５に記載の半導体チップパッケージ。
  10. 【請求項１０】 開口部が形成された第１基板と第２基
    板とを、第１基板の上面と第２基板の下面とが相対する
    ように、かつ第１基板と第２基板に形成された各々の開
    口部が連結するように結合してなる基板と、前記第１基
    板と第２基板との間に形成された導電性材料よりなる金
    属パターンと、第１基板に形成された前記開口部にチッ
    プのボンディングパッドが位置するように、接着手段に
    より前記第１基板の下面に取り付けられ、前記ボンディ
    ングパッドが前記金属パターンに電気的に連結された半
    導体チップと、前記基板の側面に形成され、前記金属パ
    ターンと電気的に連結されるメッキ層と、前記ボンディ
    ングパッドと前記金属パターンの電気的連結部を封止す
    る封止手段とからなる半導体チップパッケージ。
  11. 【請求項１１】 前記金属パターンは、第２基板に形成
    された前記開口部から成るキャビティに露出する部分を
    有し、かつ、前記金属パターンの露出部が、半導体チッ
    プのボンディングパッドと電気的に連結される、請求項
    １０に記載の半導体チップパッケージ。
  12. 【請求項１２】 前記半導体チップの側面及び下面が外
    部に露出されている、請求項１０に記載の半導体チップ
    パッケージ。
  13. 【請求項１３】 前記金属パターンの露出部を包含する
    前記半導体チップパッケージの電気的連結部が、エポキ
    シ成形樹脂よりなる前記封止手段によって封止されてい
    る、請求項１１に記載の半導体チップパッケージ。
  14. 【請求項１４】 前記基板の上面、下面及び側面に前記
    メッキ層が連続して形成されている、請求項１０に記載
    の半導体チップパッケージ。
  15. 【請求項１５】 第１基板と開口部が形成された第２基
    板とを、第１基板の上面と第２基板の下面とが相対する
    ように結合してなる基板と、前記第１基板と第２基板と
    の間に形成された導電性材料よりなる金属パターンと、
    接着手段により、前記開口部に取り囲まれた前記第１基
    板の上面に取り付けられ、前記ボンディングパッドが前
    記金属パターンに電気的に連結された半導体チップと、
    前記基板の側面に形成され、前記金属パターンと電気的
    に連結されるメッキ層と、前記ボンディングパッドと前
    記金属パターンの電気的連結部を封止する封止手段とか
    らなる半導体チップパッケージ。
  16. 【請求項１６】 前記半導体チップが、エッジボンディ
    ングパッド型半導体チップである、請求項１又は１５に
    記載の半導体チップパッケージ。
  17. 【請求項１７】 前記第２基板に形成された開口部と前
    記第１基板の上面とから構成されるキャビティを、エポ
    キシ成形樹脂よりなる前記封止手段によって封止するこ
    とにより、前記電気的連結部の封止を達成している、請
    求項１５に記載の半導体チップパッケージ。
  18. 【請求項１８】 （Ａ）上面及び下面に導電性金属パタ
    ーンが設けられている基板を準備する段階と、 （Ｂ）所定幅を有するキャビティと、前記キャビティと
    連結する開口部と、前記基板を貫通する貫通孔とを前記
    基板に形成し、前記貫通孔の内壁をメッキすることによ
    り、前記金属パターンと電気的に連結されるメッキ層を
    形成する段階と、 （Ｃ）前記メッキ層と前記金属パターンと間の電気的導
    通状態を維持するようにして、前記貫通孔に沿って前記
    基板を切断する段階と、 （Ｄ）半導体チップのボンディングパッドが前記基板の
    前記開口部に位置するように、半導体チップを前記基板
    の下面に取り付ける段階と、 （Ｅ）前記金属パターンと前記ボンディングパッドを導
    電性金属線で連結する段階と、 （Ｆ）半導体チップの電気的連結部をエポキシ成形樹脂
    で封止する段階とを含む半導体チップパッケージの製造
    方法。
  19. 【請求項１９】 前記段階（Ｆ）が、トランスファモル
    ディング法又はポッティング法により行われる、請求項
    １８に記載の半導体チップパッケージの製造方法。
  20. 【請求項２０】 前記段階（Ｃ）が機械的パンチングに
    より行われる、請求項１８に記載の半導体チップパッケ
    ージの製造方法。
  21. 【請求項２１】 （Ａ）上面に金属パターンが設けられ
    た第１基板を準備する段階と、 （Ｂ）キャビティを有する第２基板を、前記金属パター
    ンの一部が外部に露出するように、前記第１基板の上面
    に結合させる段階と、 （Ｃ）前記第１基板と前記第２基板を貫通する貫通孔を
    形成し、前記金属パターンと電気的に連結されるよう
    に、前記貫通孔の内壁と前記第１基板の下面及び前記第
    ２基板の上面にメッキ層を形成する段階と、 （Ｄ）前記第１基板に所定幅を有する開口部を形成する
    段階と、 （Ｅ）前記メッキ層と前記金属パターンとの間の電気的
    導通状態を維持するようにして、前記貫通孔に沿って前
    記第１基板及び前記第２基板を切断する段階と、 （Ｆ）半導体チップのボンディングパッドが前記第１基
    板の前記開口部に位置するように、半導体チップを前記
    第１基板の下面に取り付ける段階と、 （Ｇ）前記金属パターンと前記ボンディングパッドを導
    電性金属線で連結する段階と、 （Ｈ）半導体チップの電気的連結部をエポキシ成形樹脂
    で封止する段階とを含む半導体チップパッケージの製造
    方法。
  22. 【請求項２２】 前記段階（Ｂ）において、前記第１基
    板と前記第２基板とを結合した後にキャビティを形成す
    る、請求項２１に記載の半導体チップパッケージの製造
    方法。
  23. 【請求項２３】 複数の個別半導体チップパッケージが
    垂直に積層される積層パッケージにおいて、前記個別半
    導体チップパッケージの各々が、 導電性材料よりなる金属パターンと、 所定幅を有するキャビティ及び前記キャビティに連結さ
    れる開口部を有する基板と、 前記開口部にチップのボンディングパッドが位置するよ
    うに、接着手段により前記基板に取り付けられ、導電性
    金属線により前記金属パターンに前記ボンディングパッ
    ドが電気的に連結される半導体チップと、 前記金属パターンと電気的に連結され、前記基板の外壁
    に形成されて外部実装手段として使用されるメッキ層
    と、 半導体チップの電気的連結部を封止する封止手段とを含
    み、 かつ、上部の個別半導体チップパッケージと下部の半導
    体チップパッケージとの間の電気的連結が、前記個別半
    導体チップパッケージの前記メッキ層を導電性接合手段
    により接合することにより行われ、なおかつ、最下部の
    個別半導体チップパッケージが外部実装手段に電気的に
    連結されてなる積層パッケージ。
JP9214758A 1996-12-30 1997-08-08 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ Expired - Fee Related JP2851609B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19960077197 1996-12-30
KR1997-32281 1997-07-11
KR1996-77197 1997-07-11
KR1019970032281A KR100240748B1 (ko) 1996-12-30 1997-07-11 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지

Publications (2)

Publication Number Publication Date
JPH10199924A JPH10199924A (ja) 1998-07-31
JP2851609B2 true JP2851609B2 (ja) 1999-01-27

Family

ID=26632421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9214758A Expired - Fee Related JP2851609B2 (ja) 1996-12-30 1997-08-08 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ

Country Status (4)

Country Link
US (1) US6861737B1 (ja)
JP (1) JP2851609B2 (ja)
KR (1) KR100240748B1 (ja)
TW (1) TW365035B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055965A (ja) * 2002-07-23 2004-02-19 Seiko Epson Corp 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US7274094B2 (en) * 2002-08-28 2007-09-25 Micron Technology, Inc. Leadless packaging for image sensor devices
KR100521279B1 (ko) * 2003-06-11 2005-10-14 삼성전자주식회사 적층 칩 패키지
US20050046016A1 (en) * 2003-09-03 2005-03-03 Ken Gilleo Electronic package with insert conductor array
US7126829B1 (en) * 2004-02-09 2006-10-24 Pericom Semiconductor Corp. Adapter board for stacking Ball-Grid-Array (BGA) chips
US20060108676A1 (en) * 2004-11-22 2006-05-25 Punzalan Nelson V Jr Multi-chip package using an interposer
US7344915B2 (en) * 2005-03-14 2008-03-18 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package with a laminated chip cavity
KR100833589B1 (ko) * 2006-03-29 2008-05-30 주식회사 하이닉스반도체 스택 패키지
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
KR101336572B1 (ko) * 2007-05-09 2013-12-03 삼성전자주식회사 반도체 패키지
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US8026740B2 (en) 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US7786568B2 (en) * 2008-09-30 2010-08-31 Powertech Technology Inc. Window BGA semiconductor package
US8259461B2 (en) 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
KR101394964B1 (ko) * 2010-10-12 2014-05-15 한국전자통신연구원 반도체 패키지 및 그 제조 방법
KR101236796B1 (ko) 2011-09-07 2013-02-25 앰코 테크놀로지 코리아 주식회사 수직 실장형 반도체 패키지
KR20160006330A (ko) * 2014-07-08 2016-01-19 삼성전자주식회사 반도체 패키지
JP6617490B2 (ja) * 2015-09-15 2019-12-11 富士電機株式会社 半導体装置
DE102017114668A1 (de) * 2017-06-30 2019-01-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Anordnung mit einem optoelektronischen Halbleiterbauteil
FR3128090B1 (fr) * 2021-10-08 2024-08-16 St Microelectronics Grenoble 2 Dispositif électronique

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278991A (en) * 1979-08-13 1981-07-14 Burroughs Corporation IC Package with heat sink and minimal cross-sectional area
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
JPS599947A (ja) * 1982-07-07 1984-01-19 Matsushita Electric Ind Co Ltd 電子回路基板およびその製造方法
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JP2553665B2 (ja) * 1988-09-27 1996-11-13 松下電子工業株式会社 半導体装置
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
JPH03295265A (ja) * 1990-04-13 1991-12-26 Hitachi Ltd マルチチツプ半導体装置
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
JPH04134854A (ja) * 1990-09-26 1992-05-08 Shimadzu Corp Ｉｃチップ間配線方法
JPH04267361A (ja) * 1991-02-22 1992-09-22 Nec Corp リードレスチップキャリア
CA2092165C (en) * 1992-03-23 2001-05-15 Tuyosi Nagano Chip carrier for optical device
EP0591682B1 (en) * 1992-09-04 1997-12-17 Canon Kabushiki Kaisha Display control apparatus
JP3230348B2 (ja) * 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JPH08167691A (ja) * 1994-12-13 1996-06-25 Toshiba Corp 半導体装置
JPH098171A (ja) * 1995-06-15 1997-01-10 Nippon Micron Kk 半導体パッケージ
JP3332308B2 (ja) * 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
JP3011233B2 (ja) * 1997-05-02 2000-02-21 日本電気株式会社 半導体パッケージ及びその半導体実装構造
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor

Also Published As

Publication number Publication date
KR100240748B1 (ko) 2000-01-15
TW365035B (en) 1999-07-21
JPH10199924A (ja) 1998-07-31
US6861737B1 (en) 2005-03-01

Similar Documents

Publication Publication Date Title
JP2851609B2 (ja) 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ
KR100260997B1 (ko) 반도체패키지
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP2541487B2 (ja) 半導体装置パッケ―ジ
US6960827B2 (en) Semiconductor device and manufacturing method thereof
US6489676B2 (en) Semiconductor device having an interconnecting post formed on an interposer within a sealing resin
US6806560B2 (en) Semiconductor device and method for fabricating same
US7268426B2 (en) High-frequency chip packages
KR100820531B1 (ko) Ｌｇａ형 반도체장치용 배선기판, ｌｇａ형 반도체장치 및ｌｇａ형 반도체장치용 배선기판의 제조방법
US5350947A (en) Film carrier semiconductor device
US20020158318A1 (en) Multi-chip module
US5796038A (en) Technique to produce cavity-up HBGA packages
US20020113325A1 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
KR20030018642A (ko) 스택 칩 모듈
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JP3850712B2 (ja) 積層型半導体装置
KR100752648B1 (ko) 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
JP2001291818A (ja) 半導体装置およびその製造方法
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
KR100359791B1 (ko) 단차부가 형성된 리드를 구비한 칩 적층형 반도체 패키지
Schueller et al. New chip scale package with CTE matching to the board

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071113

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees