JP2004055965A - 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 - Google Patents

配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2004055965A
JP2004055965A JP2002213606A JP2002213606A JP2004055965A JP 2004055965 A JP2004055965 A JP 2004055965A JP 2002213606 A JP2002213606 A JP 2002213606A JP 2002213606 A JP2002213606 A JP 2002213606A JP 2004055965 A JP2004055965 A JP 2004055965A
Authority
JP
Japan
Prior art keywords
manufacturing
conductive layer
semiconductor device
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002213606A
Other languages
English (en)
Inventor
Tetsuya Otsuki
大槻　哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002213606A priority Critical patent/JP2004055965A/ja
Priority to CNA2008102128964A priority patent/CN101369547A/zh
Priority to CNB031475450A priority patent/CN1261005C/zh
Priority to CNB2006100827236A priority patent/CN100431120C/zh
Priority to US10/624,680 priority patent/US20040135269A1/en
Publication of JP2004055965A publication Critical patent/JP2004055965A/ja
Priority to US11/279,078 priority patent/US7413975B2/en
Priority to US12/219,210 priority patent/US7541278B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器について、低コスト化、配線構造の高密度化、信頼性の向上、製造の自由度の向上を図ることにある。
【解決手段】第１の導電層２０を形成する。絶縁層２６を、少なくともその一部が第１の導電層２０上に配置されるように形成する。第２の導電層４０を、少なくともその一部が第１の導電層２０の上方であって絶縁層２６上に配置されるように形成する。第１及び第２の導電層２０，４０を、それぞれ導電性材料の微粒子を含む溶媒の液滴を吐出して形成する。絶縁層２６を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成する。
【選択図】　　　　図１０

Description

【０００１】
【発明の属する技術分野】
本発明は、配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
高密度の配線構造が要求される場合に積層基板が使用されている。例えば、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ　Ｓｃａｌｅ／Ｓｉｚｅ　Ｐａｃｋａｇｅ）などの高密度実装に対応したパッケージで、イターポーザとして積層基板を使用することがあった。従来の積層基板の製造方法として、銅箔のエッチングによって形成した配線パターンを有する基板を積層し、基板にはビアホールを形成して導電材料を充填又はメッキすることで上下の配線パターンの電気的接続を図る方法が知られている。
【０００３】
従来の方法によれば、エッチングを行うためにフォトリソグラフィの工程が必要であり、そのためにマスクが必要であった。マスクは高価なものである。また、ビアホールは、導電材料の充填又はメッキのために大きく形成しなければならないので、配線構造の高密度化の妨げとなっていた。また、ビアホールにメッキを行ってスルーホールを形成した場合、その内側に空間が形成されるので、水分の除去を工夫しなければならなかった。また、３層以上の基板を積層してからビアホールを機械的に形成する場合、中間層の基板にビアホールを形成することができない。
【０００４】
本発明の目的は、配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器について、低コスト化、配線構造の高密度化、信頼性の向上、製造の自由度の向上を図ることにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る配線基板の製造方法は、第１の導電層を形成すること、
絶縁層を、少なくともその一部が前記第１の導電層上に配置されるように形成すること、及び、
第２の導電層を、少なくともその一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成すること、
を含み、
前記第１及び第２の導電層を、それぞれ導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成する。
【０００６】
本発明によれば、液滴の吐出を使用して、第１及び第２の導電層並びに絶縁層を形成するので、低コストで配線構造の高密度化が可能であり、信頼性及び製造の自由度を向上させることができる。
【０００７】
（２）この配線基板の製造方法において、
前記第２の導電層を、その一部が前記第１の導電層の一部と電気的に導通するように形成してもよい。
【０００８】
（３）この配線基板の製造方法において、
前記絶縁層を、前記第１の導電層上及び前記第１の導電層の隣の領域に形成してもよい。
【０００９】
（４）この配線基板の製造方法において、
前記絶縁層を複数層で形成し、
前記絶縁層の下層を、前記第１の導電層を形成する領域の隣に形成し、
前記絶縁層の上層を、前記第１の導電層及び前記絶縁層の下層上に形成してもよい。
【００１０】
（５）この配線基板の製造方法において、
前記第１の導電層を形成した後に、前記絶縁層の下層を形成してもよい。
【００１１】
（６）この配線基板の製造方法において、
前記絶縁層の下層を形成した後に、前記第１の導電層を形成してもよい。
【００１２】
（７）この配線基板の製造方法において、
前記第１の導電層上に、導電性材料の微粒子を含む溶媒の液滴を吐出して、１つ又はそれ以上のポストを形成することをさらに含み、
前記絶縁層を、前記ポストを形成する領域を避けて形成してもよい。
【００１３】
（８）この配線基板の製造方法において、
前記絶縁層を、その上面が少なくとも１つの前記ポストの上面とほぼ同じ高さになるように形成してもよい。
【００１４】
（９）この配線基板の製造方法において、
前記第２の導電層を、少なくとも１つの前記ポスト上を通るように形成してもよい。
【００１５】
（１０）この配線基板の製造方法において、
前記第２の導電層を、少なくとも１つの前記ポストを避けて形成してもよい。
【００１６】
（１１）この配線基板の製造方法において、
第２の絶縁層を、少なくともその一部が前記第２の導電層上に配置されるように形成すること、及び、
第３の導電層を、少なくともその一部が前記第２の導電層の上方であって前記第２の絶縁層上に配置されるように形成すること、
をさらに含み、
前記第３の導電層を、導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記第２の絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成してもよい。
【００１７】
（１２）この配線基板の製造方法において、
前記第２の絶縁層を、少なくとも１つの前記ポストを形成する領域を避けて形成し、
前記第３の導電層を、少なくとも１つの前記ポスト上を通るように形成してもよい。
【００１８】
（１３）この配線基板の製造方法において、
少なくとも１つの前記ポストを複数回の工程で形成してもよい。
【００１９】
（１４）この配線基板の製造方法において、
１つ又はそれ以上の電子部品を形成することをさらに含み、
１つの前記電気部品を構成する複数の部品のそれぞれを、材料の微粒子を含む溶媒の液滴を吐出して形成してもよい。
【００２０】
（１５）この配線基板の製造方法において、
それぞれの前記電子部品は、コンデンサ、抵抗器、ダイオード及びトランジスタのいずれかであってもよい。
【００２１】
（１６）この配線基板の製造方法において、
少なくとも１つの前記電子部品を、前記第１の導電層を形成する面上に形成してもよい。
【００２２】
（１７）この配線基板の製造方法において、
少なくとも１つの前記電子部品を、前記絶縁層上に形成してもよい。
【００２３】
（１８）この配線基板の製造方法において、
少なくとも１つの前記電子部品を、前記第２の絶縁層上に形成してもよい。
【００２４】
（１９）この配線基板の製造方法において、
前記第１の導電層を、基板上に形成してもよい。
【００２５】
（２０）この配線基板の製造方法において、
前記基板は、凹部を有し、前記凹部を通るように前記第１の導電層を形成してもよい。
【００２６】
（２１）この配線基板の製造方法において、
前記基板の少なくとも表面は、絶縁体で形成されていてもよい。
【００２７】
（２２）この配線基板の製造方法において、
前記基板は、絶縁部と、前記絶縁部を貫通する導電部と、を有してなり、
前記絶縁部及び前記導電部に、前記導電部と電気的に導通するように、前記第１の導電層を形成してもよい。
【００２８】
（２３）この配線基板の製造方法において、
前記基板を前記第１の導電層から剥離することをさらに含んでもよい。
【００２９】
（２４）本発明に係る半導体装置の製造方法は、第１の導電層を形成すること、
絶縁層を、少なくともその一部が前記第１の導電層上に配置されるように形成すること、及び、
第２の導電層を、少なくともその一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成すること、
を含み、
前記第１及び第２の導電層を、それぞれ導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成することで配線基板を製造し、
前記配線基板に、半導体チップを実装することを含む。
【００３０】
本発明によれば、液滴の吐出を使用して、第１及び第２の導電層並びに絶縁層を形成するので、低コストで配線構造の高密度化が可能であり、信頼性及び製造の自由度を向上させることができる。
【００３１】
（２５）この半導体装置の製造方法において、
前記第１の導電層の一部を露出させたままで、前記配線基板を製造し、
前記第１の導電層の露出した部分と、前記半導体チップとを電気的に接続してもよい。
【００３２】
（２６）この半導体装置の製造方法において、
前記第１及び第２の導電層以外の導電層と、前記半導体チップとを電気的に接続してもよい。
【００３３】
（２７）この半導体装置の製造方法において、
前記第１の導電層を、基板上に形成してもよい。
【００３４】
（２８）この半導体装置の製造方法において、
前記基板は、凹部を有し、前記凹部を通るように前記第１の導電層を形成し、前記凹部の領域内に前記半導体チップを実装してもよい。
【００３５】
（２９）この半導体装置の製造方法において、
前記基板は、絶縁部と、前記絶縁部を貫通する導電部と、を有してなり、
前記絶縁部及び前記導電部に、前記導電部と電気的に導通するように、前記第１の導電層を形成してもよい。
【００３６】
（３０）この半導体装置の製造方法において、
前記基板を前記第１の導電層から剥離することをさらに含んでもよい。
【００３７】
（３１）本発明に係る半導体装置の製造方法は、基板に半導体チップを、その電極が設けられた面が上を向くように搭載すること、
前記半導体チップの前記電極に導通するように、前記基板及び前記半導体チップの上方に、第１の導電層を形成すること、
絶縁層を、少なくともその一部が前記第１の導電層上に配置されるように形成すること、及び、
第２の導電層を、少なくともその一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成すること、
を含み、
前記第１及び第２の導電層を、それぞれ導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成することを含む。
【００３８】
本発明によれば、液滴の吐出を使用して、第１及び第２の導電層並びに絶縁層を形成するので、低コストで配線構造の高密度化が可能であり、信頼性及び製造の自由度を向上させることができる。
【００３９】
（３２）この半導体装置の製造方法において、
前記基板は、凹部を有し、前記凹部の領域内に前記半導体チップを搭載してもよい。
【００４０】
（３３）この半導体装置の製造方法において、
前記半導体チップが搭載された前記凹部に樹脂を充填して樹脂層を形成することをさらに含み、
前記樹脂層上を通るように前記第１の導電層を形成してもよい。
【００４１】
（３４）本発明に係る半導体装置の製造方法は、第１の基板に半導体チップを、その電極が設けられた面が上を向くように搭載すること、
前記半導体チップを避ける形状を有する前記第２の基板を、前記第１の基板に取り付けること、
前記半導体チップの前記電極に導通するように、前記第２の基板及び前記半導体チップの上方に、第１の導電層を形成すること、
絶縁層を、少なくともその一部が前記第１の導電層上に配置されるように形成すること、及び、
第２の導電層を、少なくともその一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成すること、
を含み、
前記第１及び第２の導電層を、それぞれ導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成することを含む。
【００４２】
本発明によれば、液滴の吐出を使用して、第１及び第２の導電層並びに絶縁層を形成するので、低コストで配線構造の高密度化が可能であり、信頼性及び製造の自由度を向上させることができる。
【００４３】
（３５）この半導体装置の製造方法において、
前記第２の基板の熱膨張係数は、前記第１の基板よりも、前記半導体チップの熱膨張係数に近くてもよい。
【００４４】
（３６）本発明に係る半導体装置の製造方法は、複数の集積回路が形成された半導体ウエハに、その電極と導通するように、第１の導電層を形成すること、
絶縁層を、少なくともその一部が前記第１の導電層上に配置されるように形成すること、
第２の導電層を、少なくともその一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成すること、及び、
前記半導体ウエハを切断すること、
を含み、
前記第１及び第２の導電層を、それぞれ導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成することを含む。
【００４５】
本発明によれば、液滴の吐出を使用して、第１及び第２の導電層並びに絶縁層を形成するので、低コストで配線構造の高密度化が可能であり、信頼性及び製造の自由度を向上させることができる。
【００４６】
（３７）この半導体装置の製造方法において、
前記第２の導電層を、その一部が前記第１の導電層の一部と電気的に導通するように形成してもよい。
【００４７】
（３８）この半導体装置の製造方法において、
前記絶縁層を、前記第１の導電層上及び前記第１の導電層の隣の領域に形成してもよい。
【００４８】
（３９）この半導体装置の製造方法において、
前記絶縁層を複数層で形成し、
前記絶縁層の下層を、前記第１の導電層を形成する領域の隣に形成し、
前記絶縁層の上層を、前記第１の導電層及び前記絶縁層の下層上に形成してもよい。
【００４９】
（４０）この半導体装置の製造方法において、
前記第１の導電層を形成した後に、前記絶縁層の下層を形成してもよい。
【００５０】
（４１）この半導体装置の製造方法において、
前記絶縁層の下層を形成した後に、前記第１の導電層を形成してもよい。
【００５１】
（４２）この半導体装置の製造方法において、
前記第１の導電層上に、導電性材料の微粒子を含む溶媒の液滴を吐出して、１つ又はそれ以上のポストを形成することをさらに含み、
前記絶縁層を、前記ポストを形成する領域を避けて形成してもよい。
【００５２】
（４３）この半導体装置の製造方法において、
前記絶縁層を、その上面が少なくとも１つの前記ポストの上面とほぼ同じ高さになるように形成してもよい。
【００５３】
（４４）この半導体装置の製造方法において、
前記第２の導電層を、少なくとも１つの前記ポスト上を通るように形成してもよい。
【００５４】
（４５）この半導体装置の製造方法において、
前記第２の導電層を、少なくとも１つの前記ポストを避けて形成してもよい。
【００５５】
（４６）この半導体装置の製造方法において、
第２の絶縁層を、少なくともその一部が前記第２の導電層上に配置されるように形成すること、及び、
第３の導電層を、少なくともその一部が前記第２の導電層の上方であって前記第２の絶縁層上に配置されるように形成すること、
をさらに含み、
前記第３の導電層を、導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記第２の絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成してもよい。
【００５６】
（４７）この半導体装置の製造方法において、
前記第２の絶縁層を、少なくとも１つの前記ポストを形成する領域を避けて形成し、
前記第３の導電層を、少なくとも１つの前記ポスト上を通るように形成してもよい。
【００５７】
（４８）この半導体装置の製造方法において、
少なくとも１つの前記ポストを複数回の工程で形成してもよい。
【００５８】
（４９）この半導体装置の製造方法において、
１つ又はそれ以上の電子部品を形成することをさらに含み、
１つの前記電気部品を構成する複数の部品のそれぞれを、材料の微粒子を含む溶媒の液滴を吐出して形成してもよい。
【００５９】
（５０）この半導体装置の製造方法において、
それぞれの前記電子部品は、コンデンサ、抵抗器、ダイオード及びトランジスタのいずれかであってもよい。
【００６０】
（５１）この半導体装置の製造方法において、
少なくとも１つの前記電子部品を、前記第１の導電層を形成する面上に形成してもよい。
【００６１】
（５２）この半導体装置の製造方法において、
少なくとも１つの前記電子部品を、前記絶縁層上に形成してもよい。
【００６２】
（５３）この半導体装置の製造方法において、
少なくとも１つの前記電子部品を、前記第２の絶縁層上に形成してもよい。
【００６３】
（５４）本発明に係る配線基板は、上記方法によって製造されてなる。
【００６４】
（５５）本発明に係る半導体装置は、上記方法によって製造されていてもよい。
【００６５】
（５６）本発明に係る半導体装置は、凹部を有する基板と、
前記凹部を通るように形成された第１の導電層と、
少なくとも一部が前記第１の導電層上に配置されてなる絶縁層と、
少なくとも一部が前記第１の導電層の上方であって前記絶縁層上に配置されてなる第２の導電層と、
前記凹部の領域内に実装されてなる半導体チップと、
を有する。
【００６６】
（５７）この半導体装置において、
前記半導体チップは、前記第１の導電層と電気的に接続されていてもよい。
【００６７】
（５８）この半導体装置において、
前記半導体チップは、前記第１及び第２の導電層以外の導電層と電気的に接続されていてもよい。
【００６８】
（５９）本発明に係る半導体装置は、凹部を有する基板と、
前記基板の前記凹部の領域内に、電極が設けられた面が上を向くように搭載されてなる半導体チップと、
前記半導体チップの前記電極に導通するように、前記基板及び前記半導体チップの上方に形成されてなる第１の導電層と、
少なくとも一部が前記第１の導電層上に配置されるように形成されてなる絶縁層と、
少なくとも一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成されてなる第２の導電層と、
を有する。
【００６９】
（６０）この半導体装置において、
前記半導体チップが搭載された前記凹部に形成されてなる樹脂層をさらに有し、
前記樹脂層上を通るように前記第１の導電層が形成されていてもよい。
【００７０】
（６１）本発明に係る半導体装置は、第１の基板と、
第１の基板に、電極が設けられた面が上を向くように搭載されてなる半導体チップと、
前記半導体チップを避ける形状を有し、前記第１の基板に取り付けられてなる第２の基板と、
前記半導体チップの前記電極に導通するように、前記第２の基板及び前記半導体チップの上方に形成されてなる第１の導電層と、
少なくとも一部が前記第１の導電層上に配置されるように形成されてなる絶縁層と、
少なくとも一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成されてなる第２の導電層と、
を有する。
【００７１】
（６２）この半導体装置において、
前記第２の基板の熱膨張係数は、前記第１の基板よりも、前記半導体チップの熱膨張係数に近くてもよい。
【００７２】
（６３）本発明に係る回路基板は、上記半導体装置が実装されてなる。
【００７３】
（６４）本発明に係る電子機器は、上記半導体装置を有する。
【００７４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００７５】
（第１の実施の形態）
図１〜図１０（Ｂ）は、本発明の第１の実施の形態に係る配線基板の製造方法を説明する図である。本実施の形態では、図１に示すように、基板１０を使用する。基板１０は、その上に載せるもの又はその上に形成するものを支持できる形状であれば、プレート（例えば矩形のプレート）に限定されない。基板１０は、電気的絶縁体（例えばポリイミド等の樹脂やガラス）、導電体（例えば銅などの金属）又は半導体のいずれで形成されていてもよい。基板１０は、金属などの放熱性の材料からなる放熱器（例えば放熱板）であってもよい。基板１０の本体が導電体で形成されている場合に、少なくともその表面は、絶縁膜１２で形成されていてもよい。絶縁膜１２は、例えばポリイミド等の樹脂を設け、これを２００〜６００℃程度の温度で１〜５時間程度焼結して形成してもよい。
【００７６】
基板１０には、凹部１４が形成されていてもよい。凹部１４の開口形状及び底面形状は、特に限定されないが矩形であってもよい。凹部１４の内壁面は、基板１０の上面（凹部１４の周囲の面）又は凹部１４の底面に対して傾斜していてもよい。すなわち、凹部１４の内壁面はテーパ面であってもよい。凹部１４の内壁面と基板１０の上面（凹部１４の周囲の面）との接続部１６は、曲面（凸面）になっていてもよい。凹部１４の内壁面と凹部１４の底面との接続部１８は、曲面（凹面）になっていてもよい。接続部１６，１８をこのような形状にすることで、その上を通る第１の導電層２０の断線が少なくなる。凹部１４は、エッチング、切削又はスタンピングのいずれかの方法で、０．５〜数ｍｍ程度の深さになるように形成してもよい。絶縁膜１２は、凹部１４内（詳しくは凹部１４の内壁面及び底面）においては、その全面に形成してもよいし、その一部の領域（第１の導電層２０を形成する領域）にのみ形成してもよい。絶縁膜１２は、基板１０の上面（凹部１４の周囲の面）においては、その全面に形成してもよいし、その一部の領域（第１の導電層２０を形成する領域）にのみ形成してもよい。
【００７７】
図２（Ａ）及び図２（Ｂ）に示すように、第１の導電層（例えば、複数のラインを含む配線パターン）２０を形成する。第１の導電層２０は、基板１０に形成する。第１の導電層２０は、凹部１４を通るように形成してもよい。第１の導電層２０は、導電性材料（例えば金、銀、銅などの金属）の微粒子を含む溶媒の液滴を吐出して形成する。インクジェット法やバブルジェット（登録商標）法を使用してもよい。金の微粒子を含む溶媒として、真空冶金株式会社の「パーフェクトゴールド」、銀の微粒子を含む溶媒として、同社の「パーフェクトシルバー」を使用してもよい。なお、微粒子とは、特に大きさを限定したものではなく、溶媒とともに吐出できる粒子である。第１の導電層２０は、吐出された導電性材料の微粒子を含む溶媒を２００〜６００℃程度の温度で１〜５時間程度焼結して形成してもよい。
【００７８】
また、絶縁層２６（図３（Ｂ）参照）を形成する。絶縁層２６は、絶縁性材料（例えばポリイミド等の樹脂）の微粒子を含む溶媒の液滴を吐出して形成する。例えば、インクジェット法やバブルジェット（登録商標）法を使用してもよい。絶縁層２６は、複数層（例えば下層２２及び上層２４）で形成してもよい。その場合、絶縁性材料の微粒子を含む溶媒の液滴の吐出を複数回行ってもよい。絶縁層２６は、吐出された絶縁性材料の微粒子を含む溶媒を２００〜６００℃程度の温度で１〜５時間程度焼結して形成してもよい。焼結は、下層２２及び上層２４のそれぞれを形成する毎に行ってもよい。
【００７９】
図２（Ａ）及び図２（Ｂ）に示すように、下層２２は、第１の導電層２０を形成する領域の隣に形成してもよい。第１の導電層２０を形成してから下層２２を形成してもよい。その場合、第１の導電層２０の上面を避けて下層２２を形成してもよい。あるいは、第１の導電層２０を形成する領域を避けて下層２２を形成し、下層２２が避けた領域に第１の導電層２０を形成してもよい。下層２２は、その上面が第１の導電層２０の上面と同じ高さになるように形成してもよいし、その上面が第１の導電層２０の上面と異なる高さになるように形成してもよい。
【００８０】
図３（Ａ）及び図３（Ｂ）に示すように、上層２４は、第１の導電層２０及び下層２２の上に形成してもよい。第１の導電層２０及び下層２２の両方を形成してから上層２４を形成してもよい。あるいは、下層２２を形成し、上層２４の一部を第１の導電層２０を避けて下層２２上に形成し、その後、第１の導電層２０を形成し、その後、上層２４の残りの部分を第１の導電層２０上に形成してもよい。
【００８１】
こうして、絶縁層２６を、少なくともその一部（例えば上層２４）が第１の導電層２０上に配置されるように形成する。絶縁層２６は、第１の導電層２０の一部を避けて形成してもよい。絶縁層２６は、第１の導電層２０上及び第１の導電層２０の隣の領域に形成してもよい。絶縁層２６は、第１の導電層２０の面（例えば、第１の導電層２０の基板１０との接触面と、必要であればポスト３０を形成する部分の面と、必要であれば半導体チップ８０（図１１参照）との電気的な接続部の面と、を除く面）を覆ってもよい。絶縁層２６は、半導体チップを搭載する領域（例えば凹部１４内の底面の少なくとも一部）を避けて形成してもよい。
【００８２】
以上の説明は、絶縁層２６を複数層（複数回のプロセス）で形成する例であるが、絶縁層２０を１層（１回のプロセス）で形成してもよい。例えば、第１の導電層２０を形成し、その後、絶縁層２６を、少なくともその一部が第１の導電層２０上に配置されるように形成してもよい。
【００８３】
図３（Ａ）及び図３（Ｂ）に示すように、第１の導電層２０上に、１つ又はそれ以上のポスト３０を形成してもよい。ポスト３０は、上下の導電層の電気的に接続する部分である。ポスト３０は、その一部が第１の導電層２０上に載っていれば、第１の導電層２０よりも大きくてもよい。ポスト３０は、導電性材料の微粒子を含む溶媒の液滴を吐出して形成する。絶縁層２６は、ポスト３０を形成する領域を避けて形成する。絶縁層２６（例えばその上層２４）は、その上面が少なくとも１つのポスト３０の上面とほぼ同じ高さになるように形成してもよい。
【００８４】
第１の導電層２０上にポスト３０を形成した後に、絶縁層２６を形成してもよいし、絶縁層２６の少なくとも一部（その一部（例えば下層２２）又は全体）を形成した後に、ポスト３０を第１の導電層２０上に形成してもよい。
【００８５】
第１の導電層２０上に形成されるポスト３０として、例えば次のものがある。図３（Ａ）に示すポスト３０は、第１の導電層２０上に形成されたポスト３１のみからなる。図５に示すポスト３０は、第１の導電層２０上に形成されたポスト３１（図３（Ａ）参照）と、その上に形成されたポスト３２（図４参照）と、その上に形成されたポスト３３からなる。図７に示すポスト３０は、第１の導電層２０上に形成されたポスト３１（図３（Ａ）参照）と、その上に形成されたポスト３２（図４参照）と、その上に形成されたポスト３３（図５参照）と、その上に形成されたポスト３４（図６参照）と、その上に形成されたポスト３５からなる。このように、ポスト３０は、１層で形成してもよいし、複数層で形成してもよい。ポスト３０の構成要素となるポスト３１，３２，３３，３４，３５は、それぞれ、導電性材料の微粒子を含む溶媒の液滴の吐出によって形成してもよい。また、ポスト３１，３２，３３，３４，３５は、順に形成してもよい。すなわち、少なくとも１つのポスト３０は、複数回の工程で形成してもよい。
【００８６】
図４に示すように、第２の導電層（例えば、複数のラインを含む配線パターン）４０を形成する。第２の導電層４０は、少なくともその一部が第１の導電層２０の上方であって絶縁層２６上に配置されるように形成する。第２の導電層４０の詳細は、第１の導電層２０の内容が該当する。第２の導電層２０を、その一部が第１の導電層２０の一部と電気的に導通するように形成してもよい。例えば、第２の導電層４０を、少なくとも１つのポスト３０（例えばポスト３１のみからなるもの）上を通るように形成してもよい。こうすることで、ポスト３０を介して、第１の導電層２０の一部と、第２の導電部４０の一部が導通する。第１及び第２の導電部２０，４０は、その他の部分について、絶縁層２６によって電気的に絶縁を図ることができる。なお、第２の導電層４０は、少なくとも１つのポスト３１（詳しくは、その上にポスト３２が形成されるポスト３１（図３（Ａ）参照））を避けて形成してもよい。
【００８７】
本実施の形態によれば、液滴の吐出を使用して、第１及び第２の導電層２０，４０並びに絶縁層２６を形成するので、低コストで配線構造の高密度化が可能であり、信頼性及び製造の自由度を向上させることができる。
【００８８】
図５に示すように、第２の絶縁層４６を、少なくともその一部が第２の導電層４０上に配置されるように形成してもよい。第２の絶縁層４６は、第２の導電層４０の一部を避けて形成してもよい。第２の絶縁層４６の詳細は、絶縁層（第１の絶縁層）２６の内容が該当する。例えば、第２の絶縁層４６を、図４に示す下層４２と、図５に示す上層４４とで形成してもよい。下層４２及び上層４４については、下層２２及び上層２４の内容が該当する。また、第２の絶縁層４６は、半導体チップ８０（図１１参照）を搭載する領域（例えば凹部１４内の底面の少なくとも一部）を避けて形成してもよい。
【００８９】
ポスト３２を、図３（Ａ）に示すいずれかのポスト３１上に形成してもよい。この場合、第２の絶縁層４６は、少なくとも１つのポスト３２を形成する領域を避けて形成する。ポスト３２には、図５に示すように、さらにポスト３３を形成してもよい。また、第２の導電層４０上に、ポスト５０（図９参照）を形成してもよい。ポスト５０は、図５に示すように、第２の導電層４０上に形成されたポスト５１と、図６〜９（Ａ）に示すように、その上に形成されたポスト５２〜５５から形成してもよい。ポスト５０の詳細は、ポスト３０の内容が該当する。
【００９０】
図６に示すように、第３の導電層６０を、少なくともその一部が第２の導電層４０の上方であって第２の絶縁層４６上に配置されるように形成してもよい。第３の導電層６０の詳細は、第１の導電層２０の内容が該当する。第３の導電層６０を、その一部が第１又は第２の導電層２０、４０の一部と電気的に導通するように形成してもよい。例えば、第３の導電層６０を、少なくとも１つのポスト３０（例えばポスト３１，３２，３３からなるもの）上を通るように形成してもよい。こうすることで、ポスト３０を介して、第１の導電層２０の一部と、第３の導電部６０の一部が導通する。同様に、第３の導電層６０を、少なくとも１つのポスト５１上を通るように形成してもよい（この例は図示せず）。こうすることで、ポスト５１を介して、第２の導電層４０の一部と、第３の導電部６０の一部が導通する。第１及び第２の導電層２０，４０と、第３の導電部６０とは、その他の部分について、第２の絶縁層４６によって電気的に絶縁を図ることができる。なお、第３の導電層６０は、少なくとも１つのポスト３４，５２を避けて形成してもよい。
【００９１】
必要に応じて、図７及び図８に示すように、以上の工程を繰り返して、導電層及び絶縁層を積層する。そして、図９（Ａ）及び図９（Ｂ）に示すように、ポスト５０，７０の上面が露出するように絶縁層７２を形成してもよい。ポスト５０は、第２の導電層４０上に設けられており、ポスト７０は、それ以外の導電層又はポスト上に設けられている（詳細は省略）。ポスト５０，７０は、外部端子を形成する位置に形成してもよい。ポスト５０，７０は、図９（Ａ）に示す数及び配列に限らず、マトリクス状（複数行複数列）あるいはエリアアレイ状に配列してもよい。
【００９２】
図１０（Ａ）及び図１０（Ｂ）に示すように、ポスト５０，７０上に、これらの上面よりも大きなランド７４を形成してもよい。ランド７４は、ポスト５０，７０を介して、いずれかの導電層（例えば第１の導電層２０）に電気的に接続されている。少なくとも１つのランド７４は、半導体チップと電気的に接続される導電層（例えば第１の導電層２０）と電気的に接続されている。また、ランド７４の少なくとも一部が露出するように、絶縁層７６を形成してもよい。ランド７４には、第１の導電層２０の内容を適用してもよい。絶縁層７６には、絶縁層２６の内容を適用してもよい。
【００９３】
こうして、配線基板を製造することができる。配線基板は、上述した説明から導き出される構成を有する。図１０（Ａ）及び図１０（Ｂ）に示すように、第１の導電層２０の一部が露出していてもよい。例えば、基板１０の凹部１４の領域内で、第１の導電層２０の一部が露出していてもよい。この露出部分は、半導体チップ８０との電気的接続に使用してもよい。
【００９４】
図１１及び図１２は、半導体装置の製造方法を説明する図である。本実施の形態では、上述した配線基板に、半導体チップ８０を実装する。半導体チップ８０は、パッド配列についてペリフェラル型のものであり、周縁部にパッドが配列されている。
第１の導電層２０の露出した部分と、半導体チップ８０とを電気的に接続してもよい。あるいは、第１の導電層２０とは別の導電層（例えば、第２の導電層４０あるいは第２の導電層４０とも異なる導電層）と半導体チップ８０とを電気的に接続してもよい。半導体チップ８０の実装は、図１１に示すようなフェースダウンボンディングを適用してもよいし、フェースアップボンディングを適用してワイヤによって電気的な接続を図ってもよい。基板１０の凹部１４の領域内に半導体チップ８０を実装してもよい。
【００９５】
図１２に示すように、半導体チップ８０が実装された凹部１４には、エポキシ等の樹脂８４を充填してもよい。また、ランド７４には、ハンダ等のろう材（軟ろう・硬ろう）８２を設けてもよい。ろう材は、ハンダボールであってもよいし、ハンダペーストであってもよい。
【００９６】
本実施の形態に係る半導体装置は、凹部１４が形成された基板１０を有する。凹部１４を通るように第１の導電層２０が形成されている。絶縁層２６の少なくとも一部が第１の導電層２０上に配置されている。第２の導電層４０の少なくとも一部が、第１の導電層２０の上方であって絶縁層２６上に配置されている。凹部１４の領域内に半導体チップ８０が実装されている。半導体チップ８０は、第１の導電層２０と電気的に接続されていてもよい。あるいは、半導体チップ８０は、第１及び第２の導電層２０，４０以外の導電層と電気的に接続されていてもよい。
【００９７】
本実施の形態によれば、液滴の吐出を使用して、第１及び第２の導電層並びに絶縁層を形成するので、低コストで配線構造の高密度化が可能であり、信頼性及び製造の自由度を向上させることができる。
【００９８】
（第２の実施の形態）
図１３は、本発明の第２の実施の形態に係る配線基板を説明する平面図であり、図１４は、図１３に示す配線基板を使用した半導体装置を説明する断面図である。本実施の形態でも、第１の実施の形態で説明した基板１０を使用する。基板１０には凹部１４が形成されており、その上に絶縁膜１２が形成されている。
【００９９】
図１３に示す配線基板は、複数のランド１００を有する。ランド１００は、配線基板の最上層に形成されている。ランド１００は、配線基板の中央部（例えば凹部１４の領域内）に配置されていてもよい。ランド１００は、エリアアレイ状（複数行複数列（例えば３行以上であって３列以上）で例えばマトリクス状）に配列されている。ランド１００は、半導体チップ１０２と接合するためのものである。配線基板は、半導体チップ１０２と接合されるランド１００とは別に、外部端子を設けるためのランド１０４を有していてもよい。
【０１００】
図１４に示すように、半導体装置は、半導体チップ１０２を有する。半導体チップ１０２は、パッド配列についてエリアアレイ型である。半導体チップ１０２は、配線基板にフェースダウンボンディングしてもよい。半導体チップ１０２のパッドにはバンプを形成してあってもよい。半導体チップ１０２のパッドは、ランド１００と電気的に接続されている。
【０１０１】
基板１０に凹部１４が形成されており、ランド１００が凹部１４の底面の上方に形成されている。したがって、ランド１００が形成された領域（例えば配線基板の中央部）は、それ以外の領域（例えば配線基板の端部）よりも低くなっている。さらに、配線基板に実装された半導体チップ１０２の上面（パッドが形成された面とは反対側の面）が、配線基板の凹部１４の外側領域の最上層（例えばランド１０４）の表面よりも低くなっていてもよい。半導体チップ１０２は、樹脂１０６によって覆われていてもよい。例えば、凹部１４に対応して形成された窪みに樹脂１０６が設けられていてもよい。
【０１０２】
ランド１０４には、ハンダ等のろう材（軟ろう・硬ろう）１０８を設けてもよい。ろう材は、ハンダボールであってもよいし、ハンダペーストであってもよい。少なくとも１つのランド１０４は、少なくとも１つのランド１００と電気的に接続されている。
【０１０３】
図１５（Ａ）〜図２０は、本発明の第２の実施の形態に係る配線基板の製造方法を説明する図である。本実施の形態では、図１５（Ａ）及び図１５（Ｂ）に示すように、第１の導電層１２０を形成する。第１の導電層１２０は、絶縁膜１２上に形成してもよい。第１の導電層１２０は、電気的な接続に使用される導電層としては最下層の導電層であってもよい。第１の導電層１２０は、複数のラインから構成されていてもよい。ラインの一部（例えば先端部）は、いずれかのランド１００（図１３参照）を形成する位置と重複するように配置されてもよい。詳しくは、複数のランド１００のうち、内側に位置するランド１１２（図１３参照）と、第１の導電層１２０の一部（例えばラインの一部１２１）とが重複する位置になっている。第１の導電層１２０の内容（材料及びその形成方法等）は、第１の実施の形態で説明した第１の導電層２０に関する内容が該当する。
【０１０４】
図１６（Ａ）及び図１６（Ｂ）に示すように、絶縁層１２６とポスト１３１を形成する。絶縁層１２６とポスト１３１の内容（材料及びその形成方法等）は、第１の実施の形態で説明した絶縁層２６及びポスト３１に関する内容が該当する。第１の導電層１２０には、その一部（例えば図１５（Ａ）に示すラインの一部１２１）にポスト１４１を形成する。ポスト１４１は、半導体チップ１０２のパッドに対応する位置（ランド１００を形成する位置）に形成される。ポスト１４１は、複数のランド１００のうち、内側に位置するランド１１２（図１３参照）に対応する位置にのみ形成してもよい。ポスト１４１の内容（材料及びその形成方法等）は、ポスト１３１に関する内容と同じであってもよい。
【０１０５】
図１７（Ａ）及び図１７（Ｂ）に示すように、第２の導電層１５０を形成する。第２の導電層１５０は、絶縁層１２６上に形成する。第２の導電層１５０の内容（材料及びその形成方法等）は、第１の実施の形態で説明した第２の導電層４０に関する内容が該当する。第２の導電層１５０を構成する複数のラインのうち、いずれかのラインの一部（例えば先端部）１５１は、ランド１００に対応する位置に配置してもよい。ラインの一部１５１は、先に形成したラインの一部１２１（図１５（Ａ）参照）よりも、外側に位置するランド１１４（図１３参照）に対応する位置に配置する。
【０１０６】
また、ポスト１３１，１４１上にさらにポスト１３２，１４２を形成する。ポスト１３２，１４２の内容（材料及びその形成方法等）は、ポスト１３１，１４１に関する内容と同じであってもよい。なお、図１７（Ａ）及び図１７（Ｂ）には示されないが、第２の導電層１５０は、ポスト１４１及びポスト１３１の少なくとも一方の上を通るように形成してもよい。
【０１０７】
図１８（Ａ）及び図１８（Ｂ）に示すように、第２の絶縁層１５６を形成する。また、ポスト１３２上にポスト１３３を形成してもよい。積層したポスト１３１，１３２，１３３は、その上にさらにポストが形成されない場合、１つのポスト１３０ということができる。ポスト１６０を、第２の導電層１５０上に形成してもよい。ポスト１４２上にさらにポスト１４３を形成してもよい。ポスト１７１を、第２の導電層１５０（例えばラインの先端部１５１）上に形成してもよい。第２の絶縁層１５６の内容（材料及びその形成方法等）は、第１の実施の形態で説明した第２の絶縁層４６に関する内容と同じであってもよい。ポスト１３３，１６０，１４３，１７１の内容（材料及びその形成方法等）は、ポスト１３１に関する内容と同じであってもよい。
【０１０８】
図１９に示すように、第３の導電層１８０を形成してもよい。第３の導電層１８０は、第２の絶縁層１５６上に形成する。第３の導電層１８０は、ポスト１３０の上を通るように形成してもよい。第３の導電層１８０の内容（材料及びその形成方法等）は、第１の実施の形態で説明した第２の導電層４０に関する内容が該当する。ポスト１４３，１７１上にさらにポスト１４４，１７２を形成する。ポスト１４３，１７１の内容（材料及びその形成方法等）は、ポスト１４１に関する内容と同じであってもよい。
【０１０９】
図２０に示すように、第３の絶縁層１８６を形成してもよい。また、ポスト１３４上にポスト１３５を形成してもよい。積層したポスト１３１〜１３５は、その上にさらにポストが形成されない場合、１つのポスト１３０ということができる。ポスト１９０を、第３の導電層１８０上に形成してもよい。ポスト１４４，１７２上にさらにポスト１４５，１７３を形成してもよい。積層したポスト１４１〜１４５（あるいはポスト１７１〜１７３）は、その上にさらにポストが形成されない場合、１つのポスト１４０（あるいはポスト１７０）ということができる。第３の絶縁層１８６の内容（材料及びその形成方法等）は、第１の実施の形態で説明した第２の絶縁層４６に関する内容と同じであってもよい。ポスト１３５，１９０，１４５，１７３の内容（材料及びその形成方法等）は、ポスト１３１に関する内容と同じであってもよい。
【０１１０】
ポスト１３０，１９０には、図１３に示すように、ランド１０４を形成してもよい。ポスト１４０，１７０の表面がランド１１２，１１４であってもよいし、ポスト１４，１７０に導電層を形成してランドを形成してもよい。
【０１１１】
本実施の形態には、他の実施の形態で説明した内容を適用することができる。また、本実施の形態の内容を他の実施の形態に適用することもできる。
【０１１２】
（第３の実施の形態）
図２１（Ａ）〜図２１（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図２１（Ａ）に示すように、基板２００に半導体チップ２１０を、その電極２１２が設けられた面が上を向くように搭載する。基板２００には、絶縁膜２０４が形成されていてもよい。基板２００は、凹部２０２を有していてもよい。凹部２０２の内壁面は、垂直に立ち上がっていてもよいし、傾斜していてもよいし、曲面（凸面又は凹面）になっていてもよい。凹部２０２の領域内に半導体チップ２１０を搭載してもよい。基板２００と半導体チップ２１０は、接着剤２１４によって接着してもよい。半導体チップ２１０が搭載された凹部２０２に樹脂２１６を充填してもよい。こうして、図２１（Ｂ）に示すように、半導体チップ２１０が搭載された凹部２０２に、樹脂２１６によって樹脂層を形成することができる。
【０１１３】
図２１（Ｃ）に示すように、基板２００（例えば凹部２０２の周囲の領域）及び半導体チップ２１０の上方に、第１の導電層２２０を形成する。第１の導電層２２０は、半導体チップ２１０の電極２１２に導通するように形成する。例えば、電極２１２上にバンプ２１８を形成し、その上を通るように第１の導電層２２０を形成してもよい。第１の導電層２２０は、樹脂２１６によって形成された樹脂層上を通るように形成してもよい。半導体チップ２１０と第１の導電層２２０との間に、絶縁体（膜又は層）が介在していてもよい。また、絶縁層２２６を、少なくともその一部が第１の導電層２２０上に配置されるように形成する。第２の導電層２３０を、少なくともその一部が第１の導電層２２０の上方であって絶縁層２２６上に配置されるように形成する。第１及び第２の導電層２２０，２３０は、ポスト２４０によって電気的に接続（接合）してもよい。
【０１１４】
第１及び第２の導電層２２０，２３０並びに絶縁層２２６の内容は、第１の実施の形態で説明した第１及び第２の導電層２０，４０並びに絶縁層２６の内容が該当する。バンプ２１８も、第１の導電層２２０と同じ方法で形成してもよい。さらに、第２の導電層２３０上に、絶縁層、導電層及びポストを積層してもよい。詳しくは、第１及び第２の実施の形態で説明した通りである。
【０１１５】
こうして、半導体装置を製造することができる。その構成は、上述した製造方法から導くことができる内容を有する。本実施の形態では、第１の実施の形態で説明した効果を達成することができる。本実施の形態には、他の実施の形態で説明した内容を適用することができる。また、本実施の形態の内容を他の実施の形態に適用することもできる。
【０１１６】
（第４の実施の形態）
図２２（Ａ）〜図２２（Ｃ）は、本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図２２（Ａ）に示すように、第１の基板３１０に半導体チップ３００を、その電極３０２が設けられた面が上を向くように搭載する。第１の基板３１０は、凸部３１２を有していてもよく、その場合、凸部３１２に半導体チップ３００を搭載してもよい。第１の基板３１０及び半導体チップ３００は、接着剤３１４によって接着してもよい。第１の基板３１０が導電体である場合、その表面に絶縁膜を形成してもよいし、接着剤３１４によって半導体チップ３００との電気的絶縁を図ってもよい。
【０１１７】
また、半導体チップ３００を避ける形状を有する（例えば穴３２２を有する）第２の基板３２０を、第１の基板３１０に取り付ける。穴３２２の内側に、第１の基板３１０の凸部３１２を配置してもよい。第１及び第２の基板３１０，３２０は、接着剤３１４によって接着してもよい。第２の基板（例えばガラス板・セラミック基板）３２０の熱膨張係数は、第１の基板（例えば金属板）３１０よりも、半導体チップ３００の熱膨張係数に近いものであってもよい。第１の基板３１０は、放熱板であってもよい。
【０１１８】
穴３２２の内側には、樹脂３１６を充填してもよい。こうして、図２２（Ｂ）に示すように、穴３２２内に、樹脂３１６によって樹脂層を形成してもよい。
【０１１９】
図２２（Ｃ）に示すように、半導体チップ３００の電極３０２に導通するように、第２の基板３２０及び半導体チップ３００の上方に、第１の導電層２２０を形成する。その後の工程は、第３の実施の形態で説明した内容と同じであるため説明を省略する。こうして、半導体装置を製造することができる。その構成は、上述した製造方法から導くことができる内容を有する。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。本実施の形態には、他の実施の形態で説明した内容を適用することができる。また、本実施の形態の内容を他の実施の形態に適用することもできる。
【０１２０】
（第５の実施の形態）
図２３は、本発明の第５の実施の形態に係る配線基板を説明する図である。本実施の形態では、基板４００は、絶縁部（例えばセラミック、エポキシ又はポリイミド等の樹脂から構成された部分）４０２と、絶縁部４０２を貫通する導電部（例えば金属からなる部分）４０４と、を有する。導電部４０４の絶縁部４０２からの露出面は、ランドの形状であってもよい。
【０１２１】
絶縁部４０２及び導電部４０４に、導電部４０４と電気的に導通するように、第１の導電層４１０を形成する。例えば、導電部４０４上にポスト４１２を形成し、その上を通るように第１の導電部４１０を形成してもよい。その後の工程は、第１〜第４の実施の形態で説明した内容が該当する。すなわち、第１の導電層４１０上に、絶縁層及び導電層を積層して、高密度の配線構造を形成する。
【０１２２】
そして、図２４に示すように、半導体チップ４２０を、パッド４３０に電気的に接続する。こうして半導体装置を製造することができる。必要であれば、半導体チップ４２０には、放熱板４４０を取り付けてもよい。また、導電部４０４には、ハンダボール等のろう材４５０を設けてもよい。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。本実施の形態には、他の実施の形態で説明した内容を適用することができる。また、本実施の形態の内容を他の実施の形態に適用することもできる。
【０１２３】
（第６の実施の形態）
図２５（Ａ）〜図２５（Ｂ）は、本発明の第６の実施の形態に係る配線基板を説明する図である。本実施の形態では、図２５（Ａ）に示すように、基板（金属板、ガラス基板又はレジスト膜）５００に、第１の導電層５１０を形成し、その上に絶縁層及び導電層を積層して、高密度の配線構造を形成する。詳しくは、第１〜第５の実施の形態で説明した。
【０１２４】
そして、図２５（Ｂ）に示すように、第１の導電層５１０から（詳しくは第１の導電層５１０を含む積層基板から）基板５００を剥離する。こうして、配線基板を得ることができる。この配線基板に半導体チップを搭載して、半導体装置を製造することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。本実施の形態には、他の実施の形態で説明した内容を適用することができる。また、本実施の形態の内容を他の実施の形態に適用することもできる。
【０１２５】
（第７の実施の形態）
図２６（Ａ）〜図２６（Ｃ）は、本発明の第７の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図２６（Ａ）に示すように、複数の集積回路６０２が形成された半導体ウエハ６００に、その電極６０４と導通するように第１の導電層６１０を形成し、その上に絶縁層及び導電層を積層して、高密度の配線構造を形成する。詳しくは、第１〜第６の実施の形態で説明した。また、必要に応じて、ハンダボール等のろう材６２０を設ける。
【０１２６】
そして、図２６（Ｂ）に示すように、半導体ウエハ６００を切断して、図２６（Ｃ）に示すように、半導体装置を製造することができる。半導体装置は、半導体チップ６３０と、その上に絶縁層及び導電層を積層して形成された高密度の配線構造と、ろう材６２０と、を有する。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。本実施の形態には、他の実施の形態で説明した内容を適用することができる。また、本実施の形態の内容を他の実施の形態に適用することもできる。
【０１２７】
（第８の実施の形態）
図２７（Ａ）〜図２７（Ｂ）は、本発明の実施の形態に適用することができる電子部品の製造方法を説明する図である。電子部品は、第１の導電層を形成する面、絶縁層又は第２の絶縁層のいずれかの上に形成することができる。
【０１２８】
本実施の形態に係る電子部品の製造方法は、１つの電気部品を構成する複数の部品のそれぞれを、材料の微粒子を含む溶媒の液滴を吐出して形成することを含む。例えば、図２７（Ａ）及び図２７（Ｂ）に示すように、第１，第２及び第３の層７０１，７０２，７０３を形成する。第１，第２及び第３の層７０１，７０２，７０３は、積層して形成してもよいし、隣接させて形成してもよい。
【０１２９】
コンデンサを形成する場合には、第１及び第３の層７０１，７０３を導電体で形成し、第２の層７０２を絶縁体で形成する。第１及び第３の層７０１，７０３を金で形成するときには、真空冶金株式会社製「パーフェクトゴールド」を使用することでき、銀で形成するときには、同社製「パーフェクトシルバー」を使用することができる。第２の層７０２を形成するための絶縁性材料としては、ＳｉＯ２やＡｌ２Ｏ３、誘電体であるＳｒＴｉＯ３、ＢａＴｉＯ３、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３等がある。溶媒としては、ＰＧＭＥＡ、シクロヘキサン、カルビトールアセテート等が挙げられる。湿潤剤またはバインダとして、グリセリン、ジエチレングリコール、エチレングリコール等を必要に応じて加えてもよい。また絶縁性材料を含む流動体として、ポリシラザンや絶縁体材料を含む金属アルコキシドを用いても良い。この場合には加熱や化学反応などによって絶縁体材料を形成することができる。第２の層７０２の幅、長さおよび絶縁性材料の誘電率は、形成するコンデンサの容量に応じて定める。コンデンサの容量は、対向電極となる第１及び第３の層７０１，７０３の面積及び間隙並びに第２の層７０２の誘電率により定まる。第１，第２又は第３の層７０１，７０２，７０３の厚みを厚くする場合には一旦固化した層上にさらに同一の流動体を吐出し固化させるというように積層すればよい。
【０１３０】
第１，第２及び第３の層７０１，７０２，７０３の少なくとも１つは、抵抗器であってもよい。抵抗材料としては、導電性粉末と絶縁性粉末との混合、Ｎｉ−Ｃｒ、Ｃｒ−ＳｉＯ、Ｃｒ−ＭｇＦ、Ａｕ−ＳｉＯ２、ＡｕＧｇＦ、ＰｔＴａ２Ｏ５、ＡｕＴａ２Ｏ５Ｔａ２、Ｃｒ３Ｓｉ、ＴａＳｉ２等が挙げられ、その溶媒としては、ＰＧＭＥＡ、シクロヘキサン、カルビトールアセテート等が挙げられる。湿潤剤またはバインダとして、グリセリン、ジエチレングリコール、エチレングリコール等を必要に応じて加えてもよい。また絶縁性材料を含む流動体として、ポリシラザンや絶縁体材料を含む金属アルコキシドを用いてもよい。この場合には加熱や化学反応などによって絶縁体材料を形成することができる。抵抗材料は形成したい抵抗器の抵抗値に応じて決める。なお、抵抗膜の幅、高さおよび長さについては形成したい抵抗器の抵抗値に応じて決める。抵抗器の抵抗値は長さに比例し断面積に反比例するからである。
【０１３１】
あるいは、第１の実施の形態等で説明した第１の導電層２０の一部を、抵抗材料で形成してもよい。また、ダイオードやトランジスタも形成することできる。その場合、第１，第２及び第３の層７０１，７０２，７０３を、半導体材料の微粒子を含む溶媒の液滴を吐出して形成する。
【０１３２】
図２８には、上述したいずれかの実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。半導体装置を有する電子機器として、図２９にはノート型パーソナルコンピュータ２０００が示され、図３０には携帯電話３０００が示されている。
【０１３３】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｂ）は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を説明する図である。
【図３】図３（Ａ）〜図３（Ｂ）は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を説明する図である。
【図４】図４は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を説明する図である。
【図５】図５は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を説明する図である。
【図６】図６は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を説明する図である。
【図７】図７は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を説明する図である。
【図８】図８は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を説明する図である。
【図９】図９（Ａ）〜図９（Ｂ）は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を説明する図である。
【図１０】図１０（Ａ）〜図１０（Ｂ）は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を説明する図である。
【図１１】図１１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１２】図１２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１３】図１３は、本発明を適用した第２の実施の形態に係る配線基板を説明する図である。
【図１４】図１４は、本発明を適用した第２の実施の形態に係る半導体装置を説明する図である。
【図１５】図１５（Ａ）〜図１５（Ｂ）は、本発明を適用した第２の実施の形態に係る配線基板の製造方法を説明する図である。
【図１６】図１６（Ａ）〜図１６（Ｂ）は、本発明を適用した第２の実施の形態に係る配線基板の製造方法を説明する図である。
【図１７】図１７（Ａ）〜図１７（Ｂ）は、本発明を適用した第２の実施の形態に係る配線基板の製造方法を説明する図である。
【図１８】図１８（Ａ）〜図１８（Ｂ）は、本発明を適用した第２の実施の形態に係る配線基板の製造方法を説明する図である。
【図１９】図１９は、本発明を適用した第２の実施の形態に係る配線基板の製造方法を説明する図である。
【図２０】図２０は、本発明を適用した第２の実施の形態に係る配線基板の製造方法を説明する図である。
【図２１】図２１（Ａ）〜図２１（Ｃ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２２】図２２（Ａ）〜図２２（Ｃ）は、本発明を適用した第４の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２３】図２３は、本発明を適用した第５の実施の形態に係る配線基板を説明する図である。
【図２４】図２４は、本発明を適用した第５の実施の形態に係る半導体装置を説明する図である。
【図２５】図２５（Ａ）〜図２５（Ｂ）は、本発明を適用した第６の実施の形態に係る配線基板の製造方法を説明する図である。
【図２６】図２６（Ａ）〜図２６（Ｃ）は、本発明を適用した第７の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２７】図２７（Ａ）〜図２７（Ｂ）は、本発明を適用した第８の実施の形態に係る電子部品の製造方法を説明する図である。
【図２８】図２８は、本発明を適用した実施の形態に係る半導体装置が実装されてなる回路基板を示す図である。
【図２９】図２９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図３０】図３０は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０　基板
１４　凹部
２０　第１の導電層
２６　絶縁層
３０　ポスト
４０　第２の導電層
４６　第２の絶縁層
８０　半導体チップ

Claims (64)

  1. 第１の導電層を形成すること、
    絶縁層を、少なくともその一部が前記第１の導電層上に配置されるように形成すること、及び、
    第２の導電層を、少なくともその一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成すること、
    を含み、
    前記第１及び第２の導電層を、それぞれ導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成する配線基板の製造方法。
  2. 請求項１記載の配線基板の製造方法において、
    前記第２の導電層を、その一部が前記第１の導電層の一部と電気的に導通するように形成する配線基板の製造方法。
  3. 請求項１又は請求項２記載の配線基板の製造方法において、前記絶縁層を、前記第１の導電層上及び前記第１の導電層の隣の領域に形成する配線基板の製造方法。
  4. 請求項３記載の配線基板の製造方法において、
    前記絶縁層を複数層で形成し、
    前記絶縁層の下層を、前記第１の導電層を形成する領域の隣に形成し、
    前記絶縁層の上層を、前記第１の導電層及び前記絶縁層の下層上に形成する配線基板の製造方法。
  5. 請求項４記載の配線基板の製造方法において、
    前記第１の導電層を形成した後に、前記絶縁層の下層を形成する配線基板の製造方法。
  6. 請求項４記載の配線基板の製造方法において、
    前記絶縁層の下層を形成した後に、前記第１の導電層を形成する配線基板の製造方法。
  7. 請求項１から請求項６のいずれかに記載の配線基板の製造方法において、
    前記第１の導電層上に、導電性材料の微粒子を含む溶媒の液滴を吐出して、１つ又はそれ以上のポストを形成することをさらに含み、
    前記絶縁層を、前記ポストを形成する領域を避けて形成する配線基板の製造方法。
  8. 請求項７記載の配線基板の製造方法において、
    前記絶縁層を、その上面が少なくとも１つの前記ポストの上面とほぼ同じ高さになるように形成する配線基板の製造方法。
  9. 請求項７又は請求項８記載の配線基板の製造方法において、前記第２の導電層を、少なくとも１つの前記ポスト上を通るように形成する配線基板の製造方法。
  10. 請求項７から請求項９のいずれかに記載の配線基板の製造方法において、
    前記第２の導電層を、少なくとも１つの前記ポストを避けて形成する配線基板の製造方法。
  11. 請求項１から請求項１０のいずれかに記載の配線基板の製造方法において、
    第２の絶縁層を、少なくともその一部が前記第２の導電層上に配置されるように形成すること、及び、
    第３の導電層を、少なくともその一部が前記第２の導電層の上方であって前記第２の絶縁層上に配置されるように形成すること、
    をさらに含み、
    前記第３の導電層を、導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記第２の絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成する配線基板の製造方法。
  12. 請求項１０を引用する請求項１１記載の配線基板の製造方法において、
    前記第２の絶縁層を、少なくとも１つの前記ポストを形成する領域を避けて形成し、
    前記第３の導電層を、少なくとも１つの前記ポスト上を通るように形成する配線基板の製造方法。
  13. 請求項１２記載の配線基板の製造方法において、
    少なくとも１つの前記ポストを複数回の工程で形成する配線基板の製造方法。
  14. 請求項１から請求項１３のいずれかに記載の配線基板の製造方法において、
    １つ又はそれ以上の電子部品を形成することをさらに含み、
    １つの前記電気部品を構成する複数の部品のそれぞれを、材料の微粒子を含む溶媒の液滴を吐出して形成する配線基板の製造方法。
  15. 請求項１４記載の配線基板の製造方法において、
    それぞれの前記電子部品は、コンデンサ、抵抗器、ダイオード及びトランジスタのいずれかである配線基板の製造方法。
  16. 請求項１４又は請求項１５記載の配線基板の製造方法において、
    少なくとも１つの前記電子部品を、前記第１の導電層を形成する面上に形成する配線基板の製造方法。
  17. 請求項１４から請求項１６のいずれかに記載の配線基板の製造方法において、
    少なくとも１つの前記電子部品を、前記絶縁層上に形成する配線基板の製造方法。
  18. 請求項１１，１２及び１３のうちの１つを引用する請求項１４から請求項１７のいずれかに記載の配線基板の製造方法において、
    少なくとも１つの前記電子部品を、前記第２の絶縁層上に形成する配線基板の製造方法。
  19. 請求項１から請求項１８のいずれかに記載の配線基板の製造方法において、
    前記第１の導電層を、基板上に形成する配線基板の製造方法。
  20. 請求項１９記載の配線基板の製造方法において、
    前記基板は、凹部を有し、前記凹部を通るように前記第１の導電層を形成する配線基板の製造方法。
  21. 請求項１９又は請求項２０記載の配線基板の製造方法において、
    前記基板の少なくとも表面は、絶縁体で形成されてなる配線基板の製造方法。
  22. 請求項１９又は請求項２０記載の配線基板の製造方法において、
    前記基板は、絶縁部と、前記絶縁部を貫通する導電部と、を有してなり、
    前記絶縁部及び前記導電部に、前記導電部と電気的に導通するように、前記第１の導電層を形成する配線基板の製造方法。
  23. 請求項１９記載の配線基板の製造方法において、
    前記基板を前記第１の導電層から剥離することをさらに含む配線基板の製造方法。
  24. 第１の導電層を形成すること、
    絶縁層を、少なくともその一部が前記第１の導電層上に配置されるように形成すること、及び、
    第２の導電層を、少なくともその一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成すること、
    を含み、
    前記第１及び第２の導電層を、それぞれ導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成することで配線基板を製造し、
    前記配線基板に、半導体チップを実装することを含む半導体装置の製造方法。
  25. 請求項２４記載の半導体装置の製造方法において、
    前記第１の導電層の一部を露出させたままで、前記配線基板を製造し、
    前記第１の導電層の露出した部分と、前記半導体チップとを電気的に接続する半導体装置の製造方法。
  26. 請求項２４記載の半導体装置の製造方法において、
    前記第１及び第２の導電層以外の導電層と、前記半導体チップとを電気的に接続する半導体装置の製造方法。
  27. 請求項２４から請求項２６のいずれかに記載の半導体装置の製造方法において、
    前記第１の導電層を、基板上に形成する半導体装置の製造方法。
  28. 請求項２７記載の半導体装置の製造方法において、
    前記基板は、凹部を有し、前記凹部を通るように前記第１の導電層を形成し、前記凹部の領域内に前記半導体チップを実装する半導体装置の製造方法。
  29. 請求項２７記載の半導体装置の製造方法において、
    前記基板は、絶縁部と、前記絶縁部を貫通する導電部と、を有してなり、
    前記絶縁部及び前記導電部に、前記導電部と電気的に導通するように、前記第１の導電層を形成する半導体装置の製造方法。
  30. 請求項２７記載の半導体装置の製造方法において、
    前記基板を前記第１の導電層から剥離することをさらに含む半導体装置の製造方法。
  31. 基板に半導体チップを、その電極が設けられた面が上を向くように搭載すること、
    前記半導体チップの前記電極に導通するように、前記基板及び前記半導体チップの上方に、第１の導電層を形成すること、
    絶縁層を、少なくともその一部が前記第１の導電層上に配置されるように形成すること、及び、
    第２の導電層を、少なくともその一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成すること、
    を含み、
    前記第１及び第２の導電層を、それぞれ導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成することを含む半導体装置の製造方法。
  32. 請求項３１記載の半導体装置の製造方法において、
    前記基板は、凹部を有し、前記凹部の領域内に前記半導体チップを搭載する半導体装置の製造方法。
  33. 請求項３２記載の半導体装置の製造方法において、
    前記半導体チップが搭載された前記凹部に樹脂を充填して樹脂層を形成することをさらに含み、
    前記樹脂層上を通るように前記第１の導電層を形成する半導体装置の製造方法。
  34. 第１の基板に半導体チップを、その電極が設けられた面が上を向くように搭載すること、
    前記半導体チップを避ける形状を有する前記第２の基板を、前記第１の基板に取り付けること、
    前記半導体チップの前記電極に導通するように、前記第２の基板及び前記半導体チップの上方に、第１の導電層を形成すること、
    絶縁層を、少なくともその一部が前記第１の導電層上に配置されるように形成すること、及び、
    第２の導電層を、少なくともその一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成すること、
    を含み、
    前記第１及び第２の導電層を、それぞれ導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成することを含む半導体装置の製造方法。
  35. 請求項３４記載の半導体装置の製造方法において、
    前記第２の基板の熱膨張係数は、前記第１の基板よりも、前記半導体チップの熱膨張係数に近い半導体装置の製造方法。
  36. 複数の集積回路が形成された半導体ウエハに、その電極と導通するように、第１の導電層を形成すること、
    絶縁層を、少なくともその一部が前記第１の導電層上に配置されるように形成すること、
    第２の導電層を、少なくともその一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成すること、及び、
    前記半導体ウエハを切断すること、
    を含み、
    前記第１及び第２の導電層を、それぞれ導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成することを含む半導体装置の製造方法。
  37. 請求項３１から請求項３６のいずれかに記載の半導体装置の製造方法において、
    前記第２の導電層を、その一部が前記第１の導電層の一部と電気的に導通するように形成する半導体装置の製造方法。
  38. 請求項３１から請求項３７のいずれかに記載の半導体装置の製造方法において、
    前記絶縁層を、前記第１の導電層上及び前記第１の導電層の隣の領域に形成する半導体装置の製造方法。
  39. 請求項３８記載の半導体装置の製造方法において、
    前記絶縁層を複数層で形成し、
    前記絶縁層の下層を、前記第１の導電層を形成する領域の隣に形成し、
    前記絶縁層の上層を、前記第１の導電層及び前記絶縁層の下層上に形成する半導体装置の製造方法。
  40. 請求項３９記載の半導体装置の製造方法において、
    前記第１の導電層を形成した後に、前記絶縁層の下層を形成する半導体装置の製造方法。
  41. 請求項３９記載の半導体装置の製造方法において、
    前記絶縁層の下層を形成した後に、前記第１の導電層を形成する半導体装置の製造方法。
  42. 請求項３１から請求項４１のいずれかに記載の半導体装置の製造方法において、
    前記第１の導電層上に、導電性材料の微粒子を含む溶媒の液滴を吐出して、１つ又はそれ以上のポストを形成することをさらに含み、
    前記絶縁層を、前記ポストを形成する領域を避けて形成する半導体装置の製造方法。
  43. 請求項４２記載の半導体装置の製造方法において、
    前記絶縁層を、その上面が少なくとも１つの前記ポストの上面とほぼ同じ高さになるように形成する半導体装置の製造方法。
  44. 請求項４２又は請求項４３記載の半導体装置の製造方法において、
    前記第２の導電層を、少なくとも１つの前記ポスト上を通るように形成する半導体装置の製造方法。
  45. 請求項４２から請求項４４のいずれかに記載の半導体装置の製造方法において、
    前記第２の導電層を、少なくとも１つの前記ポストを避けて形成する半導体装置の製造方法。
  46. 請求項３１から請求項４５のいずれかに記載の半導体装置の製造方法において、
    第２の絶縁層を、少なくともその一部が前記第２の導電層上に配置されるように形成すること、及び、
    第３の導電層を、少なくともその一部が前記第２の導電層の上方であって前記第２の絶縁層上に配置されるように形成すること、
    をさらに含み、
    前記第３の導電層を、導電性材料の微粒子を含む溶媒の液滴を吐出して形成し、前記第２の絶縁層を、絶縁性材料の微粒子を含む溶媒の液滴を吐出して形成する半導体装置の製造方法。
  47. 請求項４５を引用する請求項４６記載の半導体装置の製造方法において、
    前記第２の絶縁層を、少なくとも１つの前記ポストを形成する領域を避けて形成し、
    前記第３の導電層を、少なくとも１つの前記ポスト上を通るように形成する半導体装置の製造方法。
  48. 請求項４７記載の半導体装置の製造方法において、
    少なくとも１つの前記ポストを複数回の工程で形成する半導体装置の製造方法。
  49. 請求項３１から請求項４８のいずれかに記載の半導体装置の製造方法において、
    １つ又はそれ以上の電子部品を形成することをさらに含み、
    １つの前記電気部品を構成する複数の部品のそれぞれを、材料の微粒子を含む溶媒の液滴を吐出して形成する半導体装置の製造方法。
  50. 請求項４９記載の半導体装置の製造方法において、
    それぞれの前記電子部品は、コンデンサ、抵抗器、ダイオード及びトランジスタのいずれかである半導体装置の製造方法。
  51. 請求項４９又は請求項５０記載の半導体装置の製造方法において、
    少なくとも１つの前記電子部品を、前記第１の導電層を形成する面上に形成する半導体装置の製造方法。
  52. 請求項４９から請求項５１のいずれかに記載の半導体装置の製造方法において、
    少なくとも１つの前記電子部品を、前記絶縁層上に形成する半導体装置の製造方法。
  53. 請求項４６，４７及び４８のうちの１つを引用する請求項４９から請求項５２のいずれかに記載の半導体装置の製造方法において、
    少なくとも１つの前記電子部品を、前記第２の絶縁層上に形成する半導体装置の製造方法。
  54. 請求項１から請求項２３のいずれかに記載の方法によって製造されてなる配線基板。
  55. 請求項２４から請求項５３のいずれかに記載の方法によって製造されてなる半導体装置。
  56. 凹部を有する基板と、
    前記凹部を通るように形成された第１の導電層と、
    少なくとも一部が前記第１の導電層上に配置されてなる絶縁層と、
    少なくとも一部が前記第１の導電層の上方であって前記絶縁層上に配置されてなる第２の導電層と、
    前記凹部の領域内に実装されてなる半導体チップと、
    を有する半導体装置。
  57. 請求項５６記載の半導体装置において、
    前記半導体チップは、前記第１の導電層と電気的に接続されてなる半導体装置。
  58. 請求項５６記載の半導体装置において、
    前記半導体チップは、前記第１及び第２の導電層以外の導電層と電気的に接続されてなる半導体装置。
  59. 凹部を有する基板と、
    前記基板の前記凹部の領域内に、電極が設けられた面が上を向くように搭載されてなる半導体チップと、
    前記半導体チップの前記電極に導通するように、前記基板及び前記半導体チップの上方に形成されてなる第１の導電層と、
    少なくとも一部が前記第１の導電層上に配置されるように形成されてなる絶縁層と、
    少なくとも一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成されてなる第２の導電層と、
    を有する半導体装置。
  60. 請求項５９記載の半導体装置において、
    前記半導体チップが搭載された前記凹部に形成されてなる樹脂層をさらに有し、
    前記樹脂層上を通るように前記第１の導電層が形成されてなる半導体装置。
  61. 第１の基板と、
    第１の基板に、電極が設けられた面が上を向くように搭載されてなる半導体チップと、
    前記半導体チップを避ける形状を有し、前記第１の基板に取り付けられてなる第２の基板と、
    前記半導体チップの前記電極に導通するように、前記第２の基板及び前記半導体チップの上方に形成されてなる第１の導電層と、
    少なくとも一部が前記第１の導電層上に配置されるように形成されてなる絶縁層と、
    少なくとも一部が前記第１の導電層の上方であって前記絶縁層上に配置されるように形成されてなる第２の導電層と、
    を有する半導体装置。
  62. 請求項６１記載の半導体装置において、
    前記第２の基板の熱膨張係数は、前記第１の基板よりも、前記半導体チップの熱膨張係数に近い半導体装置。
  63. 請求項５５から請求項６２のいずれかに記載の半導体装置が実装されてなる回路基板。
  64. 請求項５５から請求項６２のいずれかに記載の半導体装置を有する電子機器。
JP2002213606A 2002-07-23 2002-07-23 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 Pending JP2004055965A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002213606A JP2004055965A (ja) 2002-07-23 2002-07-23 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
CNA2008102128964A CN101369547A (zh) 2002-07-23 2003-07-22 半导体器件的制造方法
CNB031475450A CN1261005C (zh) 2002-07-23 2003-07-22 布线基板、半导体器件及其制造方法、电路板和电子仪器
CNB2006100827236A CN100431120C (zh) 2002-07-23 2003-07-22 布线基板、半导体器件及其制造方法、电路板和电子仪器
US10/624,680 US20040135269A1 (en) 2002-07-23 2003-07-23 Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
US11/279,078 US7413975B2 (en) 2002-07-23 2006-04-07 Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
US12/219,210 US7541278B2 (en) 2002-07-23 2008-07-17 Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002213606A JP2004055965A (ja) 2002-07-23 2002-07-23 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2004055965A true JP2004055965A (ja) 2004-02-19

Family

ID=31936161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002213606A Pending JP2004055965A (ja) 2002-07-23 2002-07-23 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Country Status (3)

Country Link
US (3) US20040135269A1 (ja)
JP (1) JP2004055965A (ja)
CN (3) CN100431120C (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972651B2 (en) 2004-09-22 2011-07-05 Seiko Epson Corporation Method for forming multi-layered structure, method for manufacturing wiring substrate, and method for manufacturing electronic apparatus
CN103021893A (zh) * 2012-12-30 2013-04-03 深圳中科系统集成技术有限公司 多路静电释放保护器件的加工方法
JP2017516295A (ja) * 2014-03-25 2017-06-15 ストラタシス リミテッド 層交差パターンを製作する方法及びシステム
WO2018138755A1 (ja) * 2017-01-24 2018-08-02 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
WO2019176088A1 (ja) * 2018-03-16 2019-09-19 株式会社Ｆｕｊｉ キャビティの形成方法
US11191167B2 (en) 2015-03-25 2021-11-30 Stratasys Ltd. Method and system for in situ sintering of conductive ink
WO2023079607A1 (ja) * 2021-11-04 2023-05-11 株式会社Fuji 回路形成方法、および回路形成装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186395A (ja) * 2002-12-03 2004-07-02 Fujitsu Ltd セラミック基板の製造方法
US7312101B2 (en) * 2003-04-22 2007-12-25 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
JP2005191027A (ja) * 2003-12-24 2005-07-14 Seiko Epson Corp 回路基板製造方法及び回路基板並びに電子機器
JP3976043B2 (ja) * 2004-10-25 2007-09-12 セイコーエプソン株式会社 半導体装置及びその製造方法
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7696625B2 (en) 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP4207917B2 (ja) * 2005-04-01 2009-01-14 セイコーエプソン株式会社 多層構造基板の製造方法
US20100066779A1 (en) 2006-11-28 2010-03-18 Hanan Gothait Method and system for nozzle compensation in non-contact material deposition
WO2009153795A1 (en) * 2008-06-19 2009-12-23 Xjet Ltd. Method and system for nozzle compensation in non-contact material deposition
WO2013136896A1 (ja) * 2012-03-15 2013-09-19 富士電機株式会社 半導体装置およびその製造方法
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
US9704809B2 (en) * 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5910021A (en) * 1994-07-04 1999-06-08 Yamaha Corporation Manufacture of semiconductor device with fine pattens
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
JP3787181B2 (ja) 1995-09-01 2006-06-21 大日本印刷株式会社 多層プリント配線板およびその製造方法
JP3241613B2 (ja) * 1995-10-12 2001-12-25 キヤノン株式会社 電子放出素子、電子源および画像形成装置の製造方法
KR100240748B1 (ko) * 1996-12-30 2000-01-15 윤종용 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
US6617193B1 (en) 1997-04-30 2003-09-09 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor device substrate, and methods of fabricating the same
JP2001127207A (ja) 1997-04-30 2001-05-11 Hitachi Chem Co Ltd 半導体素子搭載用基板およびその製造方法並びに半導体装置
JPH11163499A (ja) * 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
JP4741045B2 (ja) * 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JPH11345894A (ja) * 1998-06-01 1999-12-14 Mitsubishi Electric Corp 高周波トランジスタ装置及び該高周波トランジスタ装置を実装した基板
JP2000012996A (ja) * 1998-06-17 2000-01-14 Hitachi Cable Ltd マルチチップモジュール用ベース及びそれを用いたマルチチップモジュールの製造方法
JP3214470B2 (ja) * 1998-11-16 2001-10-02 日本電気株式会社 マルチチップモジュール及びその製造方法
JP2000349416A (ja) 1999-06-08 2000-12-15 Sony Corp 基板の加工方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2001319567A (ja) * 2000-02-28 2001-11-16 Ricoh Co Ltd 電子源基板および該電子源基板を用いた画像表示装置
JP2001274324A (ja) 2000-03-24 2001-10-05 Hitachi Chem Co Ltd 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
JP2002111218A (ja) * 2000-06-27 2002-04-12 Matsushita Electric Ind Co Ltd セラミック積層デバイス
KR100463092B1 (ko) * 2000-06-27 2004-12-23 마츠시타 덴끼 산교 가부시키가이샤 세라믹 적층 소자
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
JP2002198638A (ja) 2000-12-27 2002-07-12 Shinko Electric Ind Co Ltd チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法
US6458686B1 (en) * 2001-04-30 2002-10-01 Advanced Micro Devices, Inc. Inverse integrated circuit fabrication process

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972651B2 (en) 2004-09-22 2011-07-05 Seiko Epson Corporation Method for forming multi-layered structure, method for manufacturing wiring substrate, and method for manufacturing electronic apparatus
CN103021893A (zh) * 2012-12-30 2013-04-03 深圳中科系统集成技术有限公司 多路静电释放保护器件的加工方法
CN103021893B (zh) * 2012-12-30 2015-06-03 深圳中科系统集成技术有限公司 多路静电释放保护器件的加工方法
JP2017516295A (ja) * 2014-03-25 2017-06-15 ストラタシス リミテッド 層交差パターンを製作する方法及びシステム
US11090858B2 (en) 2014-03-25 2021-08-17 Stratasys Ltd. Method and system for fabricating cross-layer pattern
US11904525B2 (en) 2014-03-25 2024-02-20 Stratasys Ltd. Method and system for fabricating cross-layer pattern
US11191167B2 (en) 2015-03-25 2021-11-30 Stratasys Ltd. Method and system for in situ sintering of conductive ink
WO2018138755A1 (ja) * 2017-01-24 2018-08-02 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
JPWO2018138755A1 (ja) * 2017-01-24 2019-11-07 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
WO2019176088A1 (ja) * 2018-03-16 2019-09-19 株式会社Ｆｕｊｉ キャビティの形成方法
JPWO2019176088A1 (ja) * 2018-03-16 2020-10-22 株式会社Ｆｕｊｉ キャビティの形成方法
WO2023079607A1 (ja) * 2021-11-04 2023-05-11 株式会社Fuji 回路形成方法、および回路形成装置

Also Published As

Publication number Publication date
CN1261005C (zh) 2006-06-21
CN1479567A (zh) 2004-03-03
US20080293239A1 (en) 2008-11-27
CN1855400A (zh) 2006-11-01
US20060165875A1 (en) 2006-07-27
US7541278B2 (en) 2009-06-02
US20040135269A1 (en) 2004-07-15
CN101369547A (zh) 2009-02-18
US7413975B2 (en) 2008-08-19
CN100431120C (zh) 2008-11-05

Similar Documents

Publication Publication Date Title
US7413975B2 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5773082B2 (ja) モジュール
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP6027966B2 (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US7405486B2 (en) Circuit device
JPH10313074A (ja) 半導体装置およびその製造方法
CN104241255B (zh) 电子组件模块及其制造方法
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
JP2000323516A (ja) 配線基板の製造方法及び配線基板及び半導体装置
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20050224934A1 (en) Circuit device
JP2003124380A (ja) 電子部品内蔵モジュールおよびその製造方法
JP2005268701A (ja) 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法
JP4158008B2 (ja) 半導体チップの製造方法
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP3614099B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004063567A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004303885A (ja) 実装基板および電子デバイス
JP4150285B2 (ja) 電子部品搭載用パッケージ用母基板
JP2006108130A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061220